

複数コアリンクを用いた低遅延オンチップトポロジに関する研究

河野 隆太^{†a)} 藤原 一毅^{††b)} 松谷 宏紀^{†,††c)} 天野 英晴^{†,††d)}
鯉淵 道紘^{††,†††e)}

The Study of Low-latency On-chip Topology using Multiple Core Links

Ryuta KAWANO^{†a)}, Ikki FUJIWARA^{††b)}, Hiroki MATSUTANI^{†,††c)}, Hideharu AMANO^{†,††d)}, and Michihiro KOIBUCHI^{††,†††e)}

あらまし 近年のメニーコア・アーキテクチャでは、コアの数は増加の一途を辿っており、コア間の通信遅延が並列アプリケーションに与える影響が益々大きくなってきている。コア間の通信にはパケット・ネットワーク構造が広く用いられるため、コア間トポロジが通信遅延に大きく影響する。これまでの我々の研究で、通信遅延を削減するために、規則的なルータ間トポロジにランダムに選択したルータ間リンクを付加する方法が有効であることがわかっている。そこで、本研究ではこの研究を拡張し、単一コアとランダムに選択した近隣のルータとの間にリンクを追加し、コアからのリンクを複数とする方法を提案・評価する。フリットレベルのネットワークシミュレーションの結果、ランダムコアリンクを用いた我々のトポロジは、従来のトポロジに比べ、平均遅延を最大 45%減少させた。さらに、フルシステム CMP シミュレーションの結果、NAS 並列ベンチマークのアプリケーション実行時間を最大 10.9%向上させることが分かった。

キーワード チップ内ネットワーク、トポロジ、相互結合網

1. はじめに

近年のメニーコア・計算機アーキテクチャでは、コア数が増加の一途を辿っている。そのため、コア間の通信遅延がアプリケーションに与える影響が益々大きくなってきている。コア間の通信にはパケット転送を用いたネットワーク構造 (Network-on-Chip, NoC) [1] が広く用いられるため、コア間ネットワークトポロジが通信遅延に大きく影響する。

従来、チップ内ネットワークのトポロジの研究はトポロジをルータを頂点としたグラフにモデル化し、そ

のグラフの直径、平均距離、チップへのレイアウトの改良に焦点をあてるが多かった。しかし、この生成グラフに基づくネットワークトポロジでは、すべての end-to-end 通信遅延に対して、最初と最後の 1hop、すなわちコア-ルータ間の遅延を別途加算することになる。この遅延がオーバーヘッドとなるため、ルータ間トポロジの最適化による遅延削減の効果は頭打ちとなる。

一方、最近の我々の報告において、オフチップでの相互接続網における低遅延トポロジを提案している [2]。この報告では、ホストからの複数リンクをショートカットとして用いることで、従来のルータ間トポロジの限界を超えた end-to-end 通信遅延の削減効果が得られることが分かっている。さらに、ホストからの各リンクの接続先ルータをランダムに選択することで、効率的に遅延を削減出来ることも示されている。

ノード数を N としたとき、2ノード間の距離(最小経由ノード数)の平均が $\log N$ に比例するグラフはスモールワールドグラフと呼ばれ、そのようなグラフが平均距離を小さくすることなどの性質をスモールワールド性と呼ぶ。また、スモールワールドグラフの一つに、ノード間を不規則に接続したランダムグラフがあ

[†] 慶應義塾大学大学院 理工学研究科 223-8522 神奈川県横浜市港北区日吉 3-14-1

Graduate School of Science and Technology, Keio University Hiyoshi 3-14-1, Kohoku-ku, Yokohama, Kanagawa, 223-8522 Japan

^{††} 国立情報学研究所 101-8430 東京都千代田区一ツ橋 2-1-2
National Institute of Informatics Hitotsubashi 2-1-2, Chiyoda-ku, Tokyo, 101-8430 Japan

^{†††} 総合研究大学院大学複合科学研究科
School of Multidisciplinary Sciences, SOKENDAI

a) E-mail: kawano@am.ics.keio.ac.jp

b) E-mail: ikki@nii.ac.jp

c) E-mail: matutani@arc.ics.keio.ac.jp

d) E-mail: hunga@am.ics.keio.ac.jp

e) E-mail: koibuchi@nii.ac.jp




図1 典型的な接続網の2次元レイアウト (16 コア)
Fig. 1 Two-dimensional layouts of typical interconnects (16-core)

る [3]. 先述の我々の報告 [2] では、ホスト間トポロジをランダムグラフに近づけることで、スモールワールド性を用いてホスト間の経路ルータ数を減らし、通信遅延の削減を図っている。

そこで、我々はこの成果をチップ内ネットワーク向けに応用した低遅延トポロジを提案する。すなわち、既存のルータ間トポロジにおいて、コアから異なるランダムに選択した近隣ルータへリンクを直接接続し、従来のローカルなコア-ルータ間の接続と合わせてコアからのリンクを複数とする。

規則的なルータ間トポロジでのルーティング手法には、Mesh トポロジでの次元順ルーティングなどの単純なルーティング手法が一般的に使用される。一方、不規則なルータ間トポロジでは、up/down ルーティングなどのトポロジに依存しないルーティング手法が使われる。このようなルーティング手法では規則的なトポロジのルーティング手法とは異なり、ルーティングテーブルの保持が必要となる。オフチップネットワーク向けの従来提案であるルータ間ランダムリンクの追加手法 [4] をそのままチップ内ネットワークに適用した場合、ルータ間が不規則なトポロジとなるため、ルーティングテーブルの保持によるルータの面積増加や消費電力の増加などのオーバーヘッドが発生する。一方、本研究の提案は“コア-ルータ間”にリンクを追加する手法であり、ルータ間トポロジは既存のものが維持されるため、既存のルーティング機構を利用でき、ルータでのオーバーヘッドを最小限に抑えられる。すなわち、“コア-ルータ間”にランダムリンクを追加することにより、既存のルータ間トポロジを維持しつつコア間をランダムトポロジに近づけ、スモールワールド性を用いた通信遅延の削減を図る。

また、オフチップネットワークでは長距離配線による

遅延はスイッチング遅延に比べて小さく、end-to-end の通信遅延に対する影響は限定的である。一方、NoC においては、長距離配線はネットワークの動作周波数を決定づけるため、end-to-end の通信遅延に対する影響は無視出来なくなる。そこで、本研究では、各追加リンクの配線長を一定以下に抑える制限を課すことで、オフチップ向けの我々の提案 [4] を NoC 向けに適応させることを図る。

以後、2. 章において関連研究を述べ、3. 章において、2次元 NoC におけるランダムコアリンクを用いたトポロジの提案および end-to-end 通信遅延の解析を行う。さらに4. 章において、ランダムコアリンクトポロジを3次元 NoC に拡張する提案を行う。5. 章においては、ネットワークシミュレーションによる遅延およびスループットの測定を行う。6. 章ではフルシステムシミュレーションによるアプリケーション実行性能の評価を行い、7. 章でランダムコアリンクに関する議論を行った後、8. 章においてまとめと今後の課題を述べる。

2. 関連研究

2.1 低遅延通信技術

チップ内ネットワークにおいて、これまで1サイクル、あるいは2サイクルでパケットを転送可能な低遅延ルータ [5]、トラヒックパターン、負荷に応じて混雑を避ける経路を動的に選択する適応型ルーティング、ウォームホールスイッチングの利用など、種々の低遅延通信技術が設計されてきた。特にウォームホールスイッチングの利用により、長いパケットの end-to-end 通信遅延に対する経路(ルータ)ホップ数が与える影響を抑えることができるようになった。

しかし、パケットサイズは通常、極めて短い場合が多

い。例えば、TRIPS では、On-Chip Network (OCN) におけるトラフィックはメモリ転送が多く、キャッシュの line size である 64-Byte 転送は 5-flit パケットに、データ転送要求などの制御用の通信は 1-flit パケットとして転送する。さらに、Operand Network (OPN) には演算データが流れるが、90% のパケットは 99-bit 以下であり、1-flit パケットに収まる [6] [7]。このような場合、通信遅延を削減するためには、トポロジ自体の改良が重要となる。

2.2 NoC トポロジとレイアウト

直径、平均距離の小さなトポロジとそのレイアウトについては、様々な提案が成されている。図 1 に典型的なトポロジを示す。各丸頂点はコア、黒四角頂点はルータを示す。3.3 章、4.2 章のグラフ解析では、ルータ間トポロジに 2-D MESH (図 1(a)), 2-D TORUS (図 1(b)), H-TREE (図 1(c)), HYPERCUBE (図 1(d)) を採用し、5. 章のネットワークシミュレーション、6. 章のフルシステムシミュレーション、および 7.2 章のグラフ解析ではルータ間トポロジに 2-D MESH を採用した。

これらの規則的なトポロジに加えて、ランダムトポロジについても議論がなされている。ランダムグラフを用いたネットワークが、そのスモールワールド性により、従来の規則的なトポロジに比べて直径や平均最短距離を小さくできることが報告されている [4]。このようなネットワークは通信遅延の削減効果に対して配線長が大きくなる傾向があるが、配線長を抑えるようなレイアウトの工夫が提案されており [8]、その上で十分な性能が期待される [9]。FPGA の配線についてもスモールワールド性の効果が報告されている [10]。

また、物理配線を減らしつつ低遅延化・高帯域化を実現するために 60GHz 無線を用いるチップ内ネットワークが提案されている [11]。ランダムトポロジに加えて、Flattened Butterfly [12] に代表される高次元ネットワークではチップ内レイアウトにおいて長距離リンクが生じる。60GHz 無線リンクは、チップ内において物理距離が離れたルータ間を直接接続する場合に効果的である。

さらに、チップの 3 次元実装 [13], [14] が登場しつつある。複数枚のウェハまたはダイを垂直方向に重ね合わせることで個々のチップサイズを小型化できるため、実装面積や配線長の削減が期待されている。このような状況を背景に、2005 年頃より 3 次元 IC 向けの NoC の研究が報告されている [15], [16]。

本研究では、これらの多岐にわたる 2 次元および 3 次元 NoC に適用することができるコア-ルータ間リンクをランダムに追加するトポロジ技術を以降の章で探求する。

3. 2 次元ランダムコアリンク・トポロジ

3.1 2 次元ランダムコアリンクの接続




図 2 ランダムコアリンクの接続 (4x4 MESH)
Fig. 2 Adding random-core links (4x4 MESH)

我々が提案する 2 次元 NoC トポロジにおけるランダムコアリンクの接続を図 2 に示す。この図においてランダムコアリンクを点線で示しており、通常のルータ間トポロジに対し、各コアからランダムに選択したルータに対し追加リンクを接続する。

コア当たりの追加リンクの本数 (x) は各コア間で等しく、1 つのコアからのリンクは互いに異なるルータに繋がるものとする。また、コア-ルータ間のリンク追加に伴うルータの増加ポート数は各ルータ間で等しいとする。

さらに、追加リンクの長さを制限することによる性能の変化を調べるため、トポロジ内のランダムコアリンクの長さの上限である接続半径 (y) を設定した。ここで、図 1 や図 2 のように各ルータの位置を示す座標を導入し、隣接 2 ルータ間の距離 (コア長と呼ぶ) を 1 とする。以降の説明では、任意の 2 ルータ間のマンハッタン距離の単位としてコア長を用いる。そして、 y は、各コアのローカルルータ (ランダムリンクを用いない場合に各コアが接続しているルータ) と、そのコアが接続可能なルータとの間のマンハッタン距離 (単位はコア長) の上限を表す。

3.2 ランダムコアリンクを用いた通信手法

ランダムコアリンクを用いたトポロジを用いて通信を行うためには、コアからのパケット送信時に、使用するコアリンクを複数の中から 1 つ選択する必要がある。

る。そこで、パケットの送信先に応じて、最もホップ数を小さくできるようなコアリンクを選択することで、遅延削減を図る。このようなコアリンクの選択を行うためには、コア上にリンク選択のためのルーティング処理機構が必要となる。

ただし、本研究では、文献[2]やツリーベースのトポロジに関する文献[17]と異なり、各コアは(経路上の中間ルータとして)他のコアから送信されたパケットを別のコアへ転送することは行わない。これは、(1)文献[2]によると、コア上でのパケット転送による end-to-end 通信遅延の削減効果が限定的であるという点、(2)文献[17]によると、中間ルータとしてのパケット転送処理をさせる場合、コアのハードウェア量が相応に増加してしまうという点からの判断である。

また、単一コアが同時に送信するパケットは1つのみとする。すなわち、送信先の異なる複数のパケットが、互いに異なるコアリンクを用いて同時にコアから送信されることはないものとする。同様に、単一コアが同時に受信するパケットは1つのみとする。

以上のようなランダムコアリンクを用いた通信手法は、以降の章においても同様に用いる。

3.3 解析

本章ではグラフ解析を用いることにより、従来のトポロジと複数ランダムコアリンクを用いたトポロジの比較評価を行う。

ネットワークトポロジの生成スクリプトは Ruby で記述し、疑似乱数を生成することで、ランダムコアリンクを生成した。そして、そのように生成したネットワークトポロジに対し、R 言語と igraph ライブラリを用いた Zero-load 遅延の解析を行った。Zero-load 遅延として、経路上におけるリンクおよびルータの遅延を考慮した、コア間の最小遅延の最大値および平均値を求めた。

以後、評価対象のトポロジは"TOPOLOGY- x - y "と表記する。この表記は、TOPOLOGY がルータ間トポロジ、 x がコアあたりのランダムリンクの本数、 y がランダムコアリンクの長さの上限を表す。 $x=0$ の時、存在するコア-ルータ間のリンクは、同じ2次元座標に位置するコア-ルータ間のローカルなリンクのみである。

本章では、グラフ解析を用いた遅延評価の対象となるルータ間トポロジとして、2D-MESH、2D-TORUS、H-TREE、HYPERCUBE の4つを採用した。各トポロジのレイアウトについては、直感的な方法(図1)に

基づいて行う。すなわち、トポロジを複雑に折り畳んだ配置や配線の斜め配置を行わない、通常の NoC で広く用いられる配置・配線の手法を採用する。また、ルータ間トポロジが H-TREE の場合は、コアからのランダムリンクの接続先として、ハブとなっているルータは選ばないようにした。これは、ハブルータをランダムコアリンクの接続先として選んだ場合、ポート数増加とそれに伴う面積増加が懸念されるためである。

あるコアから別のコアに1フリット転送するとき、コアからローカルルータ、ローカルルータからコアへの転送遅延を1[cycle]、ルータを通過する遅延を2[cycles]、そしてルータ間の配線での転送遅延を1コアあたり1[cycle / コア長]とした。

3.3.1 ランダムコアリンク数

はじめに、各コアにおけるランダムリンク数(x)を増加させた場合の平均 Zero-load 遅延の変化について解析する。




図3 16コア、 $y=2$ における各トポロジのランダムコアリンク数と最大 Zero-load 遅延

Fig. 3 Max zero-load latency versus the number of random-core links for each topology (16 cores, $y=2$).




図4 16コア、 $y=2$ における各トポロジのランダムコアリンク数と平均 Zero-load 遅延

Fig. 4 Average zero-load latency versus the number of random-core links for each topology (16 cores, $y=2$).




図5 64 コア, $y = 4$ における各トポロジのランダムコアリンク数と最大 Zero-load 遅延

Fig. 5 Max zero-load latency versus the number of random-core links for each topology (64 cores, $y = 4$).




図6 64 コア, $y = 4$ における各トポロジのランダムコアリンク数と平均 Zero-load 遅延

Fig. 6 Average zero-load latency versus the number of random-core links for each topology (64 cores, $y = 4$).

図 3-6 は 16, 64 コアの NoC トポロジにおける 1 コアあたりのランダムリンク数と最大・平均 Zero-load 遅延の関係を示している。ここで、ランダムリンクの接続先として許されるローカルコアからのコア距離 (y) を、16 コアでは 2, 64 コアでは 4 とした。また、各プロット値では、乱数を変えて 10 個のトポロジを生成し、それぞれの計測値の平均値と標準偏差をとっている。

また、各図で各折れ線のラベルの変数 (ここでは x) は横軸に対応しており、以後のグラフ解析の結果を示す各図でも同様とする。

これらの図より、最大 Zero-load 遅延についてはルータ間が H-TREE の場合を除く全ての場所で遅延を削減でき、平均 Zero-load 遅延については、全てのルータ間トポロジにおいて遅延削減の効果が得られることが分かった。特に 2D-MESH の場合は、64 コアのトポロジにおいて 1 コアあたりランダムリンクを 3 本付加することにより、ランダムリンクを用いる前のトポロジと比べて最大、平均の Zero-load 遅延をそれ

ぞれ 37%, 51%削減できた。

また、H-TREE が最大 Zero-load 遅延を減らすことができないのは、ランダムリンクの接続先であるルータが、H-TREE の階層構造の末端に位置するため、リンク付加による遅延削減の効果が局所的となってしまうことが原因と考えられる。

3.3.2 ランダムリンクの接続半径

ここでは、各コアにおけるランダムリンクのコア距離での接続半径 (y) を増加させたときの遅延の変化について解析する。この場合、接続半径が増えるほど接続先の候補となるルータ数が増えるため、コア間の遅延が小さくなることが予想される。




図7 16 コア, $x = 1$ における各トポロジのランダムコアリンク数と平均 Zero-load 遅延

Fig. 7 Average zero-load latency versus the radius (y) for each topology (16 cores, $x = 1$).




図8 64 コア, $x = 1$ における各トポロジのランダムコアリンク数と平均 Zero-load 遅延

Fig. 8 Average zero-load latency versus the radius (y) for each topology (64 cores, $x = 1$).

図 7, 8 は、16 コア及び 64 コアの NoC トポロジにおけるランダムリンクの接続可能半径と平均 Zero-load 遅延の関係を示している。3.3.1 章と同様に、各プロット値は乱数の異なる 10 個のトポロジについて、平均値と標準偏差を求めている。ここで、追加ランダムリンク数 (x) を 1 とした。4x4, 8x8 のコア配列における最長のコア間距離はそれぞれ 6, 14 であるため、4x4 の

コア配列では $y = 6$ の時、 8×8 のコア配列では $y = 14$ の時、完全にランダムなコアリンクの接続が実現されている。

これらの図において、半径の増加に伴い遅延は単調に減少しているが、接続可能半径の増加に伴い、遅延削減の効果は次第に穏やかになっている。例えば、ルータ間 MESH, 64 コアにおいてランダムコアリンクを用いない場合と比べた平均遅延の削減率は、 $y = 4$ で 27%, $y = 6$ で 33% であるのに対し、完全にランダム接続である $y = 14$ で 40% にとどまる。

よって、コアリンクの長さ (接続半径) をある程度小さくする設計でも十分に Zero-load 遅延を削減する効果が得られることが分かった。

4. ランダムコアリンク・トポロジの 3 次元 NoC への拡張

本章では、これまでに提案したランダムコアリンクトポロジを 3 次元 NoC に拡張する提案を行う。

4.1 3 次元 NoC におけるランダムコアリンクトポロジの接続




図 9 ランダムコアリンクの接続 (3x3x3 MESH)
Fig. 9 Adding random-core links (3x3x3 MESH)

3 次元 NoC トポロジにおけるランダムコアリンクの接続を図 9 に示す。この図において、各コアから異なるチップ上のルータを含む全てのルータからランダムに選択したルータに対し点線で示したランダムコアリンクを接続している。

3.1 章で示した通り、各コア間での追加リンクの本

数 (x) と各ルータ間での増加ポート数は等しく、コアからのリンクは互いに異なるルータに繋がるものとする。

また、接続半径 y については、ルータ間のマンハッタン距離をチップ上の 2 次元方向 (x, y 方向) のみ考慮し、垂直方向 (z 方向) は考慮しないものとする。すなわち、チップ間のマンハッタン距離を 0 とし、チップ上のマンハッタン距離のみを用いて接続半径を定義する。これは、チップ間の距離がチップ上のルータ間距離に比べて著しく小さいためである。例えば、図 9 において、“A” とラベル付けしたコアからのランダムコアリンクは、垂直方向の距離を 0 とするため、長さは $2[\text{コア長}]$ となる。このような定義の下で、ランダムコアリンクの接続半径を設定した。

4.2 解 析

本章では 3.3 章と同様に、グラフ解析を用いたトポロジの評価を行う。

この章における評価対象のトポロジの表記は、“TOPOLOGY- $d-x-y$ ” とする。この表記は、TOPOLOGY がチップ上のルータ間トポロジ、 d がチップの積層枚数、 x がコアあたりのランダムリンクの本数、 y がランダムコアリンクの長さの上限 (コア長) を表す。

本解析では、積層する各チップのルータ間トポロジは全て同じとした。ルータ間トポロジには、3.3 章と同様に 2D-MESH, 2D-TORUS, H-TREE, HYPER-CUBE の 4 つを採用した。また、チップ間の接続は、図 9 のようにポイント・ツー・ポイントの接続方式を用いた。すなわち、上下に隣り合ったチップ間で同じ x, y 座標に位置するルータ同士を接続した。例えば、チップ内のルータ間トポロジが MESH の場合、チップ間のルータが直線状につながり、最終的に 3 次元 MESH を形成する。なお、図 9 では、図の複雑化を防ぐため、 3×3 MESH 上の手前 3 コアについてのみチップ間リンクを表示し、それ以外のコアについては省略している。

ルータ及び配線の遅延は 3.3 章と同様とした。ただし、例外として、チップ間のルータ間配線における遅延は $1[\text{cycle}]$ とした。

図 10, 11 は 16 コアを 4 枚積層した NoC トポロジにおける 1 コアあたりのランダムリンク数と最大・平均 Zero-load 遅延の関係を示している。接続半径は $y = 2$ とした。これらの図より、2 次元 NoC にランダムコアリンクを適用した場合と同様に、3 次元 NoC




図 10 16x4 コア, $y = 2$ における各トポロジのランダムコアリンク数と最大 Zero-load 遅延

Fig. 10 Max zero-load latency versus the number of random-core links for each topology (16x4 cores, $y = 2$).




図 11 16x4 コア, $y = 2$ における各トポロジのランダムコアリンク数と平均 Zero-load 遅延

Fig. 11 Average zero-load latency versus the number of random-core links for each topology (16x4 cores, $y = 2$).

におけるランダムコアリンクによる遅延削減の効果が大きいことが分かる。例えば、ルータ間トポロジが MESH の場合、1 本のランダムコアリンク追加による平均遅延削減率は、16x4 コアの場合 27% となっている。このように大幅に通信遅延を削減出来るのは、チップ間方向のリンク長が 0 であり、ランダムコアリンクによりチップ間方向へのホップ数が大幅に削減出来たためであると考えられる。

5. ネットワークシミュレーション

本章では、ランダムコアリンクのネットワーク性能への影響を調べるため、通信遅延を評価した。

5.1 シミュレーション環境

複数ランダムコアリンクを用いたトポロジの性能評価のために、マルチコアプロセッサのフルシステムシミュレータである GEM5 [18] を使用した。GEM5 は、C++ 及び Python で実装されており、プロセッサの詳細なシミュレーションに加え、NoC を対象にしたネットワークシミュレーション機能も有している。

パケットサイズは 1-flit とした。その他のネットワークパラメータを表 1 に示す。発生するトラフィックに応じて、各コアは独立してネットワークにフリットを注入するものとした。3.2 章に示した通り、ランダムコアリンクを用いたトポロジにおいて経路として用いるコアリンクを選択する際は、最小ホップ数となるようなリンクを選ぶこととした。

表 1 ネットワークパラメータ
Table 1 Network parameter

Router latency	3 cycles
Link latency	1 cycle
Switching	Wormhole
Flit size	128 bit
Number of VCs	3
Buffer size per VC	4-flit
Topology of routers	MESH
Routing	Dimension Order Routing

5.2 ネットワーク性能の評価

本章では、ネットワークシミュレーションによるランダムコアリンクを用いたトポロジの評価を行う。

ルータ間トポロジは、2次元 NoC トポロジである 4x4 MESH(16 コア), 8x8 MESH(64 コア) と、3次元 NoC トポロジである 4x4x4 MESH(64 コア) の 3 つを採用し、追加リンク数 $x = 0, 1, 3$ の 3 つについて評価を行った。また、接続半径は $y = 2$ (4x4 MESH), 4(8x8 MESH), 2(4x4x4 MESH) とした。

図 12-17 は、ランダムに宛先を選択する Uniform トラフィックと、合成トラフィックである Bit complement トラフィックを、先述のネットワークに注入した場合のシミュレーション結果である。縦軸はフリットが生成されてから宛先コアに到達するまでのコア間の平均遅延を、横軸は各コアの送信フリットレートである Injection rate を示す。




図 12 16 コアにおけるネットワーク性能 (16 コア, Uniform トラフィック)

Fig. 12 Average latency vs. accepted traffic (16 cores, Uniform traffic).




図 13 16 コアにおけるネットワーク性能 (16 コア, Bit complement トラフィック)

Fig.13 Average latency vs. accepted traffic (16 cores, Bcomp traffic).




図 16 16x4 コアにおけるネットワーク性能 (16x4 コア, Uniform トラフィック)

Fig.16 Average latency vs. accepted traffic (64 cores, Uniform traffic).




図 14 64 コアにおけるネットワーク性能 (64 コア, Uniform トラフィック)

Fig.14 Average latency vs. accepted traffic (64 cores, Uniform traffic).




図 17 16x4 コアにおけるネットワーク性能 (16x4 コア, Bit complement トラフィック)

Fig.17 Average latency vs. accepted traffic (64 cores, Bcomp traffic).




図 15 64 コアにおけるネットワーク性能 (64 コア, Bit complement トラフィック)

Fig.15 Average latency vs. accepted traffic (64 cores, Bcomp traffic).

これらの図から、コアリンク数の増加に伴い、低負荷時の遅延が削減できることが分かる。例えば、ルータ間 8x8 MESH, $y = 4$ の場合、ランダムコアリンクを 3 本付加することにより、Uniform Traffic では 45%、Bit complement Traffic では 38%の遅延削減効果が得られた。また、4x4x4 MESH, $y = 2$ の場合、ランダムコアリンク 3 本の付加により、Uniform Traffic では 40%、Bit complement Traffic では 43%の遅延

削減効果が得られた。

しかし、図 13, 図 15, 図 17 に示すように、特に Bit complement Traffic において、ランダムリンクを付加することによりスループットが減少している。これは、今回の評価におけるルーティングが 1 つの最短経路に転送経路を限定するようなルーティングであるため、リンク付加によりルータ間トポロジにおけるロードバランシングが悪化していることが原因と考えられる。このような問題を解決する手法として、複数の最短経路及び非最短経路を許すようなルーティングを実装し、ロードバランシングを図ることが考えられる。このようなルーティング手法の実装および評価は今後の課題である。

6. フルシステムシミュレーション

本章では、ランダムコアリンクトポロジに対する並列アプリケーション評価を行う。

6.1 シミュレーション環境

評価のため、フルシステムシミュレータとして GEM5 [18] を使用した。評価に用いたプロセッサ、




図 18 各トポロジにおけるタイル配置
Fig. 18 Tile placement on each topology

キャッシュ、およびメモリの構成は表 2 に示す。プロトコルは MOESI directory とし、制御／データパケットのサイズはそれぞれ 1-flit / 5-flit とした。その他のネットワークパラメータは表 1 と同様とし、ランダムコアリンクの経路選択手法は 5.1 章と同様とした。

表 2 フルシステムシミュレーションのパラメータ
Table 2 Parameters of full-system simulation

Processor	X86_64
L1 I/D cache size	32 KB (line:64B)
L1 cache latency	1 cycle
L2 cache bank size	256 KB (assoc:8)
L2 cache latency	6 cycles
Memory size	2 GB
Memory latency	160 cycles

6.2 アプリケーション評価

本章のアプリケーション評価の対象となるルータ間トポロジとして、4x4 MESH(16 コア)、8x8 MESH(64 コア)、4x4x4 MESH(64 コア)の 3 つを採用した。各トポロジにおけるアーキテクチャのタイル配置は図 18 に示す。この図において、“C” は CPU、“L” は L2 キャッシュ、“D” はディレトリコントローラを表す。CPU に示すタイルには L1 命令 / データキャッシュが内包されている。各タイルは 1 ルータをローカルに持ち、ルータ間で MESH を構成している。また、4x4x4 MESH については、図 18(c) のようにタイル配置を行ったチップを 4 枚積層することでトポロジを構成し、チップ間はポイント・ツー・ポイントで接続した。

ベンチマークとして NAS 並列ベンチマーク [19] の 7 つのプログラムを使用した。スレッド数は各トポロジが持つ CPU の数に合わせた。

図 19-21 にアプリケーション実行時間の評価結果を示す。この図では、ランダムコアリンクを追加しない場合 ($x = 0$) の実行時間を基準としてランダムコアリンクを用いたトポロジの実行時間を正規化している。また、右端の“Ave.”の凡例に、7 つのアプリケーション

の実行時間の平均を示している。

これらの図より、ランダムコアリンクによりほとんどのアプリケーションにおいて実行時間が短縮できていることがわかる。ランダムコアリンクを 3 本追加することによる実行時間の平均削減率は、4x4 MESH で 3.9%、8x8 MESH で 4.6%、4x4x4 MESH で 3.6%となっている。しかし、実行時間の削減率はアプリケーションによって異なる。例えば、トポロジを 8x8 MESH としてランダムコアリンクを 3 本追加することにより、CG の実行時は実行時間を 10.9%改善できているが、IS の実行時はランダムコアリンクによる改善率が 1.9%となり、殆ど実行時間に差がなかった。このような結果は、実行アプリケーションによって通信の頻度や偏りに違いがあることが原因であると考えられる。




図 19 4x4 MESH(16 コア)におけるアプリケーション実行時間

Fig. 19 Execution time of applications on 4x4 MESH (16 cores)

7. 議 論

7.1 長いコアリンクによる動作周波数への影響

文献 [20] によると、一般的な 65nm プロセスにおけるメタル配線 (中間層) に対し、配線遅延が最小になるようにリピータバッファを挿入した場合、1mm




図 20 8x8 MESH(64 コア)におけるアプリケーション実行時間
Fig. 20 Execution time of applications on 8x8 MESH (64 cores)




図 21 4x4x4 MESH(64 コア)におけるアプリケーション実行時間
Fig. 21 Execution time of applications on 4x4x4 MESH (64 cores)

あたりの配線遅延は 41[ps] であると報告されている。NoC におけるコア長 (ルータ間距離) を 3mm とした場合 [1], 接続半径を 2, 4 (単位はコア長) とした時の最大配線遅延は, それぞれおよそ 0.24, 0.49[ns] となる (コア長が 3mm よりも短い場合, 最大配線遅延はこれよりもさらに小さくなる)。これらの配線遅延は, ルータの入力および出力側の両方でバッファリングを行い, 1GHz 以下の比較的低い動作周波数で動作するオンチップルータにおいてはほとんど問題にならないと考えられる。

よって, 5. 章などで想定した接続半径 2, 4 (コア長) のランダムコアリंकは現実的に可能である。

7.2 2次元と3次元ランダム・コアリंकトポロジの比較

本章ではランダムコアリंकを用いた2次元トポロジと3次元トポロジの性能比較を行う。

図 22 に 64 コアにおける 2 次元 NoC(8x8 コア) と 3 次元 NoC(4x4x4 コア) の総配線長対平均 Zero-load 遅延の性能比較を示す。ここで, ルータ間トポロジ




図 22 8x8 MESH と 4x4x4 MESH(64 コア)における総配線長と平均 Zero-load 遅延
Fig. 22 Average zero-load latency versus total wire length on 8x8 MESH and 4x4x4 MESH (64 cores)

表 3 8x8 TORUS と 8x8 MESH-1-2(64 コア)における総配線長と平均 Zero-load 遅延
Table 3 Total wire length and average zero-load latency on 8x8 TORUS and 8x8 MESH-1-2 (64 cores)

	8x8 TORUS	8x8 MESH-1-2
Total wire length	224 blocks	214 blocks
Average zero-load latency	18.5 cycles	16.4 cycles

は MESH とし, 追加ランダムコアリंक数 (x) を 0~3 まで変化させている。接続半径は $y = 4(8x8 \text{ MESH}), 2(4x4x4 \text{ MESH})$ とした。Zero-load 遅延の解析手法は 3.3 章などと同様とした。

この図より, 3 次元 NoC にランダムコアリंकを適用する方が, 総配線長の増加に対する遅延の削減の度合いが高いことが分かる。3 次元 NoC はチップ間方向の接続を生かして総配線長やホップ数を減らすことができるため, 元々 2 次元 NoC よりも総配線長に対する遅延性能が良いが, さらにランダムコアリंकを用いると, チップ間に長距離リंकを張れるため, その優位性がさらに大きくなったと考えられる。

7.3 規則トポロジとランダムコアリंकを用いたトポロジとの総配線長及び遅延性能の比較

本章では従来の規則的なトポロジとランダムコアリंकを用いたトポロジとの性能比較を行う。

表 3 に 64 コアにおける, 規則的なトポロジとランダムコアリंकトポロジとの総配線長及び Zero-load 遅延の比較を示す。ここでは, 規則的なトポロジに TORUS を採用し, ランダムコアリंकを適用するトポロジに MESH を採用している。また, ランダムコアリंकの接続半径を 2 とし, コア当たりの追加本数を 1 本としている。Zero-load 遅延の解析手法は 3.3 章などと同様とし, 総配線長の測定手法は 7.2 章と同

表 4 8x8 TORUS と 8x8 MESH-1-4(64 コア) におけるコア上の配線密度

Table 4 Wire density on each core on 8x8 TORUS and 8x8 MESH-1-4 (64 cores)

	8x8 TORUS	8x8 MESH-1-4
Max	1 link	3.05 links
Average	0.75 links	1.13 links
Standard deviation	0.43 links	0.80 links
Relative standard deviation	0.58	0.71

様とした。

この表より、ランダムコアリンクを用いることで、コア間の平均ホップ数を 11.5%削減しつつ、総配線長を 4.5%減少させるという結果が得られた。このことから、ランダムコアリンクは、規則的な追加リンクに比べて、総配線長に対する性能が優れていることが示された。

7.4 規則トポロジとランダムコアリンクを用いたトポロジとの配線密度の偏りの比較

ランダムコアリンクを用いたトポロジは、チップ上で配線密度に偏りを生じさせる恐れがある。そこで、本章では、従来の規則的なトポロジとランダムコアリンクを用いたトポロジとの配線密度の偏りの比較を行う。ここでの配線密度とは、1つのコアを通過する x 方向もしくは y 方向のリンク数を示す。そして本章では、このリンク数が各コア間でどの程度偏るかを解析する。

表 4 に 64 コアにおける、規則的なトポロジとランダムコアリンクトポロジとの配線密度の比較を示す。ここでは、規則的なトポロジに TORUS を採用し、ランダムコアリンクを適用するトポロジに MESH を採用している。また、ランダムコアリンクの接続半径を 4 とし、コア当たりの追加本数を 1 本としている。また、評価結果の値は、x 方向、y 方向のそれぞれで最大、平均、標準偏差、相対標準偏差を集計した後、2 方向の平均値をとっている。

ランダムコアリンクのレイアウトにおいて、コアと接続先ルータとの位置関係が斜めである場合は、1 回のみ配線をターンさせることとして計算した。また、ターンしている場所のコア上には、x 方向と y 方向に 1 本ずつリンクがあるものとして本数を数えた。さらに、各コア上の通過リンク数の標準偏差が少なくなるよう局所的に最適化したレイアウトを評価対象として用いた。なお、ランダムコアリンクを用いた場合の評価結果の値は、乱数を変えて生成した 10 個のトポロ

ジの平均値をとっている。

この表より、ランダムコアリンクを用いた場合、コア上の配線密度の相対標準偏差が 22%の増加に留まることが分かった。

8. ま と め

本研究では、end-to-end 通信遅延の削減を目指して、単一コアとランダムに選択した近隣のルータとの間にリンクを追加し、コアからのリンクを複数とする方法を提案した。得られた知見を以下にまとめる。

- グラフ解析結果から典型的なルータ間トポロジである 2D-MESH, 2D-TORUS, H-TREE, HYPERCUBE に対してランダムコアリンクを付加した場合、コア間のホップ数や Zero-load 遅延が劇的に改善する。
- ランダムコアリンクの接続半径を抑えたとしても十分に Zero-load 遅延を削減することができる。64 コアの場合、4 コア長のリンクの制限を課した場合、リンク長に制限のない場合と比べて、Zero-load 遅延に関して 7 割の削減効果が得られた。

- 3次元 NoC にランダムコアリンクを追加した場合、2次元 NoC に追加する場合と比べて、より Zero-load 遅延の削減効率が大きい。

- フリットレベルシミュレーションにより、ランダムコアリンクを用いたトポロジは、従来のトポロジに比べ、低負荷時の平均遅延を最大 45%減少させた。

- そのネットワークを用いたフルシステム CMP シミュレーションの結果、NAS 並列ベンチマークの実行時間を最大 10.9%向上させることが分かった。

今後の課題としては、ランダムコアリンクを用いた本トポロジの利用法と最適化が挙げられる。ルータ間トポロジは HYPERCUBE や TORUS などの規則網である。そのため、これらの構造に最適化、マップされた並列アプリケーションを実行する場合はランダムコアリンクを shutdown し、規則網のリンクのみを用いるルーティング制御を行う。そして、トラヒックパターンが自明でない、あるいは遅延に繊細な CMP アプリケーションを実行する場合はすべてのリンクを使う。こういったアプリケーション最適化および NoC 電力最適化、さらには本ランダムコアリンクの追加による NoC の耐故障性の向上の評価などを今後実施する予定である。

謝辞 本研究の一部は国立情報学研究所公募型共同研究(一般研究公募型)の助成を受けたものである。

文 献

- [1] W.J. Dally, and B. Towles, "Route Packets, Not Wires: On-Chip Interconnection Networks," Proceedings of the Design Automation Conference (DAC'01), pp.684-689, June 2001.
- [2] 河野隆太, 藤原一毅, 松谷宏紀, 天野英晴, 鯉淵道紘, "ホストから複数リンクを用いた低遅延ネットワークポロジ," 信学技報, vol.112, no.376, CPSY2012-77, pp.123-128, Jan. 2013.
- [3] D. J. Watts and S. H. Strogatz, "Collective dynamics of 'small-world' networks," Nature, vol.393, no.6684, pp.440-442, 1998.
- [4] M. Koibuchi, H. Matsutani, H. Amano, D.F. Hsu, and H. Casanova, "A Case for Random Shortcut Topologies for HPC Interconnects," Proceedings of the International Symposium on Computer Architecture (ISCA), pp.177-188, 2012.
- [5] H. Matsutani, M. Koibuchi, H. Amano, and T. Yoshinaga, "Prediction Router: Yet Another Low Latency On-Chip Router Architecture," Proceedings of the International Symposium on High-Performance Computer Architecture (HPCA'09) , pp.367-378, Feb. 2009.
- [6] D.Burger, S.W.Keckler, K. McKinley, M.Dahlin, L. John, C.Lin, C. Moore, J.Burrill, R. McDonald, W.Yoder, and the TRIPS Team, "Scaling to the End of Silicon with EDGE Architectures," IEEE Computer, vol.37, no.7, pp.44-55, July 2004.
- [7] P. Gratz, C. Kim, K. Sankaralingam, H. Hanson, P. Shivakumar, S.W. Keckler, and D. Burger, "On-Chip Interconnection Networks of the TRIPS Chip," IEEE Micro, vol.27, no.5, pp.41-50, 2007.
- [8] Ū.Y. Ogras, and R. Marculescu, "'it's a small world after all": Noc performance optimization via long-range link insertion," IEEE Trans. VLSI Syst., vol.14, no.7, pp.693-706, July 2006.
- [9] 飯尾亮介, 平木敬, "三次元トポロジ NoC の比較評価," 先進的計算基盤システムシンポジウム論文集, pp.18-19, May 2012.
- [10] Y. Nishioka, M. Iida, and T. Sueyoshi, "Small-world network to reduce delay in fpga routing structures," International Journal of Innovative Computing, Information and Control (IJICIC), vol.6, no.2, pp.551-566, Feb. 2010.
- [11] S. Deb, A. Ganguly, P.P. Pande, B. Belzer, and D. Heo, "Wireless NoC as Interconnection Backbone for Multicore Chips: Promises and Challenges," IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol.2, no.2, pp.228-239, June 2012.
- [12] J. Kim, J. Balfour, and W.J. Dally, "Flattened Butterfly Topology for On-Chip Networks," Proceedings of the International Symposium on Microarchitecture (MICRO'07), pp.172-182, Dec. 2007.
- [13] B. Black, D.W. Nelson, C. Webb, and N. Samra, "3D Processing Technology and Its Impact on iA32 Microprocessors," Proceedings of the International Conference on Computer Design (ICCD'04) , pp.316-318, Oct. 2004.
- [14] W.R. Davis, J. Wilson, S. Mick, J. Xu, H. Hua, C. Mineo, A.M. Sule, M. Steer, and P.D. Franzon, "Demystifying 3D ICs: The Pros and Cons of Going Vertical," IEEE Design and Test of Computers, vol.22, no.6, pp.498-510, Nov. 2005.
- [15] V.F. Pavlidis, and E.G. Friedman, "3-D Topologies for Networks-on-Chip," Proceedings of the International System-on-Chip Conference, pp.285-288, Sept. 2006.
- [16] H. Matsutani, M. Koibuchi, and H. Amano, "Tightly-Coupled Multi-Layer Topologies for 3-D NoCs," Proceedings of the International Conference on Parallel Processing (ICPP'07) , Sept. 2007.
- [17] H. Matsutani, M. Koibuchi, Y. Yamada, D.F. Hsu, and H. Amano, "Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network," IEEE Transactions on Parallel and Distributed Systems, vol.20, no.8, pp.1126-1141, Aug. 2009.
- [18] N. Binkert, B. Beckmann, G. Black, S.K. Reinhardt, A. Saidi, A. Basu, J. Hestness, D.R. Hower, T. Krishna, S. Sardashti, R. Sen, K. Sewell, M. Shoaib, N. Vaish, M.D. Hill, and D.A. Wood, "The gem5 Simulator," ACM SIGARCH Computer Architecture News, vol.39, no.2, pp.1-7, May 2011.
- [19] H. Jin, M. Frumkin, and J. Yan, "The OpenMP Implementation of NAS Parallel Benchmarks and Its Performance," NAS Technical Report NAS-99-011, Oct. 1999.
- [20] N. Weste, and D. Harris, "CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition)," Addison-Wesley, Boston, 2010.

(平成 xx 年 xx 月 xx 日受付)

河野 隆太 (学生員)

2013 慶應義塾大学理工学部情報工学科卒業。現在、同大学院理工学研究科開放環境科学専攻前期博士課程在籍。電子情報通信学会会員。

藤原 一毅 (正員)

2002 東京工業大学工学部制御システム工学科卒業、2004 同大学院理工学研究科機械制御システム専攻修了。2004~2008 日立製作所情報制御システム事業部、2012

総合研究大学院大学複合科学研究科情報学
専攻修了，博士（情報学）。現在，国立情
報学研究所特任研究員，IEEE，情報処理学会，電子情報通信
学会各会員。

松谷 宏紀（正員）

2004 慶應義塾大学環境情報学部卒業。
2008 同大学大学院理工学研究科後期博士
過程修了，博士（工学）。2009 年度より
2010 年度まで，東京大学大学院情報理工
学系研究科 特別研究員，日本学術振興会
特別研究員（SPD）。現在，慶應義塾大学
理工学部情報工学科専任講師，コンピュータアーキテクチャと
インターコネクトに関する研究に従事，IEEE，情報処理学会，
電子情報通信学会各会員。

天野 英晴（正員）

1986 慶應義塾大学理工学研究科後期博
士課程修了，工学博士。現在，慶應義塾大
学理工学部情報工学科教授，並列計算機と
再構成可能システムに関する研究に従事。
IEEE，ACM，情報処理学会各会員，電子
情報通信学会シニア会員。

鯉淵 道紘（正員）

2000 慶應義塾大学理工学部情報工学科
卒業。2003 同大学院理工学研究科開放
環境科学専攻後期博士課程修了，博士（工
学）。2002 年度より 2004 年度まで日本
学術振興会特別研究員。現在，国立情報学
研究所准教授，総合研究大学院大学複合科
学研究科情報学専攻准教授（併任）。ハイパフォーマンスコン
ピューティングとインターコネクトに関する研究に従事。2007
年度情報処理学会論文賞，2013 年度文部科学大臣表彰 若手科
学者賞等受賞。IEEE，情報処理学会各会員，電子情報通信学
会シニア会員。

Abstract In recent many-core architectures, the number of cores has been steadily increasing. Therefore, network latency between cores becomes an important issue for parallel applications. Because packet network structures are widely used for core-to-core communications, a topology among cores has a major impact on network latency. Our previous work shows that a method of adding links between randomly selected routers on a regular topology of routers is effective for reducing network latency. Therefore, in this study, we extend this work by proposing and evaluating a method of adding links between a single core and neighboring randomly chosen routers and thus building multiple links from each core. Results obtained by flit-level discrete event simulation show that our random-core-link topologies achieved the average latency up to 45% lower than that of baseline topologies. Furthermore, full-system CMP simulations show that they improved the execution time of applications on NAS Parallel Benchmarks by up to 10.9%.

Key words Network-on-Chip (NoC), topology, interconnection networks