# SOTB MOSFET を用いた汎用マイクロコントローラ V850の動的ボディバイアス制御の検討

奥原 颯<sup>1,a)</sup> 北森 邦明<sup>1,b)</sup> 宇佐美 公良<sup>2,c)</sup> 天野 英晴<sup>1,d)</sup>

受付日 2015年5月19日, 採録日 2015年11月6日

### 概要:

低電力動作に適した FD-SOI デバイス、Silicon on Thin BOX(SOTB) MOSFET は、ボディバイアスを制 御することにより、リーク電流と遅延のトレードオフを取る事が出来る。SOTB MOS-FET を用いたマイ クロコントローラは、待機時にバイアス制御によりスリープ状態し、動作時にこの状態から復帰させるこ とでリーク電流を削減することができる。本論文ではこの手法を実現するための基本事項を明かにする。 まず、実際のマイクロコントローラ V850Estar の測定により、スリープ時にリバースバイアスを与えるこ とで、動作時のリーク電力より 89.7%を削減できることを明かにする。次に、スリープ制御時に発生する 電力オーバーヘッドを上回る電力削減効果を保証する待機時間:Break Even Time はメモリマクロにおい て 2.177ms、コアマクロにおいて 19.30ms であることがわかった。また、ボディバイアス電圧を変化させ てからコントローラが応答するまでの遅延時間が最大で 229.3µs 要することが分かった。さらに、スリー プ状態からの復帰を検出するリークモニタ回路を提案し、対象とする復帰時のボディバイアス電圧を設定 する式を示し、SPICE シミュレーションとの誤差がほぼないことを明かにした。

キーワード:低電力設計、動的ボディバイアス制御、SOTB、マイクロコンピュータ

# A Research of Dynamic Body Bias Control on Micro Controller V850 Using SOTB MOSFET

Hayate Okuhara<sup>1,a)</sup> Kuniaki Kitamori<sup>1,b)</sup> Kimiyoshi Usami<sup>2,c)</sup> Hideharu Amano<sup>1,d)</sup>

Received: May 19, 2015, Accepted: November 6, 2015

**Abstract:** Silicon on Thin BOX (SOTB) MOS-FET is a low power FD-SOI device than can control the leakage power and operational speed by scaling body bias voltage. A low power micro-controller using the SOTB technology can save the energy by giving a large reverse bias to reduce the leakage power in the sleep mode, and waking up when it is requested. The paper makes the fundamental issues clear for using the above bias control method based on the measurement of a micro-controller V850 Estar.

Real chip evaluation appears that 89.7% of leakage can be saved in the sleep mode. Break Even Time (BET) on which the leakage reduction overcomes power overhead of body bias control is 2.177ms in the core macro and is 19.30ms in the memory macro. Also, the response delay of body bias control is at most  $229.3\mu$ s. These evaluation results must be concerned in the bias control. Finally, a leak monitor which can detect the wake up from the sleep mode is proposed. The target active body bias voltage to be detected can be given from outside the chip according to the setting voltage given by the proposed expression with almost no error to the SPICE simulation results.

Keywords: Low power design, Dynamic body bias control, SOTB, micro controller

1 慶應義塾大学大学院理工学研究科

- Hiyoshi, Kohokuku, Kanagawa 223-0061, Japan <sup>2</sup> 芝浦工業大学工学部情報工学科
- Toyosu, Koutouku, Tokyo 3-7-5, Japan

b) kitamori@am.ics.keio.ac.jp

- <sup>c)</sup> usami@shibaura-it.ac.jp
- d) hunga@am.ics.keio.ac.jp

<sup>&</sup>lt;sup>a)</sup> hayate@am.ics.keio.ac.jp

### 1. はじめに

Internet of Things (IoT) への実現に向けて低電力マイク ロコントローラの需要が高まっている。特に、センサネッ トワークやウェアラブルデバイスにマイクロコントローラ を利用する場合、その低消費電力化は必須の課題であり、 mW 台を下回る µW 台の消費電力が目標とされている [1]。

マイクロコントローラなどの LSI を低電力化する手法と しては、電源電圧を閾値電圧付近まで低減するニアスレッ ショルドコンピューティング (NTC) が有効である [2][3]。 LSIの消費電力のうちスイッチング電力は電源電圧の2乗 に比例するため、電源電圧の低減は電力削減に効果的であ る。一方で、電源電圧を下げるために、トランジスタの閾 値を下げるとドレイン・ソース間を流れるリーク電流が増 加する。この問題に対して、ボディバイアスはトランジス タの閾値電圧を製造後に制御できることから、電源電圧と 閾値電圧を最適に制御するために有効である。[3] は従来 のバルク CMOS を対象として、コアとキャッシュに対し てそれぞれ電源電圧(閾値電圧より 0.2V 未満高い程度)と 閾値電圧を最適に決定する方法を提案している。しかし、 従来のバルク CMOS プロセスにボディバイアス制御を適 用する場合、リバースバイアス時にボディバイアス端子と ドレイン・ソース間に流れるリーク電流の増加が発生する ため、その効果には限界がある。

ボディバイアスの問題点は、SOI(Silicon On Insulater) トランジスタを用いる事で回避する事が出来る。特に低電 力組み込みシステム向けの SOI トランジスタとして、国家 プロジェクトである超低電圧デバイス研究組合 (LEAP) が 開発した Silicon on Thin BOX MOSFET (SOTB MOS-FET) [4] は、埋め込み酸化膜層(BOX 層)を 10nm 程度 の薄さにすることで、高いボディバイアス制御性を可能に している。ボディバイアスはリバースバイアスが印加され たとき、低リークを実現する事が出来る一方で、動作速度 が低下する。これに対してフォワードバイアスが印加され たとき、動作速度が向上する一方で、リーク電流が増加す る。ボディバイアスの制御によりリーク電流と動作速度の バランスをどのように実現するかについて、様々な検討が 行われている [5][6][7]。

この中でマイクロコントローラに対して最も基本的な制 御法は、コントローラの処理が必要でない時は強いリバー スバイアスを掛けて待機モードにしておき、リーク電力を 抑えることでバッテリーの消耗を抑え、処理が必要になっ た際にアプリケーションの要求するバイアス(ゼロバイア スやフォワードバイアス)に設定し、必要な性能を実現する 方法である。しかし、この制御手法には二つの問題点があ る。まず、ボディバイアスを制御する場合、トランジスタ のウェルの容量を充放電するために電力が必要である。こ のエネルギーが、ボディバイアス制御により低減すること のできるリーク電力によるエネルギーより大きくなると、 スリープさせることでエネルギー消費量を大きくしてし まうことになる。すなわち、ボディバイアス制御は、エネ ルギー削減が、オーバーヘッドを上回る時間 (BET:Break Even Time)[8] 以上スリープできる場合にのみ行わなけれ ばならない。

次にボディバイアス電圧は、これを印加してから効果を 表すまでに遅延時間が生じる。待機モードから復帰する際 に、それが効果を表したことを確認してからでなければ、 正常な動作が保証できない。もちろん、余裕をもって待ち 時間を設ければよいが、このためには時間的なオーバー ヘッドが生じると共に、その間に大きなリーク電流による 消費エネルギーの増大を招く。BET の検討が広く行われ ているパワーゲーティングに比べ、ボディバイアスを動的 に利用した場合についての研究 [9] は限られており、特に その効果が大きい SOTB ではほとんどこのような研究は 行われていない。

そこで、本論文では、この問題をマイクロコントローラ V850の実チップ [10] を用いて明らかにする。まず、待機 時に確実に電力が削減できることを保証できる BET を測 定し、ボディバイアスの利用可能な範囲を明かにする。さ らに、待機モードから復帰したかどうかを確認する回路を 提案し、その有効性について明かにする。

### 2. SOTB を用いた LSI

### 2.1 SOTB CMOSFET

SOTB MOSFET は FD-SOI(Fully Depleted-Sillicon On Insulater)の一種で、図1に示す通り、10nm 程度の超薄型 のBOX 層上にトランジスタを形成する。SOTB MOSFET ではBOX 層によりショートチャネルエフェクト (SCE)を 抑制する事が出来るため、チャネルへの不純物ドーピング が不要である。従って、不純物ゆらぎによる閾値のばらつ きが低減され、電源電圧 (V<sub>DD</sub>)の低電圧化に適している。 また、ボディが BOX 層により分離されているため、ドレ イン・ソース領域と基板の pn-接合リーク電流が除去され る。従って、従来のバルク CMOS プロセスと比較して、リ バース方向へのボディの電圧制御の自由度が高い。BOX 層下のウェル領域はトリプルウェル構造をなしており、ボ ディバイアス印加時のリーク電流を抑えている。

### 2.2 ボディバイアス制御

MOSFET ではウェル部の電圧を変更することにより、 閾値電圧 ( $V_{TH}$ )を変更することができる。これをボディバ イアス制御 (基板バイアス制御) と呼ぶ。 $V_{TH}$  は MOSFET のソース・ボディ間の電圧の関数である。

ここでは、nMOSFET のソースの電圧を V<sub>sn</sub>、ボディ端 子の電圧を VBN と表記し、同様に pMOSFET のソース



図1 SOTB MOSFET の断面図

の電圧を Vsp、ボディ端子の電圧を VBP と表記する。

$$V_{sn} > VBN,\tag{1}$$

$$V_{sp} < VBP, \tag{2}$$

が成立するとき、これをリバースバイアスと呼ぶ。リバー スバイアス時には MOS FET の閾値電圧 *V<sub>TH</sub>* が上昇し、 リーク電流 (*I<sub>leak</sub>*) が削減されるが、遅延時間が増大する。 一方、

$$V_{sn} < VBN, \tag{3}$$

$$V_{sn} > VBP, \tag{4}$$

が成立するとき、これをフォワードバイアスと呼ぶ。フォ ワードバイアス時は閾値電圧 V<sub>TH</sub> が減少し、遅延時間が減 少される代わりに、リーク電流が増大する。なお、ボディ とソースの電圧が等しい時、これをゼロバイアスと呼ぶ。

ボディバイアスを適切に設定することで、リーク電力と 性能のバランスを取ることが可能であり、これにより高い エネルギー効率を実現することが出来る。

### 2.3 関連研究

ボディバイアスの制御によりエネルギー効率の改善を 行う研究は広く行われており、最近はバイアスの効果が 広い範囲で大きく表れる SOI を中心に研究が行われてい る。文献 [5] では、SOTB MOSFET のボディバイアスの 効果について定量的に検討し、マイクロコントローラに関 して電源電圧に応じて最も効果のある電圧を示している。 文献 [11] では、マイクロコントローラの動作電力を含めた エネルギー最小点を実現する方法を示している。また、文 献 [12] では、電源電圧とボディバイアスの同時最適化を試 みている。

ボディバイアス制御はマイクロプロセッサ、マイクロコ ントローラだけでなく、アクセラレータ、FPGA にも有効 な手法である。文献 [6] では、プロセッシングエレメントの アレイ部分と、メモリ間とのデータ転送を行うコントロー ラに別々のボディバイアス制御を行うことで、実行するア プリケーション毎に、エネルギーを最適化する方法を提案 している。文献 [7] では FPGA の基本論理ブロック単位で ボディバイアス制御を行い、文献 [9] では動的リコンフィ ギャラブルプロセッサのプロセッシングエレメント単位で 動的に制御する方法を検討している。

典型的なボディバイアス制御においては、マイクロコン トローラ、マイクロプロセッサが動作していない場合に、 コアとメモリの両方に強いリバースバイアスを与えて待 機モードにして、リーク電流を減らしてバッテリーの消耗 を防ぐ。パワーゲーティングと異なり、待機モード時にメ モリ中のデータは消失しないので、速やかに動作モードに 移行することができる。しかし、待機モードと動作モード の遷移にはエネルギー的、時間的オーバーヘッドがあり、 これを考慮しなければ、却ってエネルギーを消費する。ま た、動作モードへ移行したかどうか検出する手法がない。 ボディバイアスの制御については多くの研究が行われて いるが、このようなオーバーヘッドについては、いくつか 解析結果の報告が行われているにとどまっており [13][14]、 BET や遷移時間の計測結果は報告されていない。

### 3. 対象とするマイクロコントローラ

### 3.1 V850E-Star

本論文で対象としたマイクロコントローラは、ルネサス エレクトロニクス社より開発された組み込み用 32bit マイ コン V850E-Star[10] を SOTB 65nm プロセスを用いて実 装したものである。チップ写真を図 2 に、チップの諸元を 表 1 にまとめる。

V850はRISC命令セットを持ち、乗算命令、飽和演算命 令、ビット操作命令を持つ。CPUコアは標準的な5段パイ プラインで構成され、46.2Kゲートの規模である。ローカ ルメモリとして、それぞれ128-Kbyteの命令メモリ、デー タメモリを持ち、このメモリ部は、コア部とは独立した電 源電圧およびボディバイアス端子を持ち、チップ外部より 独立に電圧を供給することができる。ここでは、CPUコア の nMOS のボディ電圧、pMOS のボディ電圧、電源電圧 をそれぞれ VBN、VBP、V<sub>DD</sub> と呼び、メモリの nMOS のボディ電圧、pMOS のボディ電圧、電源電圧をそれぞれ VBNM、VBPM、V<sub>DDM</sub> と呼ぶ。

ボディバイアスは、CMOS 回路のバランスを考えて nMOS と pMOS に等量与える。すなわち

$$VBP + VBN = V_{DD} \tag{5}$$

$$VBPM + VBNM = V_{DDM} \tag{6}$$

が成り立つ。よって以降は VBN および VBNM に対 してのみ記述するものとする。また、コア部のウェルはメ モリ部を除いた箇所のフィラーセルと共有がされている。 V850 の電圧表現を表 2 にまとめる。

### 3.2 最高動作周波数

ボディバイアスの制御を考えるにあたり、まずボディバ イアスがどの程度最高動作周波数に影響を及ぼすのかを調 べた。図3に実チップで MiBench[15] 中のベンチマーク

**表1** 対象 V850 の実装諸元

process	65-nm FD-SOI (LEAP SOTB)		
logic gates	46.2K		
local memory	128K + 128K		
Logic Synthesis	Design Compiler		
Routing of Layout	IC Compiler		
Package	208PIN QFP		
Standard Voltage	0.4V		



図 2 V850 のチップ写真

表 <b>2</b> V850 の電圧定義				
VBP	CPU コア pMOS ボディ電圧			
VBN	CPU コア nMOS ボディ電圧			
V <sub>DD</sub>	CPU コア電源電圧			
VBPM	M メモリ pMOS ボディ電圧   M メモリ nMOS ボディ電圧   イ メモリ電源電圧			
VBNM				
V <sub>DDM</sub>				

プログラム Dijkstra を動作させた際の最高動作周波数のボ ディバイアス特性を示す。Dijkstra は、メモリのアクセス が多いアプリケーションであるが、演算が多い離散コサイ ン変換のアプリケーションでも最大動作周波数がほぼ変わ らなかったことから、今回の評価は Dijkstra を用いた結果 のみを示す。

 $V_{DD}$  および  $V_{DDM}$  は 0.4V とし、横軸をコアのボディバ イアスの電圧 VBN、縦軸を最高動作周波数とした。パラ メータとして、メモリのボディバイアス電圧 VBNM を変 化させている。ボディバイアスをフォワード方向に上昇さ せると、最高動作周波数が向上している。VBN=-0.4V で VBNM=-0.4V のとき、最高動作周波数は 22MHz である のに対して、VBN = 0.2V、VBNM = 0.2V に変更した ときの最高動作周波数は 47MHz まで向上した。

### 3.3 リーク電流

図4にリーク電流による消費電力を示す。横軸がVBN およびVBNM、縦軸がリーク電流による消費電力(P<sub>ST</sub>) である。V<sub>DD</sub>およびV<sub>DDM</sub>は0.4Vとした。リーク電流 はチップのクロックを全て停止しリセットした状態で流 れる電流を取得した。チップのボディバイアスがフォワー ド方向にバイアスされると、リーク電流は指数関数的に増



図 3 実チップ評価による V850 の最高動作周波数 [MHz]



図 4 V850 で消費されるリーク電流による消費電力 [W]

加している。ここでボディバイアスが待機時にゼロバイア スのままであると仮定すると、コアに流れるリーク電流 は 0.4223mA でメモリに流れるリーク電流は 4.623mA で ある。従って、これらのリーク電流を足し合わせて電源電 圧を掛ければリーク電流による消費電力はチップ全体に 対して 2.018mW である。これに対して、VBN = -1.1Vおよび VBNM = -1.1V のリバースバイアス時は、コア に流れるリーク電流が 8.036 $\mu$ A で、メモリに流れるリー ク電流が 43.89 $\mu$ A である。従ってリーク電流による消費 電力は 20.77 $\mu$ W となり、ゼロバイアス時の 10.3%である。 すなわち、本例において動作時のボディバイアスをゼロ バイアスとし、待機時に動的に VBN = -1.1V および VBNM = -1.1V に切り替えた場合、待機時間が十分長け れば、待機時の消費電力は約 89.7%削減される。

### 3.4 温度特性

以上、プロセッサで問題となる動作周波数と消費電力に ついて調べたが、命令の実行時に生じる消費電力によって 発生する発熱が影響を与える場合がある [16]。発熱により 基板の温度が上昇する場合、閾値電圧が変動し、動作時に 与えなければならないボディバイアスの値が変化する。動 作時に与えるボディバイアスが変化すると、その変化に追 従して適切なボディバイアスを与える必要が生じる。そこ



図 5 命令実行時の V850 のチップ温度 [oC]



図6 動的ボディバイアス制御の概念図

で、我々は、同様に MiBench[15] の Dijkstra アルゴリズム を一定時間動作させつつチップ温度を測定した。その結果 を図5にしめす。VDD および VDDM は0.4V で、ボディバ イアスはフォワードバイアス方向のケースを重点的に取得 している。これは、フォワードバイアス時は電力が高く、 その分だけ発熱も高くなるためである。プログラム実行時 の動作周波数は20MHzである。グラフより、フォワード バイアスが印加されているとき、定常的な熱はそのバイア スの分だけ増加していることがわかる。しかし、フォワー ドバイアスを強くあたえても、今回の V850Estar において は、熱源となる消費電力もまた極めて小さいため、命令実 行時の温度の上昇は無視できるほどに小さいことがわかっ た。したがって、低電力アプリケーションを想定すると き、命令実行時のボディバイアスは動作環境と目的のアプ リケーションによって決定すればよい。

### 4. 動的ボディバイアス制御

もっとも単純なボディバイアスの利用法を図6に示す。 電源端子に流れる電流をiとし、VBN、VBP、iについ てそれぞれ概念図を記述している。コントローラが利用 されなくなった時に、強いリバースバイアスが与えられ、 リーク電流が削減される。ここで、命令実行を要求された 時に、フォワード方向ヘボディバイアスが与えられ、所望 のスピードが得られる状態へ復帰する。チップはウェイク アップが完了したのち、速やかに命令を実行する。命令を 実行し終えると、速やかにチップにリバースバイアスを印 加し、リーク電流を抑えた待機状態へ遷移する。

4.1 Break Even Time の測定

まず、ボディバイアス制御に要する電力のオーバーヘッ ドについて検討する。通常、MOSFET ではウェルとサブ ストレートに大きな容量を持つ。従って、スリープダウン 時にはVBP、VBPM、VBN、VBNM を高いリバースバ イアスの電圧に遷移させるための電力オーバーヘッドを要 する。チップが待機状態ヘスリープする場合は、この電力 オーバーヘッドを上回る電力の削減が行われる必要がある。 ここでは一回の充放電に要するエネルギー (Overhead)と、 削減されたエネルギーが等しくなる時間 Break Even Time (BET) を以下のように定義する。

$$Overhead = \int_{0}^{BET} i_{leakgain}(t)dt \tag{7}$$

ここで t は時間、ileakgain は動作時と待機時のリーク電流 の差である。t = 0 は本論文では待機時のボディバイアス に遷移して効果が現れてからの時間としている。図7にボ ディバイアスを制御した際の電力オーバーヘッドを示す。 ここでは3章に示した測定結果より、十分リーク電流を削 減できる待機時のボディバイアス VBN および VBNM を-1.1Vとした。図では、横軸に動作時のボディバイアス の電圧、縦軸に電流のオーバーヘッド、すなわち動作時の ボディバイアスから待機時のボディバイアスに遷移させた 際に流れる電流を示す。これらの値は、チップにリバース バイアスを与えた際に流れる電流の積分値を用いて求めた。 コアとメモリでアクティブなトランジスタはメモリの方が 多い。しかし、前述のとおり、コア部はフィラーセルを含 めたセルのボディをチャージする必要があり、メモリ部と 比較してチャージすべき電荷の総量は大きい。当然である が、待機時と動作時のボディバイアスの電位差が高いとき、 より大きなオーバーヘッドが生じていることがわかる。

次に測定した BET を図 8 に示す。BET は室温におけ るリーク電流を基準としており、実験時のチップ温度を確 認したところ約 27oC であった。コア部ではアクティブな トランジスタが少ないため、リーク電流による消費電力 がメモリと比較して小さい。したがって、リーク電流の削 減効果がオーバーヘッドを上回るには長い時間を要する。 0.2V のフォワードバイアスから待機状態に遷移させたと き、BET はコアで 3.903ms 要する。また、動作時にも或 る程度リバースバイアスをかけてリーク電流を小さくした 場合は、スリープ時との差が小くなるため、相対的に BET は大きくなってしまう。-0.3Vのリバースバイアスから待 機状態に遷移させたとき、BETは19.30msの時間を要す る。これらの結果によりマイクロコントローラのコアをス リープダウンする場合、動作時のボディバイアスの電圧に 応じて数 msec から 20msec 程度の長期間スリープ出来な ければ効果がないことがわかる。

一方、メモリ部の BET はコアと比較して極めて小さい。 動作時のバイアスが 0.2V のフォワードバイアスであると



図 7 ボディバイアス制御時に発生するエネルギーオーバーヘッド [µJ]



図 8 動的ボディバイアス制御時に考慮しなければならない Break Even Time[s]

き、BET は 0.2782ms で、-0.3V のリバースバイアスであ るとき、BET は 2.177ms である。これは、メモリがリー ク電流による消費電力が大きいためである。したがって、 メモリのスリープは積極的に行うことができる。

コアとメモリを同時に制御したときの BET は動作時の バイアスを-0.3V とすると、3.962ms であり、両者の中間 的な時間となる。本論文で検討した BET を満足する時の みスリープすることで、エネルギーを削減することが可能 である。定期的にコントローラが動作するアプリケーショ ンでは判定は容易だが、その他の場合にはアプリケーショ ンに応じて判定する手法が必要となる。

### 4.2 時間的オーバーヘッド

待機状態から動作状態へウェイクアップするときには、 一定の遅延時間が必要となる。所望の性能を得られるボ ディバイアスに確実に遷移してからでなければ、マイクロ コントローラの実行は開始できないため、この遅延時間を 知ることは重要である。そこで V850 マイコンのボディバ イアスを動的に変更し、リーク電流が変更されるまでの時

表3 ボディバイアス制御時の遅延時間 [µs]

		MEM	CORE
VBP, VBPM	sleep	80.99	219.7
	wake up	118.5	229.3
VBN, VBNM	sleep	98.67	191.5
	wake up	170.1	210.9

間を解析した結果を表3に示す。

ボディバイアスの変更には実験のため外部電源から電圧 を供給し、ボルテージフォロアとデカップリングキャパシ タンスを介してチップに供給する。ボルテージフォロアに はテキサスインスツルメンツ社のLM2904DRを、デカッ プリングキャパシタンスには1.1µFのコンデンサを用い た。また、ボディバイアスは実験機材の制限上、ゼロバイ アスから0.4Vのフォワードバイアスを与えている。ここ での遅延時間は、ボディバイアスを制御した後、リーク電 流に変化が現れてから10%の箇所からリーク電流の変化が ほぼ終了する90%までの時間を用いている。

チップがスリープダウン (フォワードバイアスからゼロバ イアスへ遷移)をするとき、コア部において最大 219.7µs の 時間を要する事が分かる。また、チップのウェイクアップ (ゼロバイアスからフォワードバイアス)には最大で 229.3µs だけ時間を要する。従って、命令の実行にはボディバイア スを変更してから最低でもこの程度の時間だけ命令を実行 するだけのタイムオーバーヘッドが存在する。また、これ らのボディバイアスの変化時間は、マクロ間で大きく異な る。メモリにおいて、マクロにウェイクアップに要する時 間はメモリ部の VBNM で 118.5µs 程度にすぎないが、コ アにおいて最大 229.3µs の時間を要している。

# リークモニタを用いたチップのウェイク アップ検出

### 5.1 リークモニタの回路構成

前節の測定結果より、ボディバイアスを待機状態から動 作状態へ復帰させるためには、一定の時間を要すること がわかった。しかし、この遅延時間はマクロごとに大きく 違っており、設計時に推定することは難しい。そこでリー ク電流を測定することにより、マクロの動作状態への復帰 を検出する回路を検討する。ボディバイアスが所望のバイ アス地点に遷移したことを検出する回路としてリークモニ タを用いる試みは従来から行われている [17][18]。しかし 従来の検出回路は、検出ターゲットのボディバイアス電圧 が固定である [17]、バルクテクノロジーを前提とした回路 であり、SOTB では除去されたボディへの pn 接合リーク 電流とサブスレッショルドリークを比較し回路を制御して いる [18] 等の問題があり、SOTB を用いたマイクロコント ローラにそのまま適用することができない。

そこで、本論文では、これらの課題を解決し、SOTB で利



図 9 提案するリークモニタの CMOS 回路図 (VBP 検出器)

用可能で、さまざまな対象ボディバイアスを設定できるリー クモニタ回路 [14] を提案する。この回路は図9に示すよう に、リーク電流を検出する検出部(Detection Part)と、そ のリーク電流の信号を増幅する 差動増幅回路(Differential amplifier)から構成されている。M1 はボディバイアスを 動的に変更するターゲットのマクロ内の領域に置き、それ 以外はマクロ外の領域に置く。

VBP が深いリバースバイアス状態であるとき、差動増 幅回路に流れるリーク電流は小さいため、M1の等価的な 抵抗が高くなる。従って、VGNDの電位は"0"である。次 に、VBPを動作時のバイアスに遷移させると、検出部に 流れるリーク電流が M1 によって増加され、M1の等価的 な抵抗が小さくなり、VGNDの電位は上昇する。VGND が VREF の電圧になったとき、差動増幅回路の出力が反 転する。従って本回路は深いリバースバイアス状態から、 動作時のバイアスに切り替わった時に、出力が変化するこ とで、ボディバイアスが切り替わったことを知らせる回路 として利用できる。

以上に述べたリークモニタ動作時の各点の電圧変化を 図 10 に示す。シミュレーションには HSPICE、使用ライ ブラリとして標準閾値ライブラリを用いた。V<sub>DD</sub> = 0.4V、 で動作時の VBP は 0.5V、待機時のリバースバイアスは VBP = 1.5V、VREF には V<sub>DD</sub>/2より若干低い 0.17V を 与え、V<sub>sbn</sub> は 0V である。電圧波形により、提案回路が正 しく動作していることが確認出来る。ターゲットのマク ロの pMOS 側のボディバイアスである VBP は待機時の 1.5V の強いリバースバイアスから、動作時の 0.5V に遷移 している。その遷移の終了時に VGND が VREF に到達 した際、差動増幅器を介して DOUT が切り替わっている。 なお、VBN 側のリークモニタも同様の手順で作成するこ とができるため、以降は VBP 側のリークモニタのみを詳 細に述べる。

### 5.2 検出対象ボディバイアス電圧の設定

汎用マイクロコントローラは、対象とするアプリケー ションに対して、要求される性能に応じた周波数で動作さ せる必要がある。従って、ボディバイアスの到達目標値も 一定ではなく、アプリケーション毎に異なる可能性があ



図 10 提案回路の動作波形 (HSPICE 使用)

る。従って、検出用リークモニタは、アプリケーションの 違いによって様々な動作時ボディバイアス電圧に対応出来 なければならない。通常、差動増幅回路では基準値となる 入力 VREF を制御することで、到達目標値を制御するが、 CMOS の差動増幅回路は、基準値前後の特性が急峻であ り、少しの VREF の変化によって対象ボディバイアスが 大きく変化するため、調整が難しい。

そこで、本回路では、ターゲットマクロ外に実装された リークモニタ部分のボディバイアス V<sub>sbn</sub> をアプリケーショ ン毎に事前に設定しておくことにより、達成目標値を設定 する方法を提案する。すなわち、V<sub>sbn</sub> を変更して、様々な 動作時ボディバイアス電圧に対して、VGND がVREFと 等しくなるように、M1 と M2 の抵抗のバランスを調整す る。これにより対象ボディバイアス電圧を細かく制御する ことが可能となる。

ではここで、アプリケーションごとに異なる*VBP*にたいして適切な*V<sub>sbn</sub>*を求める方法を示す。まず、M1、M2に流れるリーク電流を最も支配的なサブスレッショルドリーク電流とすると、

 $I_{sub} = I_{off} 10^{\frac{V_{gs} + \eta(V_{ds} - V_{DD}) - k_{\gamma}V_{sb}}{S}} \{1 - exp(\frac{-V_{ds}}{v_T})\}(8)$ 

で表すことができる [19]。 $I_{off}$  はゲートソース間電圧が 0V でドレインソース間電圧が  $V_{DD}$  のときのサブスレッ ショルドリーク電流、S はサブスレッショルドスロープ、  $k_{\gamma}$  は閾値電圧をボディの電圧に対して線形近似した際の係 数の絶対値、 $\eta$  は DIBL 係数、 $v_T$  は熱電位である。

M1 と M2 に流れるサブスレッショルドリーク電流は等 しく、M1 と M2 のゲート・ソース間電圧 *Vgs* はそれぞれ 0 なので、

$$I_{offn} 10^{\frac{\{\eta_n(VGND-V_{DD})-k_{\gamma n}V_{sbn}\}}{S_n}} \{1 - exp(\frac{-VGND}{v_T})\} (9)$$
$$= I_{offp} 10^{\frac{\{-\eta_p(VGND)-k_{\gamma p}V_{bsp}\}}{S_p}} \{1 - exp(\frac{-V_{DD}+VGND}{v_T})\} (9)$$

が成立する。それぞれの係数の下付き文字に M1 の pMOS に対応するものは p、M2 の nMOS に対応するもの は n を付けている。リークモニタの目的は、対象マクロの ボディバイアスがターゲットとなる電圧に遷移したときに 出力が切り替わり、遷移の終了を伝えることである。そこ で、pMOS 側のボディバイアス電圧 ( $V_{bsp}$ )をターゲットで ある  $VBP_{target}$  とし、 $VREF = VGND = V_{DD}/2$ の条件 で VOUT が切り替わるために、 $V_{sbn}$  に対して以下の関係 が成立する。

$$V_{sbn} = \frac{S_n}{k_{\gamma n}} \left( log_{10} \frac{I_{offn}}{I_{offp}} - \frac{\eta_n V_{DD}}{2S_n} + \frac{\eta_p V_{DD}}{2} + k_{\gamma p} (VBP_{target} - V_{DD})}{S_p} \right)$$
(10)

式 (11) 内の係数は SPICE シミュレーションを用いて算 出する事が出来る。図 11 にシミュレーションによって得 られた閾値電圧とボディの電圧およびドレイン電圧の関係 を示す。使用ライブラリは標準閾値ライブラリで、(a) は ドレインの電圧に対して、(b) はボディの電圧に対しての 関係である。pMOS の閾値は絶対値で取得している。こ のように、SPICE 解析で得られた結果の線形近似をそれ ぞれ求め、その傾きにより、係数を取得する。本例では  $\eta_p = 0.0386, \eta_n = 0.0332, K_{\gamma n} = 0.17, K_{\gamma p} = 0.1223 と$  $なった。また、<math>I_{off}$  についても同様に SPICE シミュレー ションで求めることができる。

次に、得られた式がどの程度の精度であるかを調べるた め、式 (11)を用いて算出した  $V_{sbn}$ と、SPICE シミュレー ションにより得られた  $V_{sbn}$ の誤差を測定した。この結果を 図 12 に示す。なお、図内においてはボディから見たソース の電圧  $V_{sbn}$  ではなく、ソースから見たボディの電圧  $V_{bsn}$ とし、M1のボディ端子に与えるべき電圧値に注目出来るよ うにしている。得られた  $V_{bsn}$ の、SPICE シミュレーショ ンとの誤差は最大で 13.78mV( $VBP_{target} = 1.2V$ )であり、  $VBP_{target} = 0.3V$  ならば 1.797mV に過ぎない。このよう に、あるターゲットの VBP に対して、設定すべき  $V_{bsn}$ は、上記の式を用いる事で極めて高い精度で求めることが 出来る。

### 5.3 温度に関する補正

リーク電流は温度に対して変化する。したがって、リー クモニタが温度に対してどの程度の影響を受けるのか議論 をする必要が有る。温度に対する特性を図 13 に示す。縦 軸は、M1 のボディバイアスが VBP<sub>target</sub> を検出するため に設定する V<sub>bsn</sub> が、室温 (25°C) における場合とどれだけ



図 11 式 (11) の係数を求めるための闌値電圧シミュレーション結 果 (a)V<sub>TH</sub>vsV<sub>ds</sub>(b)V<sub>TH</sub>vs Reverse Body Bias



図 **12** 式 (11) により得られた V<sub>bsn</sub> と HSPICE により得られた V<sub>bsn</sub> の比較

差が生じるかを示す。 $VBP_{target}$ は 0.5V、 $V_{DD}$ は 0.4V と している。温度が上昇するにつれて、同じ VBP でも必要 となる  $V_{bsn}$  が異なる。すなわち、より大きなリバースバ イアスを  $V_{bsn}$  に与える必要が有る。しかし、3 節で述べた ように、今回対象としたマイクロコントローラでは、チッ プ自体の発熱による温度上昇は無視できる。従って考慮し なければならない温度は環境による温度変化である。つま りチップの動作環境が確定したのち、チップに電源が与え られた際に一度、対象とするアプリケーションに対応した  $V_{sbn}$  を決定すれば十分である。そこで、温度に対する補正 項C(T) を導入し、式 (11) を

$$V_{bsn} = -\frac{S_n}{k_{\gamma n}} \left( log_{10} \frac{I_{offn}}{I_{offp}} - \frac{\eta_n V_{DD}}{2S_n} \right) + \frac{\frac{\eta_p V_{DD}}{2} + k_{\gamma p} (VBP_{target} - V_{DD})}{S_p} + C(T)$$

のように変更する。このように温度による補正項を含めて  $V_{bsn}$ を決定すれば、環境温度に合せた制御が可能である。 補正項の一例として、図 13の結果を用いて、多項式近似を した際のC(T)は $C(T) = -8 \times 10^{-12}T^4 + 4 \times 10^{-9}T^3 + 6 \times 10^{-7}T^2 - 0.0006T + 0.0147$ となった。補正式により得 た値は、120°C において、SPICE シミュレーションとの誤 差が 0.5869mV となり、ごくわずかであった。



図 13 温度変化による V<sub>bsn</sub> の室温からの誤差 [V]



図 14 提案するリークモニタの電力オーバーヘッド [nW]

### 5.4 リークモニタ自体の電力オーバーヘッド

本リークモニタは小規模な回路であるため、電力オー バーヘッドも極めて小さい。図 10 の VBP を 1kHz から 10kHz の粒度で変化させたとき、すなわち、ボディバイア スが 1ms から 100µs 程度の粒度で変化させた際に、リー クモニタが消費する電力を図 14 示す。全体として 43nW 程度の電力オーバーヘッドであり、これはマイクロコント ローラ全体の電力から見て無視出来るほどの量である。

### 6. おわりに

マイクロコントローラ V850 を用いて、動的な基板バ イアス制御の効果の算出と、実装において必要となる回路 の提案を行った。ボディバイアスを適切に制御することで、 低 V<sub>DD</sub>(0.4V)下においても 22MHz から 47MHz に最高動 作周波数は向上させることができ、リーク電流は待機の時 間が十分に長いときゼロバイアスと比較して 89.7%削減で きることがわかった。動的にボディバイアスを制御した場 合、チップはオフチップのバイアスジェネレータを用いた 上で最大で 229.3µs 程度の復帰時間があり、これらはマク ロ毎で大きく異なることが分かった。動作モードから待機 モードにスリープさせる際には電力オーバーヘッドを上回 る待機時間が得られる場合のみボディバイアスを制御を行 うことが可能で、BET もメモリとコア、コアとメモリ同 時制御で大きく異なる結果が得られた。コアの BET は最 大 19.30ms で、メモリの BET は最大 2.177ms、コアとメ モリを同時に制御した際の BET は 3.962ms であり、BET はおよそ数 ms 程度のオーダーであることが明らかとなっ た。また、命令実行による温度上昇は、低電力マイクロコ ントローラでは見られず、ボディバイアスの電圧は使用さ れる環境によって静的に決まることが明らかとなった。最 後にチップの待機状態から動作状態に復帰した際に、これ を知らせる回路を提案し、シミュレーションにより特性を 明らかとした。提案の回路は任意のターゲットとなるボ ディバイアス電圧にチップが遷移したことを知らせること ができ、その為の設定も定式化した。従って、チップを動 作から待機にスリープさせる際には BET を考慮した制御 を行い、待機時の消費電力を確実に削減し、待機状態から 動作状態にウェイクアップする際には、提案の検出回路を 用いて命令実行を開始するといった動的なボディバイアス 制御が可能となった。

謝辞 本研究は東京大学大規模集積システム設計教育センターを通し、シノプシス、日本ケイデンス、メンター、 ルネサスエレクトロニクス株式会社の協力で行われたもの である。また、本研究は JSPS 科研費 (S) ビルディングブ ロック型計算システムに関する研究の助成を受けたもので ある。

### 参考文献

- [1] Low-Power Electronics Association & Project.: THE 4th.REPORT Ultra Low Voltage Device Project for Low-Carbon Society, http://www.leap.or.jp/seikahoukokukai4.pdf.
- [2] Ronald G. Dreslinski, et. al.: Reclaiming Moore's Law Through Energy Efficient Integrated Circuits, *Proceed*ings of the IEEE, pp. 254–266 (2010).
- [3] David Fick, et. al.: Centip3De: A3930DMIPS/W Configurable Near-Threshold 3D Stacked System with 64 ARM Cortex-M3 Cores, Proceedings of International Solid-State Circuits Conference, pp. 190–192 (2012).
- [4] Takashi Ishigaki, et al.: Ultralow-power LSI Technology with Silicon on Thin Buried Oxide (SOTB) CMOSFET, Solid State Circuits Technologies, Jacobus W. Swart (Ed.), ISBN: 978-953-307-045-2, InTech, pp. 146–156 (2010).
- [5] Koichiro Ishibashi, et. al.: A Perpetuum Mobile 32bit CPU with 13.4pj/cycle, 0.14μA sleep current using Reverse Body Bias Assisted 65nm SOTB CMOS technology, Proceedings of COOL Chips XVII, pp. 1–3 (2014).
- [6] Hongliang Su, et. al.: Body Bias Control for a Coarse Grained Reconfigurable Accelerator Implemented with Silicon on Thin BOX technology, *Proceedings of Field Programmable Logic and Applications*, pp. 1–6 (2014).
- [7] Masakazu Hioki, et. al.: SOTB Implementation of a Field Programmable Gate Array with Fine-Grained Vt Programmability, J. Low Power Electroappl., pp. 329– 332 (2014).
- [8] Daisuke Ikebuchi, et. al.: Geyser-1: A MIPS R3000 CPU

core with Fine Grain Runtime Power Gating, *Proceedings of the IEEE Asian Solid-State Circuits Conference*, pp. 281–284 (2009).

- [9] Johannes Maximilian Kuehn, et. al.: Spatial and Temporal Granularity Limits of Body Biasing in UTBB-FDSOI, Proceedings of the 2015 Design Automation & Test in Europe Conference(DATE15), pp. 876–879 (2015).
- [10] Kuniaki Kitamori, et. al.: Power optimization of a microcontroller with Silicon On Thin Buried Oxide, Proceedings of The 18th Workshop on Synthesis And System Integration of Mixed Information technologies, pp. 68– 73 (2013).
- [11] Shohei Nakamura, et. al.: Measurement of the Minimum Energy Point in Silicon on Thin-BOX(SOTB) and Bulk MOSFET, Proceedings of International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, pp. 193–196 (2015).
- [12] Toshihiro Takeshita, et. al.: Analyzing the Impacts of Simultaneous Supply and Threshold Voltage Tuning on Energy Dissipation in VLSI Circuits, *IEICE Technical Report (IEICE-VLD2014-129)*, Vol. 114, No. 426, pp. 111–116 (2015).
- [13] Hayate Okuhara, et. al.: Time Analysis of Applying Back Gate Bias for Reconfigurable Architectures with SOTB MOSFET, Proceedings of The Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2015), pp. 299–304 (2015).
- [14] Hayate Okuhara, et. al.: A Leakage Current Monitor Circuit Using Silicon on Thin BOX MOSFET for Dynamic Back Gate BIas Control, *Proceedings of the COOLChip*sXVIII, pp. 1–3 (2015).
- [15] Matthew Guthaus, et. al.: MiBench Version 1.0, http://wwweb.eecs.umich.edu/mibench/.
- [16] David Brooks, et. al.: Dynamic Thermal Management for High-Performance Microprocessors, *Proceedings of High-Performance Computer Architecture*, pp. 171–182 (2001).
- [17] Tadahiro Kuroda, et. al.: A -1.9-V, 150-MHz, 10-mW, 4 mm<sup>2</sup>, 2-D Discrete Cosine Transform Core Processor with Variable threshold -Voltage (VT) Scheme, *IEEE Journal of Solid-State Circuits.*, pp. 1770–1779 (1996).
- [18] HeungJun Jeon, et. al.: Standby Leakage Power Reduction Technique for Nanoscale CMOS VLSI Systems, *IEEE Transactions on Instrumentation And Measurement*, pp. 1127–1133 (2010).
- [19] Neil H.E. Weste, et. al.: CMOS VLSI Design A Circuits and Systems Perspective, Addison Wesley, 4 edition (2010).



### 奥原 颯

2014年中央大学理工学部卒業。現在 慶應義塾大学大学院修士課程。低電 力LSIおよび低電力計算機アーキテ クチャの研究に従事。

### 北森 邦明

2013年慶應義塾大学理工学部卒業。 2015年同大学大学院修士課程修了。



### 宇佐美公良

1982年早稲田大学理工学部電気工学 科卒業。1984年同大学大学院理工学 研究科電気専攻修了。2000年早稲田 大学より博士(工学)の学位を授与。 現在、芝浦工業大学情報工学科教授。 電子情報通信学会、IEEE、ACM 会員。

低電力 LSI の研究に従事。



天野英晴 (正会員)

1986年同大学大学院理工学研究科電 気工学専攻博士課程修了。工学博士。 現在、同大学理工学部情報工学科教授。 計算機アーキテクチャの研究に従事。