Laboratorio 7 de Richard

Laboratorio N7 FLIP-FLOPS
INFORME PREVIO:
1. Defina que es un flip-flop (FF) o multivibrador biestable Cules son
las aplicaciones de los flip-flops?
Solucin:
Es una combinacin de compuertas lgicas, A diferencia de las caractersticas de las compuertas solas, si se
unen de cierta manera, estas pueden almacenar datos que podemos manipular con reglas preestablecidas
por el circuito mismo.
Esta es la representacin general par un Flip Flop (comnmente llamado "FF")

Los FF pueden tener varias entradas, dependiendo del tipo de las funciones internas que realice, y tiene dos
salidas:

La salida (salida normal)
La salida
(salida invertida o negada)

Las salidas de los FF slo pueden tener dos estados (binario) y siempre tienen valores contrarios, como
podemos ver en la siguiente tabla:

Las entradas de un FF obligan a las salidas a conmutar hacia uno u otro estado o hacer "flip flop" (Trmino
anglosajn), ms adelante explicaremos cmo interactan las entradas con las salidas para lograr los efectos
caractersticos de cada FF.
2. Construya el circuito flip-flop ms elemental con dos compuertas
NAND y con dos compuertas NOR. Explique su tabla de verdad.
Solucin:
Circuito flip-flop construidos con compuertas NAND
Este es el circuito ms sencillo y bsico de un FF, Puede ser construido a partir de dos compuertas NAND o
dos compuertas NOR con dos entradas, a continuacin se ilustra con compuertas NAND, y es denominado
"Registro Bsico NAND".
La forma de conectarlas es la siguiente:
Se deja libre una de las entradas de cada compuerta, las sobrantes son conectadas independientemente de
manera cruzada hacia la salida de la compuerta contraria.
Quedando la conexin de la siguiente manera:

La siguiente tabla muestra el estado inicial del Registro Bsico NAND, cuando sus entradas se encuentran en
ALTO (Estado de reposo del FF). Para comenzar la accin de "flip- flop" ser necesario enviar a BAJO alguna
de las entradas, con su correspondiente cambio de estado a la salida.

La siguiente tabla nos muestra los diferentes cambios de las salidas, segn cada seleccin de entradas (La
"X" significa que no importa el estado en el que se encuentren en ese momento:

Siguiendo los datos de la tabla podemos resumir que:
Si SET y RESET estn en ALTO, el FF mantiene sus salidas en el estado actual.
Si RESET recibe un pulso BAJO, las salidas son forzadas a Q = 0 y /Q = 1
Si SET recibe un pulso BAJO, las salidas son forzadas a Q = 1 y /Q = 0
Si las dos entradas reciben pulsos BAJOS, las salidas son forzadas a Q = 1 y /Q = 1

Este ltimo cambio normalmente se considera como no deseado, ya que el principio bsico es que las
salidas siempre estn invertidas (Aunque en ciertos casos especiales, nosotros podramos utilizar este
efecto).

Entonces, la tabla de verdad del Registro Bsico NAND es la siguiente:

Circuito flip-flop construidos con compuertas NOR
La conexin del Registro Bsico NOR es exactamente igual al del Registro NAND, pero los cambios en sus
salidas son completamente diferentes, A continuacin se ilustran las dos tablas de verdad para hacer el
comparativo entre una y otra.
Tabla de verdad del Registro Bsico NOR

3. Cules son las caractersticas de los flip-flops sincronizados por reloj?
Qu son entradas sncronas y asncronas?
Solucin:
Principales caractersticas de los FF sincronizados por Reloj:
Todos los FF cuentan con una entrada con el rtulo (RELOJ, CLOCK, CLK, CP) y un distintivo crculo
para saber cmo debe ser la seal activa. Los que no tienen crculo, son sincronizados por una TPP,
los que cuentan con un crculo son sincronizados por una TPN.
Todos los FF cuentan con entradas de control, que determinan el cambio que van a tener las
salidas, al igual que en los Registros bsicos, pero estas entradas no pueden modificar las salidas
arbitrariamente, slo podrn hacerlo cuando el FF reciba su transicin activa.

Resumiendo, Las entradas de control del FF nos permiten saber cmo van a cambiar las salidas, pero slo la
seal de Reloj podr hacer efectivo este cambio.

Todos los sistemas digitales tienen bsicamente dos formas de operacin:
Operacin en modo asncrono:
En este modo, las salidas cambian de manera automtica siguiendo las rdenes de las entradas.
Operacin en modo sncrono:
En este modo, las salidas cambian siguiendo las rdenes de las entradas, pero slo cuando una seal de
control, llamada RELOJ (CLOCK, CLK, CP) es aplicada al registro.
Los circuitos digitales ASNCRONOS son muy complicados en lo que a diseo y reparacin se refiere, ya que,
al encontrarnos con una falla en un circuito de 10 registros interconectados, el rastreo de los cambios en
todas las compuertas nos provocara un severo dolor de cabeza.
Los circuitos digitales SNCRONOS son ms fciles de disear y reparar, debido a que los cambios de las
salidas son eventos "esperados" (ya que fcilmente podemos saber el estado de cada una de las entradas o
salidas sin que estas cambien repentinamente), y los cambios dependen del control de una sola seal
aplicada a todos los registros, la seal de RELOJ.
La seal de reloj es una onda cuadrada o rectangular, los registros que funcionan con esta seal, slo
pueden cambiar cuando la seal de reloj hace una transicin, Tambin llamados "flancos", por lo tanto, la
seal de reloj slo puede hacer 2 transiciones (o Flancos):
La Transicin con pendiente positiva (TPP) o Flanco positivo (FP).
Es cuando la seal de reloj cambia del estado BAJO al estado ALTO.
La Transicin con pendiente negativa (TPN) o Flanco Negativo (FN).
Es cuando la seal de reloj cambia del estado ALTO al estado BAJO.

4. Mencione los circuitos presentados potenciales de temporizacin que
se pueden presentar en circuitos flip-flops.
Solucin:
En los circuitos secuenciales prcticos debe tenerse en cuenta los retrasos de propagacin de
las compuertas que forman parte del sistema.
El riesgo que se corre es que los retrasos se acumulen y el sistema falle inevitablemente, en el
caso de los circuitos secuenciales asncronos.
Para ello se introduce una seal de reloj o clock del sistema, que permite una sincronizacin
de todas las operaciones, a pesar de los retrasos de propagacin.

5. Desarrolle los circuitos presentados en el procedimiento en el software
de simulacin proteus o lgica Switch
Solucin:
1. FLIP FLOP RS

2. FF ACTIVADO POR NIVEL

U1
NAND
U2
NAND
U3
NAND
U4
NAND
Q
/Q
S
R
U1
NAND
U2
NAND
U3
NAND
U4
NAND
Q
/Q
S
R
CLK
Q
/Q
D
CLK
D
2
Q
5
CLK
3
Q
6
S
4
R
1
FFJK
7474
Pr
Cl

3. FLIP FLOP J K

4. FLIP FLOP D

BIBLIOGRAFIA

http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/flipflop.html
http://www.forosdeelectronica.com/tutoriales/flip-flops.htm
http://es.wikipedia.org/wiki/Biestable
http://www.ing.unlp.edu.ar/islyd/Tema%204%20Flip-Flops%202009.pdf
http://www.ladelec.com/teoria/electronica-digital/193-flip-flop-flip-flop-rs

Q
/Q
J
K
CLK
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
FFJK
7476
Pr
Cl

Laboratorio 7 de Richard

Cargado por

Copyright:

Formatos disponibles

Laboratorio 7 de Richard

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Laboratorio 7 de Richard

Cargado por

Copyright:

Formatos disponibles

Laboratorio N7 FLIP-FLOPS

(salida invertida o negada)

También podría gustarte