Examen Memoria PLD PDF

E.P.S.-U.A.M.
- Estructura y Diseo de Computadores I, Examen 18-06-03
P1 (1,5 puntos).- Utilizando la PAL de la figura, disear un codificador de prioridad que

tenga tres entradas I3, I2, I1 (donde I1 es la entrada de menor peso) y dos salidas A1, A0
(siendo A0 la salida de menor peso). Las salidas indican en binario el valor del subndice
asociado a la entrada. El valor de salida A1=0, A0=0, implica que ninguna de las entradas ha
sido activada. Utilizando una entrada de control M, hacer que cuando sta tome el valor 0,
la prioridad se establezca por orden desde la mxima I3 hasta la mnima I1, y cuando M=1 se
invierta el orden, siendo I1 la entrada de mxima prioridad.
NOTA: Se punta la tabla de verdad correspondiente, as como las ecuaciones lgicas de
salida. Es obligatorio indicar en el dibujo, las conexiones de las variables de entrada y de
salida.
La tabla de la verdad para este codificador ser:
M I3 I2 I1 A1 A0
0 1 X X 1 1
0 0 1 X 1 0
0 0 0 1 0 1
X 0 0 0 0 0
1 X X 1 0 1
1 X 1 0 1 0
1 1 0 0 1 1
P2 (1,5 puntos) En el registro de 4 bits de la figura, suponemos que inicialmente Q0=Q1=0,
Q2=Q3=1. Dibujar, sobre el diagrama de tiempos dado, la seal de salida de cada flip-flop si
la secuencia de entrada D se aplica a D0 sncronamente con el reloj.
Nota: Los flip-flops se activan por flanco descendente de reloj
D D0 Q0 D1 Q1 T2 Q2 J3 Q3
Q0 K3
CLK
1 2 3 4 5 6 7
CLK
Q1
Q2
Q3
P3 (2 puntos).- Dada la tabla de transicin de una mquina de estados finita, se pide:
a) Indicar, justificando la respuesta si es una mquina de Moore o de Mealy.
b) Utilizando un multiplexor con dos entradas de control como los de la figura, y flip-flops
tipo D, implementar las ecuaciones de excitacin para los dos biestables del sistema.
ESTADO ACTUAL ESTADO SIGUIENTE Q 1n +1Q 0n +1 Y SALIDA

n n
Q Q1 0 ASOCIADAS PARA LAS ENTRADAS X1 y X0
0 0 0 1 1 0 1 1
0 0 0 0/1 0 1/1 0 0/1 1 0/1
0 1 0 0/0 0 0/0 0 1/0 0 1/0
1 0 0 1/1 0 1/1 0 0/1 0 0/1
1 1 0 0/0 1 1/0 0 1/0 1 0/0
a) Se trata de una mquina de Moore, ya que a cada estado le corresponde una nica
salida con independencia del valor de la entrada. Z = /Q0
b) Leyendo directamente de la tabla para cada combinacin de Q1Q0 se obtienen las

ecuaciones cuyo resultado se refleja en el dibujo
D1 = (X0) . Q1Q0 + (0) . Q1/Q0 + (0). /Q1Q0 + (X1X0). /Q1/Q0
D0 = (X1 X0) . Q1Q0 + (/X1). Q1/Q0 + (X1) . /Q1Q0 + (/X1X0) . /Q1/Q0

P4 (2 puntos) Disear un circuito de Mealy que tiene dos entradas X1 y X2, sincronizadas
con la seal de reloj, y una salida Z que se pone a nivel lgico 1 durante un ciclo de reloj
cuando se cumplen las dos condiciones siguientes:
1) En X2 se detecta la secuencia 1,0,0,,0,1; siendo n el nmero de 0 entre dos 1, n1
2) El nivel lgico de X1 se mantiene invariante en aquellos ciclos de reloj en los que la
entrada X2 est a cero
Ejemplo:
X2: 1 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 0 1
X1: 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1
Z: 0 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0
Para el diseo, se parte de un estado inicial, S0, definido como Sin memoria antes X2=1.
Las entradas y salidas se expresan de la forma: X2,X1 / Z. Deje en blanco sobre el diagrama
de estados todo lo que no necesite o agregue los estados que considere necesarios. Se
valorar positivamente que la solucin est completa y utilice el mnimo nmero de estados.
1X / 0
00 / 0 S0
1X / 1 01 / 0
00 / 0 01/ 0
1X / 1 S1
S2
00 / 0
01 / 0
1X / 0
S3
0X / 0
P5 (1,5 puntos).- Un mapa de memoria formado por 4 pastillas ROM, se implementa con un
circuito combinacional, tal y como se muestra en la figura. Con la informacin descrita en
dicha figura, se pide:
a) La mxima capacidad en bytes de memoria del sistema.
b) Expresar en hexadecimal y en binario la direccin ms alta y ms baja de cada ROM.
BUS DE DIRECCIONES DE 8 bits

A7 A6 A5 A4 A0 A4 A0 A4 A0 A4 A0
ROM 3 ROM 2 ROM 1 ROM 0
EN3 EN2 EN1 EN0
BUS DE DATOS DE 8 bits
a) La capacidad mxima en bytes del sistema es de:
28 Bytes = 256 Bytes
b) ROM 3 ROM 2 ROM 1 ROM 0

Hexa 9F BF 7F DF
DIRECCION ALTA
Bin 1001 1111 1011 1111 0111 1111 1101 1111
Hexa 80 A0 60 C0
DIRECCION BAJA
Bin 1000 0000 1010 0000 0110 0000 1100 0000
P6 (1,5 puntos).- Dado el siguiente programa escrito para el microprocesador visto en la
clase de teora y programado en prcticas, se pide:
a) Indicar, justificando brevemente la respuesta, la operacin que el citado cdigo
implementa.
b) El contenido de la posicin de memoria 4016 al final de la ejecucin, si inicialmente
contiene el valor 00C16.
c) El contenido del acumulador al final de la ejecucin, en el caso de que el valor inicial de
la posicin de memoria 4016 sea ahora C0016.
DIREC. CODIGO Funcin que se realiza

00 CRA ;Pone a cero el acumulador.
01 CRF ;Pone a cero la bandera F
02 ADD 0x40 ;Suma el acumulador con dato en memoria. Direcc. directo.
03 ROL ;Rota el acumulador un bit a la izquierda. Se incluye la bandera F.
04 SFZ ;Salta una posicin si el valor de F = 0.
05 JMP Fin ;Salta a al posicin Fin.
06 JMP 0x03 ;Salta a una posicin de programa.
07 Fin ROR ;Rota el acumulador un bit a la derecha. Se incluye la bandera F.
08 STA 0x40 ;Guarda en memoria el valor del acumulador
09 HLT ;Fin del programa.
a) El programa multiplica un determinado nmero contenido en la posicin de memoria 4016

por 2n, donde n corresponde al nmero de ceros a la izquierda del primer bit con valor 1 de
dicho nmero.
b) Como consecuencia de lo anterior, 00C16 se multiplica por 28 cuyo resultado es C0016,

valor que se almacena en la misma posicin 4016.
c) En este caso se trata de multiplicar C0016 por 20 cuyo resultado es C0016, valor que se
contiene el acumulador al final de la ejecucin.

Examen Memoria PLD PDF

Cargado por

Copyright:

Formatos disponibles

Examen Memoria PLD PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Examen Memoria PLD PDF

Cargado por

Copyright:

Formatos disponibles

E.P.S.-U.A.M.

- Estructura y Diseo de Computadores I, Examen 18-06-03

P1 (1,5 puntos).- Utilizando la PAL de la figura, disear un codificador de prioridad que

La tabla de la verdad para este codificador ser:

ESTADO ACTUAL ESTADO SIGUIENTE Q 1n +1Q 0n +1 Y SALIDA

b) Leyendo directamente de la tabla para cada combinacin de Q1Q0 se obtienen las

D1 = (X0) . Q1Q0 + (0) . Q1/Q0 + (0). /Q1Q0 + (X1X0). /Q1/Q0

D0 = (X1 X0) . Q1Q0 + (/X1). Q1/Q0 + (X1) . /Q1Q0 + (/X1X0) . /Q1/Q0

BUS DE DIRECCIONES DE 8 bits

ROM 3 ROM 2 ROM 1 ROM 0

EN3 EN2 EN1 EN0

BUS DE DATOS DE 8 bits

a) La capacidad mxima en bytes del sistema es de:

28 Bytes = 256 Bytes

b) ROM 3 ROM 2 ROM 1 ROM 0

DIREC. CODIGO Funcin que se realiza

a) El programa multiplica un determinado nmero contenido en la posicin de memoria 4016

b) Como consecuencia de lo anterior, 00C16 se multiplica por 28 cuyo resultado es C0016,

También podría gustarte