Parcial 4 Sistemas Digitales y Ensambladores

4/8/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Parcial - Escenario 4
Fecha límite 9 de abr en 23:59 Puntos 75 Preguntas 20

Disponible 6 de abr en 0:00-9 de abr en 23:59 4 días Tiempo límite 90 minutos
Intentos permitidos 2
Instrucciones
https://poli.instructure.com/courses/9612/quizzes/35975 1/25
Historial de intentos
Intento Tiempo Puntaje

MANTENER Intento 2 22 minutos 75 de 75
ÚLTIMO Intento 2 22 minutos 75 de 75
Intento Tiempo Puntaje

Intento 1 70 minutos 60 de 75
 Las respuestas correctas estarán disponibles del 10 de abr en 0:00 al 10 de abr en 23:55.
Calificación para este intento: 75 de 75

Presentado 8 de abr en 18:57
Este intento tuvo una duración de 22 minutos.
Pregunta 1 3.75 / 3.75 ptos.
Todos los circuitos combinacionales vistos hasta ahora pueden ser

representados mediante sus tablas de verdad. De acuerdo con la
siguiente tabla de verdad (A y B son entradas, Y1-Y3 salidas):
Es posible afirmar que:
El circuito funciona como un comparador, con sus tres salidas

características.
La salida Y2 se puede implementar con una XOR.
El circuito es un sumador con acarreo.
El circuito es un conversor de código, de binario a BCD.
Usted está diseñando un sistema para operaciones entre números

booleanos de 4 bits. Sin embargo, no está seguro de si el resultado que
entrega su circuito es correcto.
Dados los números sin signo A: 1100 y B: 1001, el sistema debería

retornar los valores:
10101 para la suma, 0011 para la resta y 1101100 para la multiplicación.
Estos valores son los correctos para las 3 operaciones. En decimal,

A = 12 y B = 9. Para la suma 12 + 9 = 21, en binario es 10101
(16 + 4 + 1). Para la resta, 12 − 9 = 3, en binario 0011 (2 + 1). Para la
multiplicación 12 ∗ 9 = 108, en binario 1101100 (64 + 32 + 8 + 4).
No se pueden realizar las operaciones, pues los números no tienen signo.
Una expresión “suma de productos” (SOP, sum of products) está

conformada por varios términos productos (multiplicación booleana) de
literales (variable afirmada o negada) que se agrupan en una suma
booleana. Dada la siguiente tabla de verdad:
Es posible afirmar que la “suma de productos” asociada es:
Igual a los términos Y = C + B + AC + ABC
La conformada por la expresión

ˉ ˉ ˉ ˉ ˉ
Y = (A + B + C)(A + B + C)(A + B + C)(A + B + C)
La que contiene los mintérminos Y = m(1, 2, 5, 7) = m 1 + m 2 + m 5 + m 7
La que contiene los maxtérminos M 0, M 3, M 5, M 7
La agrupación de datos en un mapa de Karnaugh se debe hacer siempre

en potencias de 2, desde 1 hasta 2n, siendo n el número de variables.
Cuando se tiene un mapa de Karnaugh de 4 variables, es posible
entonces agrupar de a 1, 2, 4, 8 y 16 datos. Dados los siguientes mapas
de Karnaugh:
Los dos mapas permiten resolver problemas completamente opuestos.
El circuito de la derecha retorna la expresión Y = Aˉ Bˉ + AD

ˉ + CD.
ˉ Aˉ + C)(Bˉ + D).
El circuito de la izquierda retorna la expresión Y = (A + D)(
La expresión resultante de ambos es equivalente y puede simplificarse

ˉ ˉ ˉ
como: Y = AB + AD + C D.
Aunque ambas agrupaciones son opuestas (por un lado se agrupan

0s y por el otro 1s), la expresión resultante será equivalente. Así, el
circuito de la izquierda retorna un Producto de Sumas dado por
ˉ ˉ ˉ
Y = (A + D)(A + C)(B + D), que es posible simplificar (por álgebra
booleana) a la misma expresión resultante de la Suma de Productos
ˉ ˉ ˉ
de la derecha Y = AB + AD + C D.
Los circuitos combinacionales se pueden representar de acuerdo a la

siguiente figura.
En esta se puede ver la relación entre entradas y salidas, así como la

realimentación de las salidas en las entradas, que es posible en un
circuito de este tipo.
Se está diseñando un sistema digital utilizando lógica combinacional,

para lo cual le hacen entrega de un listado de requerimientos. De
acuerdo con el siguiente listado, ¿cuál de los siguientes requerimientos

no es realizable mediante lógica combinacional?
La información dispuesta en el bus de datos se podrá direccionar hacia las

diferentes tarjetas internas del sistema digital.
La información que llegue a la tarjeta de visualización, deberá convertirse

a un código adecuado para ser mostrada en una matriz de LEDs.
Si el usuario cambia la dirección de selección, se deberá guardar la

información disponible en el bus de datos hasta que oprima nuevamente
el ENABLE, mediante una realimentación de la salida a la entrada.
Esta situación no se puede realizar con lógica combinacional, pues

requiere un almacenamiento o memoria. Una vez los datos cambien
en la entrada, se verá reflejado el cambio en la salida.
La información que hay en los diferentes puertos de entrada se deberá

poder dirigir hacia un bus de datos, seleccionando la dirección respectiva
del puerto y un ENABLE.
El complemento a 2 es un método muy utilizado en los circuitos

aritméticos, particularmente cuando se requiere hacer resta o manejar
números con signo.
En un circuito restador, el complemento a 2 se implementa:
Negando las dos entradas a sumar y agregando un 1 desde el acarreo de

entrada.
Negando el resultado obtenido de la suma de los dos números y luego

sumando 1.
Sumando un número más el complemento a 1 del otro, con acarreo de

entrada de 1.
Este es el método correcto para la resta.
Mediante inversores, se obtiene el complemento a 2 y se suma con otro

número, sin acarreo.
Los multiplexores, además de ser usados para la selección de datos,

pueden funcionar como generadores de funciones lógicas. Partiendo de
una tabla de verdad, se seleccionan los mintérminos y se ponen a un
nivel de voltaje ALTO. Las demás entradas se ponen en bajo. De esta
manera, al poner en las entradas de selección la combinación adecuada,
se puede ver el resultado en la salida.
Para el siguiente circuito (asumiendo que las entradas y salidas están

numeradas de arriba abajo):
¿Quá valor hay en las salidas?
Y0 está en 0 y Y1 está en 0.
El multiplexor tiene la entrada de selección en 10, por lo tanto se

toma la tercera entrada de arriba hacia abajo, que está en ALTO.
Aunque Y0 está en 0 al no estar seleccionada en el demultiplexor, el
valor de Y1 es 1, precisamente porque es la que está seleccionada.
La paridad es un método de detección de errores muy utilizado, debido a

la facilidad de su implementación. Tanto el emisor como el receptor
deben estar de acuerdo en cuanto al método de detección para poder
verificar que la información sea recibida correctamente.
Con el fin de recibir un mensaje utilizando el método de paridad impar, se

debe verificar si un circuito digital está diseñado para funcionar con el
protocolo del emisor. Usted tiene conocimiento que el circuito
implementado en el receptor es el siguiente:
Sabiendo que la salida de ERROR se debe activar cuando haya un error

en la paridad, usted deberá entonces:
El circuito está bien así como está montado, pues detecta la paridad
impar.
Al invertir la salida con la compuerta XNOR, el circuito sirve para

detectar paridad impar. Si se quita la negación, detecta paridad par.
Se deben cambiar todas las compuertas a XNOR.
Cambiar la compuerta XNOR por una XOR, de tal manera que el bit de
paridad no active la salida de error.
Modificar el circuito, pues este no es detector de paridad, sino generador

de paridad.
Los teoremas de De Morgan y el álgebra booleana permiten reducir

expresiones booleanas complejas. Esto a su vez permite utilizar el
mínimo posible de compuertas en un circuito digital.
¯
¯ ¯
La siguiente expresión: WX + Y Utilizando los teoremas de De Morgan:
¯
¯ ¯ ¯
Se puede simplificar como W + X + Y.
Se puede simplificar como (WX + Y), al aplicar una doble negación.
Se puede simplicar como (WXY), al aplicar los Teoremas de DeMorgan y

una doble negación.
El planteamiento es correcto. Primero es necesario convertir a un

¯ ¯
¯ ¯
producto mediante el teorema de De Morgan (WX Y), luego sí se
puede aplicar la doble negación, hasta llegar a la expresión (WXY).
No es posible realizar una mayor simplificación.
Una expresión “producto de sumas” (POS, product of sums) está

conformada por varios términos suma (suma booleana) de literales que
se agrupan en un producto booleano. Dado el siguiente circuito:
Se podría decir que:
ˉ ˉ ˉ
Es Igual a los mintérminos M 2 y M 5, es decir Y = ABC + ABC.
No se puede representar por producto de sumas, es necesario

simplificarlo más.
Es el resultado de los maxtérminos M 2 y M 5, es decir

ˉ ˉ ˉ
Y = (A + B + C)(A + B + C)
Esta expresión se puede obtener directamente del circuito. Al existir

una compuerta AND antes de la salida del circuito, se puede decir
que la última operación a realizar es un producto. Más a la izquierda,
se tienen dos compuertas OR que realizan la suma de los términos
ˉ ˉ ˉ
A + B + C y A + B + C.
Se puede representar como una suma de productos usando los

mintérminos m 2, m 3, m 4 y m 5.
Un programa de computador hace uso de apuntadores para almacenar

las direcciones en memoria de variables, estructura, funciones, entre
otros. Dichas direcciones son mostradas normalmente en formato
hexadecimal.
Al leer dos direcciones en memoria, el computador le entrega la siguiente

información AA2C02FF y AA2C0300. Se puede decir que las dos
direcciones:
Contiguas, con una extensión de 32 bits.
Después del 02 FF sigue el número 03 00. Como los primeros dos

bytes son iguales, las direcciones son contiguas. Además, la longitud
total del número es de 32 bits pues cada dígito en hexadecimal se
representa por 4 bits y hay 8 dígitos en total.
Se pueden representar en binario como: 101101 010110 000010 111111 y

101101 010110 000011 000000.
Lejanas, puesto que los números menos significativos 02FF y 0300

muestran que hay muchas posiciones de separación entre los datos. Su
longitud es de 64 bits.
Son contiguas y tienen una extensión de 4 bits.
La combinación de compuertas lógicas permite obtener nuevas

compuertas compuestas, tal es el caso de las compuertas NAND, NOR,
XOR y XNOR. Dependiendo del problema, es posible escoger una
combinación de compuertas que faciliten la solución del mismo.
Las puertas de un vagón de tren cuentan con sensores que permiten

verificar si una persona u objeto las obstruyen. Cada uno de estos

sensores funcionan de la siguiente manera:
• Hay un emisor de luz infrarroja en un extremo y un receptor en el otro.
• Si el espacio está vacío, el receptor recibe la luz infrarroja que cruza de
un extremo a otro y se genera una señal en ALTO.
• Cuando algo interrumpe el paso de la luz, el sensor no la detecta y
genera una señal en BAJO.
Se desea que cuando el conductor del tren mande la señal para cerrar
puertas, el sistema detecte si hay obstrucciones. De ser así, se activa
una señal de alarma (Que requiere un nivel ALTO para encenderse).
De acuerdo al montaje descrito, usted propondría:
Utilizar lógica inversa, con una compuerta negativa-AND.
Utilizar una compuerta AND, que detecte cuando todas las señales estén
en ALTO.
Usar la lógica de una XOR, para detectar que las diferentes puertas estén
o no obstruidas.
Hacer el montaje con una compuerta NAND, para tener una salida en bajo
si no hay obstrucciones.
La compuerat NAND es adecuada, pues no sólo verifica que todos

los sensores indiquen la ausencia de obstrucciones, sino que su
salida es un nivel BAJO cuando esto sucede, lo cual no activaría la
alarma.
Un sistema de control cuenta con un sensor de temperatura que se

utilizará para medir dicha variable en el tiempo. La señal de los sensores
es un valor de voltaje y tiene la siguiente forma:
De acuerdo con la información recibida por los sensores, es posible

afirmar que:
La señal es analógica y requiere ser procesada para utilizarla en un

circuito digital.
La señal es de tipo analógico, al ser continua en el tiempo. Para su

uso en un circuito digital es necesario pasarla por un conversor
análogo/digital y procesarla para convertirla en un dato binario.
La señal es digital, pero requiere que se baje su nivel entre 0 y 1 voltio

para usarla como binario.
Como la señal tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es

compatible con la tecnología TTL.
La señal es de tipo digital y puede ser usada en un circuito TTL.
Los teoremas de De Morgan son utilizados para la simplificación de

expresiones, donde una operación de negación se aplica
simultáneamente a dos operandos (bien sea que se estén multiplicando o
sumando).
La siguiente expresión:
¯ ¯
(WX + Y)
Utilizando los teoremas de De Morgan:
No es posible realizar una mayor simplificación.
¯ ¯ ¯
Se separa el primer término y queda (W + X + Y)
Esta separación es correcta según el teorema de De Morgan:

¯ ¯ ¯
WX = W + X
¯
Se puede aplicar la negación al primer término y dejar como (WX + Y)
¯ ¯
Se puede simplificar a (W + X + Y).
Las compuertas lógicas permiten operaciones de tipo lógico utilizando

datos digitales. Las compuertas básicas son: NOT, AND y OR. Cada una
de estas compuertas se puede representar mediante una tabla de
verdad. Luego de hacer algunas mediciones en su circuito, usted se

encuentra con la siguiente tabla de verdad:
Al hacer el análisis de la tabla, usted podría concluir que:
No es posible representar esta tabla de verdad con compuertas básicas.
No es posible utlizar una compuerta AND, pues los datos tienen más de
dos entradas.
Se trata de una compuerta OR, ya que la salida se pone en ALTO cuando

alguna de las 3 entradas está en ALTO.
Se trata de una compuerta AND, puesto que la salida sólo está en ALTO
para todas las entradas en ALTO.
Esta tabla de verdad representa una compuerta AND de 3 bits, pues

sólo cuando las 3 entradas están activas, la salida se pone en nivel
ALTO.
Las compuertas NAND son reconocidas como compuertas universales.

Como se puede ver en la imagen, ellas permiten reemplazar cualquiera
de las compuertas básicas, haciendo más económica la fabricación de
circuitos integrados (al usar un único tipo
Teniendo en cuenta lo anterior, analice el circuito de la imagen:
Usted diría que este circuito:
Un decodificador de 2 líneas a 4 líneas, que activa algunas de las salidas,

según el código binario en la entrada.
Al hacer la conversión de compuertas se puede verificar que cada

salida se activa para cada uno de los cuatro códigos binarios
posibles en la entrada.
Es un codificador, de 2 entradas y 4 salidas, que dada una de las

entradas, genera su correspondiente número binario en la salida.
Es un circuito sumador, que retorna la suma de los 2 números A y B.
Es un circuito conversor de binario a hexadecimal.

Muchos de los elementos que funcionan de manera “automática” en

nuestro entorno están conformados por circuitos lógicos. Ejemplo de ellos
son los semáforos, los ascensores, el control de acceso de parqueaderos
y sistemas de transporte.
En un ascensor por ejemplo, cuando un usuario escoje uno de los pisos a

los que desea ir, es necesario convertir el botón ingresado a un código
binario que la tarjeta de control pueda reconocer. Esta es una tarea de:
Codificación, de una entrada a varias salidas.
Decodificación, de una entrada a varias salidas.
Codificación, de varias entradas a un valor binario.
La codificación convierte la señal del pulsador a un código binario

particular, para que el sistema reconozca qué botón se pulsó.
Decodificación, de varias entradas a un valor binario.
La simplificación booleana consiste en un conjunto de postulados que

permiten reducir una expresión compleja lo más que se puede. En la
siguiente tabla se presentan las reglas del álgebra booleana:
Utilizando las diferentes reglas del álgebra booleana, se podría decir que
ˉ
la siguiente expresión: (((W + WX) + WX) + WZ) Se puede reducir a:
ˉ
(W + Z)
(W + Z)
Esta respuesta es correcta y parte de aplicar la regla 10 al término

W + WX = W. Lo mismo sucede con la expresión resultante
ˉ
W + WY = W. Para finalizar, quedaría W + WZ para lo cual se aplica la
ˉ
regla 11: W + WZ = W + Z.
(X + Y + Z)
ˉ
(WXY + WZ)
Los mapas de Karnaugh constituyen un método gráfico que facilita la

simplificación de expresiones booleanas. Este método parte de las
expresiones estándar (Suma de Productos o Producto de Sumas) y
permite generar las expresiones más simplificadas posibles (expresiones
mínimas). Dado el siguiente mapa de Karnaugh:
Uno de los siguientes enunciados no es correcto:
ˉ ˉ ˉ
La expresión de Producto de Sumas es Y = (A + B + C). (A + B + C)
La expresión completa es Y = Aˉ Bˉ C
ˉ + Aˉ BC
ˉ + ABC
ˉ + ABˉ C
ˉ + ABC + ABC
ˉ
ˉ
La expresión mínima está dada por Y = A + BC + A.
Esta expresión no corresponde con el mapa de Karnauhg. Además,

usando la simplificación booleana se obitene que Y = BC, lo cual no
corresponde con el mapa tampoco.
La expresión Suma de Productos es Y = Aˉ C

ˉ + BC + AC
ˉ
El uso de la lógica booleana tiene aplicaciones más allá de los circuitos

digitales, por ejemplo cuando nos encontramos con situaciones que
requieren la toma de decisiones y el uso de condicionales.
Una mamá le dice a su hijo: “Vamos a comer postre, puedes escoger

entre helado o brownie, pero no puedes comer los dos al tiempo”.
Obviamente no comer postre no es una opción en este caso.
Si usted tuviera que trasladar esta situación a un circuito digital utilizando

compuertas lógicas, usaría:
Una compuerta NAND, pues la mamá le dice que no puede comer dos
cosas a la vez.
Una compuerta OR, porque si el niño come un postre o el otro estaría

cumpliendo con la condición.
Una compuerta XNOR, que permite simluar la situación en la que se debe

cumplir una o la otra únicamente.
Una compuerta XOR, pues es la que se activa únicamente cuando las dos
entradas son diferentes.
La compuerta XOR es la adecuada, pues tiene en cuenta que se

puede solo una de las dos opciones.
Calificación de la evaluación: 75 de 75

Parcial 4 Sistemas Digitales y Ensambladores

Cargado por

Copyright:

Formatos disponibles

Parcial 4 Sistemas Digitales y Ensambladores

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Parcial 4 Sistemas Digitales y Ensambladores

Cargado por

Copyright:

Formatos disponibles

4/8/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Fecha límite 9 de abr en 23:59 Puntos 75 Preguntas 20

Intento Tiempo Puntaje

ÚLTIMO Intento 2 22 minutos 75 de 75

Intento Tiempo Puntaje

Calificación para este intento: 75 de 75

Pregunta 1 3.75 / 3.75 ptos.

Todos los circuitos combinacionales vistos hasta ahora pueden ser

Es posible afirmar que:

El circuito funciona como un comparador, con sus tres salidas

La salida Y2 se puede implementar con una XOR.

El circuito es un sumador con acarreo.

El circuito es un conversor de código, de binario a BCD.

Pregunta 2 3.75 / 3.75 ptos.

Usted está diseñando un sistema para operaciones entre números

Dados los números sin signo A: 1100 y B: 1001, el sistema debería

10101 para la suma, 0011 para la resta y 1101100 para la multiplicación.

Estos valores son los correctos para las 3 operaciones. En decimal,

0011 para la suma, 10101 para la resta y 1100110 para la multiplicación.

01010 para la suma, 1100 para la resta y 0010011 para la multiplicación.

No se pueden realizar las operaciones, pues los números no tienen signo.

Pregunta 3 3.75 / 3.75 ptos.

Una expresión “suma de productos” (SOP, sum of products) está

Es posible afirmar que la “suma de productos” asociada es:

Igual a los términos Y = C + B + AC + ABC

La conformada por la expresión

La que contiene los mintérminos Y = m(1, 2, 5, 7) = m 1 + m 2 + m 5 + m 7

La que contiene los maxtérminos M 0, M 3, M 5, M 7

Pregunta 4 3.75 / 3.75 ptos.

La agrupación de datos en un mapa de Karnaugh se debe hacer siempre

Los dos mapas permiten resolver problemas completamente opuestos.

El circuito de la derecha retorna la expresión Y = Aˉ Bˉ + AD

La expresión resultante de ambos es equivalente y puede simplificarse

Aunque ambas agrupaciones son opuestas (por un lado se agrupan

Pregunta 5 3.75 / 3.75 ptos.

Los circuitos combinacionales se pueden representar de acuerdo a la

En esta se puede ver la relación entre entradas y salidas, así como la

Se está diseñando un sistema digital utilizando lógica combinacional,

acuerdo con el siguiente listado, ¿cuál de los siguientes requerimientos

La información dispuesta en el bus de datos se podrá direccionar hacia las

La información que llegue a la tarjeta de visualización, deberá convertirse

Si el usuario cambia la dirección de selección, se deberá guardar la

Esta situación no se puede realizar con lógica combinacional, pues

La información que hay en los diferentes puertos de entrada se deberá

Pregunta 6 3.75 / 3.75 ptos.

El complemento a 2 es un método muy utilizado en los circuitos

En un circuito restador, el complemento a 2 se implementa:

Negando las dos entradas a sumar y agregando un 1 desde el acarreo de

Negando el resultado obtenido de la suma de los dos números y luego

Sumando un número más el complemento a 1 del otro, con acarreo de

Este es el método correcto para la resta.

Mediante inversores, se obtiene el complemento a 2 y se suma con otro

Pregunta 7 3.75 / 3.75 ptos.

Los multiplexores, además de ser usados para la selección de datos,

Para el siguiente circuito (asumiendo que las entradas y salidas están

¿Quá valor hay en las salidas?

El multiplexor tiene la entrada de selección en 10, por lo tanto se

Pregunta 8 3.75 / 3.75 ptos.

La paridad es un método de detección de errores muy utilizado, debido a