9 - 40

CAPÍTULO 9
Especificaciones de hardware de los 8086 y 8088
Antes de conectar o establecer interfaces para cualquier dispositivo con el
microprocesador, es necesario entender las funciones de las terminales así como
su temporización.

OBJETIVOS DEL CAPÍTULO

Al término de este capítulo, usted podrá:
• Describir la función de cada una de las terminales de los 8086 y 8088.
• Entender las características de corriente continua (DC) del microprocesador
e indicar su abanico de salida para familias lógicas comunes.
• Emplear el dispositivo generador de reloj (8284A) para proporcionar la
señal de reloj al microprocesador.
• Conectar buffers y registros a los buses.
• Interpretar los diagramas de tiempo.
• Describir los estados de espera y su configuración
• Explicar la diferencia entre los modos de operación mínimo y máximo.

9.1 DISTRIBUCIÓN Y FUNCIONES DE LAS

TERMINALES
LA DISTRIBUCIÓN DE TERMINALES
La figura 9-I presenta la distribución de terminales de los microprocesadores
8086 y 8088.

Prácticamente, no existe diferencia entre estos dos microprocesadores, pues

ambos están empacados en DIP's (empaque de dos líneas de terminales).
• El 8086 es un microprocesador de 16 bits con un bus de datos de 16 bits,
tiene las terminales de la ADO a la AD15
• El 8088 es un microprocesador de 16 bits con un bus de datos de 8 bits,
tiene la sterminales de la ADO a la AD7.)

El ancho del bus de datos es, por lo tanto, la única diferencia sustancial entre
estos dos microprocesadores.

9 - 40
 9 - 41

REQUERIMIENTOS DE LA FUENTE DE ALIMENTACIÓN

El l 8086 y el 8088, requieren +5.0 V con una tolerancia en el voltaje de la fuente

± 10% .
El 8086 utiliza una corriente de alimentación máxima de 360 mA, mientras que el
8088 usa un máximo de 340 mA.
Ambos microprocesadores trabajan en temperaturas ambientales entre 0 y 82
grados centígrados. (no es muy amplio).

También existe una versión CMOS, la cual requiere una muy baja corriente de
alimentación y posee un intervalo de temperatura extendido.

El 80C288 y 80C286 son versiones CMOS que requieren solamente 10 mA de

corriente de alimentación y operan bajo condiciones extremas de temperatura de -
-40 º hasta 107°.

Características de DC
Para conectar algo a las terminales del microprocesador es necesario conocer los
requerimientos de corriente de entrada para una terminal de entrada, y la
capacidad de corriente de salida para una terminal de salida, Con el fin de no
dañar algo.

9 - 41
 9 - 42
Características de entrada. Las características de entrada de estos
microprocesadores son compatibles con todos los componentes lógicos estándar
disponibles actualmente.

Características de salida. El nivel de voltaje 1 lógico de los 8086 y 8088 es

compatible con el de la mayoría de las familias lógicas estándar, pero el nivel
lógico 0 no lo es.

Los circuitos lógicos estándar tienen un voltaje de O lógico máximo de 0.4 V, y el

8086/8088 tiene un máximo de 0.45 V.

Por lo tanto, existe una diferencia de 0.05 V.

Esta diferencia reduce la inmunidad al ruido de un nivel estándar de 400 a
350 mV (0.8 V - 0.45 V).

La inmunidad al ruido es la diferencia entre los voltajes de salida y entrada

correspondientes a 0 lógico.
Dicha inmunidad al ruido reducida puede causar problemas con conexiones de
cables largos o con demasiadas cargas. Se recomienda, por lo tanto, no conectar
más de 10 cargas de cualquier tipo o combinación de tipos a una terminal de
salida sin una compuerta de reforzamiento ("buffer").

La tabla 9-3 presenta algunas de las familias lógicas más comunes y el FAN-OUT
de salida recomendado desde el 8086/8088.

La mejor elección en tipos de componentes para la conexión a una terminal de

salida de estos microprocesadores es un componente de la familia lógica LS,
74ALS o 74HC.

9 - 42
 9 - 43

TERMINALES
AD7-AD0
Las líneas del bus de dirección/datos conforman el bus multiplexado de
direccionamiento y de datos para el 8088, y contienen los ocho bits del extremo
derecho de la dirección de memoria o el número del puerto de E/S, siempre que la
señal ALE esté activo (1 lógico), o contienen datos siempre que ALE esté
inactivo (0 lógico).

A15-AS
El bus de direcciones del 8088 proporciona la mitad superior de los bits de
direccionamiento de la memoria que están activos durante un ciclo de bus.

AD15-AD8
Las líneas del bus de direcciones y datos conforman el bus multiplexado de
dirección y datos superior en el 8086. Estas líneas contienen los bits de
direccionamiento A15-A8, siempre que ALE sea un 1 lógico, y las conexiones del
bus de datos D15-D8.

A19/S6-A16/S3
Los bits del bus de direccionamiento y de estado son multiplexados para
proporcionar las señales de direccionamiento A19-A16 y también los bits de
estado S6-S3.

Estos dos bits de estado pueden ser utilizados para direccionar cuatro bancos de
memoria separados de 1 MB si se decodifican como A21 y A20.

9 - 43
 9 - 44

/RD Señal de Lectura

Si la señal tiene un 0 lógico, el bus de datos está preparado para recibir datos
desde los dispositivos de memoria o de E/S conectados al sistema.

READY
Sirve para insertar estados de espera en la temporización del microprocesador.

INTR Solicitud de Interruppción

Se utiliza para solicitar una interrupción por hardware. Si INTR=1 y IF = 1, el
8086/8088 entra en un ciclo de reconocimiento de interrupción (/INTA se activa),
después de que la instrucción actual ha terminado de ejecutarse.

/TEST
Es una entrada examinada por la instrucción WAIT. Si /TEST=0, la instrucción
WAIT opera como un NOP.

NMI Interrupción no enmascarable

Es parecida a INTR excepto porque la interrupción NMI no verifica si el bit de
bandera IF=1. Al activar NMI, esta entrada utiliza el vector de interrupción 2.

RESET Restauración
La entrada de restauración ocasiona que el microprocesador se restaure si esta
terminal es mantenida en un nivel alto por un mínimo de cuatro periodos de reloj.
Siempre que el 8086 u 8088 es restaurado, inicia la ejecución de instrucciones en
la localidad de memoria FFFFOH e inhabilita interrupciones futuras restaurando
el bit de bandera IF.

CLK Reloj
La terminal de reloj proporciona al microprocesador la señal básica de
temporización. La señal de reloj debe tener un ciclo activo del 33% (nivel alto por
un tercio del periodo y bajo por dos tercios).

9 - 44
 9 - 45
VCC Voltaje de Alimentación
Proporciona una señal de +5.0 V, ±10% al microprocesador.

GND Conexión a tierra

Es el retorno para la fuente de alimentación. Observe que los microprocesadores
8086 y 8088 tienen dos terminales etiquetadas como GND; ambas deben
conectarse a tierra para un funcionamiento adecuado.

MN / (/MX) Modo mínimo/máximo

Selecciona la operación, ya sea en modo mínimo, o en modo máximo, para el
microprocesador. Si se elige el modo mínimo, la terminal MN/MX = +5.0 V.

(/BHE) / S7 Habilitación del bus alto

La terminal es utilizada en el 8086 para habilitar los bits más significativos del
bus de datos (D15-D8), durante una operación de lectura o escritura.

TERMINALES DE MODO MÍNIMO.

La operación en modo mínimo del 8086/8088 se obtiene conectando la terminal
MN/(/MX) directamente a +5.0 V. (no usar resistencia)

IO / (/M) o M / (/IO)
Selecciona la memoria o la E/S. Indica que el bus de direcciones contiene ya sea
una dirección de memoria, o de un puerto de E/S.
Está en su estado de alta impedancia durante un reconocimiento de detención.
/WR Escritura
Proporciona un pulso que indica que el 8086/8088 está dando salida a datos a un
dispositivo de memoria o de E/S. Mientras /WR=0, el bus de datos contendrá
datos válidos para la memoria o E/S.

/INTA Reconocimiento de interrupción

Es una respuesta a la terminal de entrada INTR. La terminal /INTA es
normalmente empleada para ubicar el número de vector de interrupción en el bus
de datos, en respuesta a una solicitud de interrupción.

ALE Habilitación de registro de direccionamiento

Indica que el bus de direcciones y datos del 8086/8088 contiene información de
direccionamiento. Esta dirección puede ser de memoria o el número de un puerto
de E/S.
9 - 45
 9 - 46

DT/ (/R) Transmite/recibe datos

Indica que el bus de datos del microprocesador está transmitiendo (DT/ (/R)=1) o
recibiendo datos (DT/ (/R) = 0). Esta señal se utiliza para habilitar a dispositivos
reforzadores (buffers) externos del bus de datos.
DEN Habilitación del bus de datos
Activa buffers externos del bus de datos.

HOLD Detención
Solicita un acceso directo a memoria (DMA). Si HOLD=1, el microprocesador
deja de ejecutar software y coloca sus buses de direcciones, datos y control en el
estado de alta impedancia. Si la terminal HOLD=0, el microprocesador ejecuta
el software normalmente.
HLDA Reconocimiento de detención
Indica que el 8086/8088 ha entrado al estado de detención.

/SSO Línea de estado

/SSO es equivalente a la terminal SO
en el modo de operación máximo
del microprocesador. Esta señal es
combinada con IO/ (/M) y DT/(/R)
para decodificar la función del ciclo de
bus actual (vea la tabla 9-5).

9 - 46
 9 - 47
9.2 GENERADOR DE RELOJ

El generador de reloj 8284A es un componente

auxiliar para los microprocesadores 8086/8088.

El 8284A proporciona las siguientes funciones o

señales básicas:
• Generación de reloj,
• Sincronización de RESET,
• Sincronización de READY y
• Una señal de reloj periférica de nivel TTL.

OPERACIÓN del 8284A

La figura muestra el diagrama de bloques interno del generador de reloj 8284A.

Operación de la sección del reloj.

El oscilador de cristal tiene dos entradas: X1 y X2. Al conectar un cristal a X1 y
X2, el oscilador genera una señal de onda cuadrada con la misma frecuencia que
el cristal. La señal de onda cuadrada es alimentada a una compuerta AND y a un
reforzador/inversor que proporciona la señal de salida OSC.

9 - 47
 9 - 48
La salida del oscilador es alimentada al contador divisor entre 3.Esta salida
genera la referencia de tiempo para la sincronización de la señal READY, una
señal para otro contador (divisor entre 2) y la señal CLK para los
microprocesadores 8086/8088.

La figura 9-4 muestra cómo se conecta un 8284A a los 8086/8088. Observe que
que un cristal de 15 MHz proporciona la señal de reloj normal de 5 MHz para los
8086/8088, así como una señal de reloj periférico de 2.5 MHz (PCLK).

Observe que un circuito RC proporciona un 0 lógico a la terminal de entrada

RES en el momento de encender el sistema. Después de poco tiempo, la entrada
RES adquiere un 1 lógico porque el capacitor es cargado hacia +5.0 V por medio
de la resistencia. Un interruptor de botón permite que el operario reinicie el
microprocesador.
Una correcta temporización de restauración debe establecer un 1 lógico en la
entada RESET y debe permanecer en estado alto por, al menos, 50 microseg.
La constante de tiempo RC asegura que permanezca en “1” durante 50 microseg.

9 - 48
 9 - 49
9.3 REFORZAMIENTO Y REGISTRO DE SEÑALES DEL BUS
Antes de poder utilizar los microprocesadores 8086/8088 con interfaces de
memoria o de E/S, sus buses multiplexados deben ser demultiplexados y
reforzados

DEMULTIPLEXION DE LOS BUSES

El bus de direcciones y datos de los 8086/8088 es multiplexado (compartido)
para reducir el número de terminales requeridas por los circuitos integrados de los
microprocesadores. Entonces para trabajar con estas señales hay que extraer o
demultiplexar la información de estas terminales multiplexadas.

Todas las computadoras tienen tres buses:

(1) un bus de direcciones que proporciona a la memoria y a la E/S
respectivamente la dirección de memoria, y el número de puerto de E/S,
(2) un bus de datos que transfiere datos entre el microprocesador y la memoria y
la E/S y
(3) un bus de control que proporciona señales de control a la memoria y la E/S.
Estos buses deben existir para establecer la interfaz con la memoria y la E/S.

Demultlplexado del 8088.

La figura 9-5 presenta al microprocesador 8088 y los componentes necesarios
para demultiplexar sus buses.
En este caso, se utilizan dos registros tipo 74LS373 para demultiplexar las
conexiones del bus de direcciones y datos AD7 a ADO, y las conexiones
multiplexadas de dirección y estado A19/S6 a A16/S3.

Estos registros se activan con la terminal de habilitación de direcciones (ALE=1).

Estas conexiones de dirección permiten que el 8088 direccione 1 MB de espacio
de memoria.
El hecho de que el bus de datos esté separado le permite ser conectado a cualquier
dispositivo periférico de ocho bits o componente de memoria.

9 - 49
 9 - 50

Demultiplexado del 8086.

Al igual que el 8088, el sistema 8086 requiere buses separados de direcciones,
datos y control. Difiere principalmente en el número de terminales multiplexadas.

• En el 8088, únicamente AD7-ADO y A19/S6-A16/S3 están multiplexadas.

• En el 8086, las terminales multiplexadas incluyen AD15-ADO, AD19/S6-
A16/S3 y BHE/S7. Todas estas señales deben ser demultiplexadas.

La figura 9-6 presenta un 8086 demultiplexado con sus tres buses: direcciones
(A19-AO y BHE), datos (D15-DO) y control (Mil-0, RD y WR).

El circuito presentado en la figura 9-6 es casi idéntico al de la figura 9-5, excepto

porque se ha agregado un registro 74LS373 adicional.

9 - 50
 9 - 51

Aquí, la memoria y el sistema de E/S consideran al 8086 como un dispositivo con

un bus de direcciones de 20 bits (A19-AO), un bus de datos de 16 bits (D15-DO)
y un bus de control de tres líneas (M/I0, RD y WR).

EL SISTEMA CON REFORZAMIENTO (BUFFERS)

Si más de 10 cargas unitarias son conectadas a cualquier terminal del bus, el

sistema entero del 8086 u 8088 debe reforzarse.
Las terminales demultiplexadas ya están reforzadas por los registros 74LS373,
los cuales han sido diseñados para alimentar los buses de alta capacitancia de los
sistemas de microcomputadoras.

9 - 51
 9 - 52
La corriente de salida de estos registros ha sido incrementada para poder manejar
más cargas TTL unitarias:
una salida 0 lógica proporciona hasta 32 mA de corriente de resumidero y una
salida 1 lógica suministra hasta 5.2 mA de corriente.

Una señal reforzada por medio de un "buffer" introducirá un retardo al sistema.

Esto no ocasiona problemas a menos que se utilice la memoria o los dispositivos
de E/S, los cuales operan a una velocidad cercana a la máxima del bus.

El 8088 totalmente reforzado.

Observe que las 8 terminales

de direccio-namiento
restantes, A15 a A8, utilizan
un "buffer" octa1 74LS244.

El sentido de flujo del

74LS245 es controlado por
la señal DT/R (transmite y
recibe datos) y es habilitado
y deshabilitado por la señal
DEN.(habilitación del bus de
datos)

9 - 52
 9 - 53
El 8086 totalmente reforzado.
Sus terminales de direccionamiento ya están reforzadas por los registros
transparentes 74LS373; su bus de datos utiliza dos "buffers" de bus octales
bidireccionales 74LS245; y las señales del bus de control, M/IO, RD y WR,
utilizan un "buffer" 74LS244.
Un sistema 8086 totalmente reforzado requiere un 74LS244, dos 74LS245 y
tres 74LS373.

También posee una señal BHE que es reforzada para la selección de banco de
memoria.

9.4 TEMPORIZACIÓN DEL BUS

9 - 53
 9 - 54
Es indispensable entender la temporización del bus del sistema antes de
seleccionar una memoria o dispositivo de E/S para interconectar con el
microprocesador.

Funcionamiento básico del bus

Si los datos son escritos a la memoria (figura 7.9)
1. El microprocesador generará la dirección de memoria en el bus de
direcciones,
2. Dará salida a los datos a ser escritos en memoria por el bus de datos, y
3. Activara la señal de escritura (WR) a memoria o escritura a puertos (IOW).

Si los datos son leídos de memoria (figura 9-10),

1. El microprocesador dará salida a la dirección de memoria por el bus de
direcciones,
2. Emitirá una señal de lectura de memoria (WR) y aceptará los datos por
medio del bus de datos.

9 - 54
 9 - 55

Temporización en general
Los microprocesadores 8086/8088 acceden a la memoria y las E/S en periodos
llamados ciclos de bus.
Cada ciclo de bus equivale a cuatro periodos de reloj del sistema (estados T).
Algunos microprocesadores recientes dividen el ciclo de bus en solamente dos
periodos de reloj.
Si el reloj opera a 5 MHz (200ns), un ciclo de bus es concluido en 800 ns.
Esto significa que el microprocesador lee o escribe datos a una velocidad máxima
de 1.25 millones de veces por segundo (debido a la cola interna, los 8086/8088
pueden ejecutar ráfagas de 2.5 millones de instrucciones por segundo [MIPS] ).

Otras versiones disponibles de estos microprocesadores operan a velocidades de

transferencia mucho mayores debido a sus frecuencias de reloj mayores.

TEMPORIZACION DE LECTURA
La figura 9-11 muestra el diagrama de tiempos de lectura para el
microprocesador 8088.

9 - 55
 9 - 56
El dato más importante contenido en el diagrama de tiempos de lectura es la
cantidad de tiempo permitida a la memoria o E/S para leer los datos (tiempo
de acceso).
Es, por lo tanto, extremadamente importante que la memoria elegida concuerde
con las limitaciones del sistema.
De acuerdo al diagrama debe ser de no debe ser menor a aproximadamente 420 ns
para funcionar de manera correcta con los microprocesadores 8086/8088.

TEMPORIZACION DE ESCRITURA
La figura 9-13 muestra el diagrama de tiempos de escritura para el
microprocesador 8088 .
Las diferencias entre los tiempos de lectura y escritura son mínimos. El pulso RD
es sustituido por el pulso WR, el bus de datos contiene información dirigida a la
memoria, en lugar de información proveniente de la memoria, y DT/R permanece
en estado lógico 1, en lugar de en estado lógico 0, a
lo largo del ciclo de bus.

9 - 56
 9 - 57

9-5 READY Y EL ESTADO DE ESPERA

La entrada READY genera estados de espera para la memoria y los componentes
de E/S más lentos.
Un estado de espera (Tw) es un periodo de reloj adicional, insertado entre T2 y
T3, para alargar el ciclo de bus.
Al insertar un estado de espera, el tiempo de acceso de la memoria, normalmente
de 460 ns con un reloj de 5 MHz, es alargado en un periodo (200 ns) hasta 660 ns.

La entrada READY
La entrada READY es muestreada al final de T2 . Si READY= 0 lógico al final
de T2, T3 es retrasado y Tw es insertado entre T2 y T3.

La figura 9-17 ilustra un circuito utilizado para generar casi cualquier número de
estados de espera en microprocesadores 8086/8088.

Aquí, un registro de
desplazamiento serial de
ocho bits (74LS164)
transfiere un 0 lógico por
uno o más periodos de reloj
desde una de sus salidas Q a
la entrada RDY1 del
8284A.

Con el puente adecuado,

este circuito puede
proporcionar varios estados
de espera.

9 - 57
 9 - 58

9.6MODO MÍNIMO EN COMPARACIÓN CON MODO MÁXIMO

Existen dos modos de operación para los microprocesadores 8086/8088:
• Modo mínimo. La terminal MN/(/MX) a +5.0 V, es parecido al 8085A que
es un microprocesador de 8 bits Intel
• Modo máximo. La terminal MN/(/MX) a tierra. utilizado cuando existe un
coprocesador en el sistema, El modo máximo fue desechado a partir del
80286.

Modo mínimo de operación es la forma más económica de operar de los

microprocesadores 8086/8088.
Este modo es menos costoso porque todas las señales de control para la
memoria y las E/S son generadas por el microprocesador.
Estas señales de control son idénticas a las del Intel 8085A, un microprocesador
anterior de 8 bits.
El modo mínimo permite que periféricos de ocho bits del 8085A sean utilizados
con los 8086/8088 sin consideraciones especiales.

9 - 58
 9 - 59

Modo máximo de operación

Algunas de las señales de control deben ser generadas externamente. Esto
requiere la adición de un controlador de bus externo: el controlador de bus 8288
No existen suficientes terminales en los 8086/8088 para el control de buses en el
modo máximo porque nuevas terminales y nuevas características han sustituido a
algunas de ellas.
El modo máximo es utilizado solamente cuando el sistema contiene
coprocesadores externos como el coprocesador aritmético 8087.

9 - 59
 9 - 60

El controlador de bus
8288
Un sistema basado en
los 8086/8088 que
opera en el modo
máximo debe contener
un controlador de bus
8288 para proporcionar
las señales eliminadas
de los 8086/8088 por el
modo máximo de
operación

Practica 1 (11 junio):

1.- Investigar Como conectar dos computadoras usando el serial.
2.- Hacer o comprar un cable serial
3.-Buscar en internet un programa para comunicarse via puerto serial y probar el
cable
4.-Hacer un programa para enviar y recibir códigos ascii usando el puerto serial.
9 - 60
 9 - 61

PREGUNTAS Y PROBLEMAS
331
6. ¿Cuál condición indica un 0 lógico en la te rminal RD de los 8086/8088?
7. Explique el funcionamiento de la terminal TEST y de la instrucción WAIT.
8. Describa la señal aplicada a la terminal de entrada CLK de los
microprocesadores 8086/8088.
9. ¿Cuál modo de operación es seleccionado al conectar a tierra MN/M?
10. ¿Qué indica el pulso WR acerca del funcionamiento de los 8086/8088?
11. ¿Cuándo flota ALE a su estado de alta impedancia?
12. Cuando DT/R presenta un 1 lógico, ¿qué condición indica acerca del
funcionamiento de los 8086/
8088?
1 3. ¿Qué ocurre cuando la entrada HOLD de los 8086/8088 es llevada a su nivel
de 1 lógico?
14. ¿Cuáles son las tres terminales del modo mínimo de los 8086/8088 que son
decodificados para descubrir
si el procesador está parado?
15. Explique el funcionamiento de la terminal LOCK.
16. ¿Qué condiciones de los 8086/8088 indican las terminales QS 1 y QSO?
1 7. ¿Cuáles son las tres funciones de operación del sistema proporcionadas por el
generador de reloj
8284A?
18. ¿Entre qué factor divide el generador de reloj 8284A la frecuencia de salida
del oscilador de cristal?
19. Si la terminal F/C está en un nivel de 1 lógico, el oscilador de cristal está
deshabilitado. Bajo esta
condición, ¿dónde se conecta la señal de entrada de temporización al 8284A?
20. La salida PCLK del 8284A es de
MHz si el oscilador de cristal opera a 14 MHz.
21. La entrada RES al 8284A es llevada a un nivel lógico
para inicializar los 8086/8088.
22. Normalmente, ¿cuáles conexiones de bus del microprocesador 8086 son
demultiplexadas?
23. Normalmente, ¿cuáles conexiones de bus del microprocesador 8088 son
demultiplexadas?

9 - 61
 9 - 62
24. ¿Cuál circuito integrado TTL es utilizado frecuentemente para demultiplexar
los buses de los
8086/8088?
25. ¿Cuál es la función de la señal BHE demultiplexada en el microprocesador
8086?
26. En un sistema basado en los 8086 y 8088, ¿por qué son requeridos
frecuentemente los "buffers"?
27. ¿Qué señal es utilizada en los 8086/8088 para seleccionar la dirección del
flujo de datos a través del
"buffer" bidireccional de bus 74LS245?
28. Un ciclo de bus es igual a
periodos de reloj.
29. Si la entrada CLK a los 8086/8088 es de 4 MHz, ¿cuánto dura un ciclo de
bus?
30. ¿Cuáles son las dos operaciones que suceden durante un ciclo de bus en los
8086/8088?
31. ¿Cuántos MIPS son capaces de obtener los 8086/8088 cuando operan con un
reloj de 10 MHz?
32. Describa brevemente la función de cada uno de los estados T siguientes:
(a) T1
(b T2
(c) T3
(d) T4
33. ¿Cuánto tiempo está permitido para acceso de memoria cuando los 8086/8088
operan con un reloj de
5 MHz?
34. ¿Cuál es la duración de DEN si el 8088 opera con un reloj de 5 MHz?
35. Si la terminal READY es conectada a tierra, introducirá estados de
en el ciclo de bus de los
8086/8088.
36. ¿Qué función realiza la entrada ASYNC al 8284A?
37. ¿Cuáles niveles lógicos deben ser aplicados a AEN1 y RDY1 para obtener un
1 lógico en la terminal
READY? (Asuma que AEN2 tiene un nivel lógico 1.)
38. Compare los modos de operación mínimo y máximo de los 8086/8088.
39. ¿Cuál es la función principal del controlador de bus 8288 utilizado con los
8086/8088 en el modo de
operación máximo?

9 - 62
9 - 63

9 - 63