Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 50 vistas

    Practica Software Contador Ascendente

    Cargado por

    Antonio Carlos Diaz
    Este documento presenta el diseño de un contador ascendente de 4 bits implementado en VHDL usando la plataforma Xilinx ISE. Describe la teoría de los contadores binarios síncronos y cómo se implementan usando flip-flops. Explica la entidad y arquitectura VHDL del contador, así como la simulación y el diagrama esquemático resultantes. Concluye que la plataforma Xilinx proporciona las herramientas necesarias para diseñar con VHDL y verificar el correcto funcionamiento del contador ascendente.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    Practica Software Contador Ascendente

    Cargado por

    Antonio Carlos Diaz
    50 vistas6 páginas
    Este documento presenta el diseño de un contador ascendente de 4 bits implementado en VHDL usando la plataforma Xilinx ISE. Describe la teoría de los contadores binarios síncronos y cómo se implementan usando flip-flops. Explica la entidad y arquitectura VHDL del contador, así como la simulación y el diagrama esquemático resultantes. Concluye que la plataforma Xilinx proporciona las herramientas necesarias para diseñar con VHDL y verificar el correcto funcionamiento del contador ascendente.

    Descripción original:

    practica de sistemas digitales VHDL

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta el diseño de un contador ascendente de 4 bits implementado en VHDL usando la plataforma Xilinx ISE. Describe la teoría de los contadores binarios síncronos y cómo se implementan usando flip-flops. Explica la entidad y arquitectura VHDL del contador, así como la simulación y el diagrama esquemático resultantes. Concluye que la plataforma Xilinx proporciona las herramientas necesarias para diseñar con VHDL y verificar el correcto funcionamiento del contador ascendente.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    50 vistas6 páginas

    Practica Software Contador Ascendente

    Cargado por

    Antonio Carlos Diaz
    Este documento presenta el diseño de un contador ascendente de 4 bits implementado en VHDL usando la plataforma Xilinx ISE. Describe la teoría de los contadores binarios síncronos y cómo se implementan usando flip-flops. Explica la entidad y arquitectura VHDL del contador, así como la simulación y el diagrama esquemático resultantes. Concluye que la plataforma Xilinx proporciona las herramientas necesarias para diseñar con VHDL y verificar el correcto funcionamiento del contador ascendente.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 6

    INSTITUTO TECNOLÓGICO NACIONAL DE MÉXICO.

    INSTITUTO TECNOLÓGICO DE LA LAGUNA.

    DEPARTAMENTO ELÉCTRICA/ELECTRÓNICA.

    INGENIERÍA ELECTRÓNICA.

    DISEÑO DIGITAL CON VHDL.

    PRACTICA CONTADOR ASCENDENTE.

    JAVIER ANTONIO CARLOS DÍAZ 12131006.

    MC. JUANA MARÍA CAMARILLO.

    20/NOVIEMBRE/2015.
    Practica Software.
    Contador ascendente.
    Objetivo.
    Realizar un contador ascendente mediante lenguaje VHDL en la plataforma Xilinx
    ISE
    Consideraciones teóricas.
    Contador binario
    El diseño de un contador binario sincrónico es tan sencillo que no es preciso
    realizar un proceso secuencial de diseño lógico. En un contador binario sincrónico,
    el Flip-Flop de la posición menos significativa se complementa con cada pulso. Un
    Flip-Flop en cualquier otra posición se complementa cuando todos los bits de las
    posiciones significativas inferiores son 1. Por ejemplo,}si el estado actual de un
    contador de cuatro bits es A3A2A1A0=0011, el siguiente conteo será 0100. A0
    siempre se complementa. A1 se complementa porque el estado actual de A0=1.
    A2 se complementa porque el estado actual de A1A0=11. En cambio, A3 no se
    complementa porque el estado actual de A2A1A0=011, y no cumple la condición
    de “todos unos”. Sección 6-4 Contadores sincrónicos 233
    Los contadores binarios sincrónicos tienen un patrón regular y se pueden construir
    con flip-flops complementadores y compuertas. El patrón regular se distingue en el
    contador de cuatro bits que se representa en la figura 6-12. Las entradas C de
    todos los flip-flops se conectan a un reloj común. El contador se habilita con la
    entrada de habilitar contador. Si esa entrada es 0, todas las entradas J y K son 0 y
    el reloj no cambia el estado del contador. La primera etapa A0 tiene 1 en su J y en
    su K si el contador está habilitado. Las otras entradas J y K tienen 1 si todas las
    etapas anteriores, menos significativas, producen 1 y el conteo está habilitado. La
    cadena de compuertas AND genera la lógica requerida para las entradas J y K de
    cada etapa. El contador puede extenderse a cualquier cantidad de etapas, cada
    una de las cuales tiene un Flip-Flop adicional y una compuerta AND que produce
    una salida de 1 si las salidas de todos los flip-flops anteriores son 1.
    Cabe señalar que los flip-flops se disparan con el borde positivo del reloj. La
    polaridad del reloj no es fundamental en este caso como lo era en el contador de
    rizo. El contador sincrónico se dispara con el borde positivo del reloj, o con el
    negativo. Los flip-flops complementadores del contador binario pueden ser del tipo
    JK o del tipo T, o del tipo D con compuertas XOR.
    La descripción en lenguaje VHDL es la siguiente.
    |
    En donde la entidad se declara como contadorascendente y consta de una
    entrada llamada clk declarada como STD_LOGIC, entrada llamada reset
    declarada como STD_LOGIC, y una salida llamada salida declarada como
    STD_LOGIC la cual es una salida lógica.
    Dentro de la arquitectura tenemos declaradas las señales D, Q, las cuales serán
    del tipo STD_LOGIC_VECTOR, también tenemos un proceso (CLK), entonces
    cuando sucede el evento clk=1 Q toma el valor de D. Cuando termina el proceso D
    toma el valor de Q+1, la salida toma el valor de Q.
    Termina la condición, el proceso y se finaliza la arquitectura del programa.
    Para realizar la simulación se crea un modulo TestBench, al cual se le
    proporcionan valores de entrada.

    La simulación se realiza mediante la herramienta Xilinx ISE Simulation y los


    resultados obtenidos son los siguientes:

    .
    En donde se observa claramente el funcionamiento del contador ascendente de 4
    bits, este contador proporciona las salidas en estado alto.
    Para obtener el esquemático del programa de VHDL se crea un archivo .ngr el
    cual se obtiene mediante la herramienta View RTL, dentro del entorno Xilinx ISE.
    El esquemático se muestra en las siguientes imágenes.

    Observaciones.
    Para realizar el programa se dio uso de la herramienta Templates de Xilinx en el
    cual contiene en su aparatado Sintesis Construction, la forma para realizar de
    manera correcta el programa para el componente decodificador.

    Conclusiones.
    Para la realización de la práctica en la plataforma de Xilinx, se utilizaron las
    herramientas antes mencionadas y se reviso el correcto funcionamiento del
    componente manejado.
    La plataforma de Xilinx contiene todo lo necesario para realizar las prácticas en el
    lenguaje VHDL y otros.
    El correcto uso de las herramientas contenidas en Xilinx se explica de manera
    concisa en tutoriales de Internet.

    También podría gustarte