Diseño de Circuitos Lógicos Combinacionales

Diseño de circuitos lógicos combinacionales
Cuando se da el nivel de salida deseado de un circuito lógico para

todas las posibles condiciones de entrada, los resultados pueden
mostrarse de manera conveniente en una tabla de verdad. La
expresión booleana para el circuito requerido puede entonces
derivarse de la tabla de verdad. Por ejemplo, considere la figura 4-
4(a), en donde se muestra la tabla de verdad para un circuito que
tiene dos entradas A y B, y la salida x. La tabla muestra que la
salida x estará en el nivel 1 sólo para el caso en el que A = 0 y B =
1. Ahora lo que resta es determinar qué circuito lógico producirá
esta operación deseada. Debería ser evidente que una de las
posibles soluciones es la que se muestra en la figura 4-4(b). Aquí se
utiliza una compuerta AND con las entradas A’ y B, de manera que
x = A’ • B. Es obvio que x será 1 sólo si ambas entradas de la
compuerta AND son 1, a saber, A’ = 1 (lo cual significa que A = 0) y
B = 1. Para todos los demás valores de A y B, la salida x será 0.
Puede usarse un enfoque similar para las demás condiciones de

entrada. Por ejemplo, si x fuera a estar en nivel alto sólo para la
condición A = 1, B = 0, el circuito resultante sería una compuerta
AND con entradas A y B’. En otras palabras, para cualquiera de las
cuatro posibles condiciones de entrada, podemos generar una
salida x en nivel alto mediante el uso de una compuerta AND con
las entradas apropiadas para generar el producto AND requerido.
En la figura 4-5 se muestran los cuatro casos. Cada una de las
compuertas AND que se muestran genera una salida que es 1 sólo
para una condición de entrada dada y la salida es 0 para todas las
demás condiciones. Hay que recalcar que las entradas AND son
invertidas o no invertidas, dependiendo de los valores que tengan
las variables para la condición dada. Si la variable es 0 para la
condición dada, se invierte antes de entrar a la compuerta AND.
Ahora consideremos el caso que se muestra en la figura 4-6(a), en
donde tenemos una tabla de verdad que indica que la salida x debe
ser 1 para dos casos distintos: A = 0, B = 1 y A = 1, B = 0. ¿Cómo
puede implementarse esto? Sabemos que el término AND A’ • B
generará un 1 sólo para la condición A = 0, B = 1, y que el término
AND A • B’ generará un 1 para la condición A = 1, B = 0. Como x
debe estar en ALTO para cualquiera de esas condiciones, debe
quedar claro que se debe aplicar una operación OR a estos
términos para producir la salida x deseada. Esta implementación se
muestra en la figura 4-6(b), en donde la expresión resultante para la
salida es x = A’B + AB’.
En este ejemplo se genera un término AND para cada caso en la

tabla donde la salida x va a ser un 1. Después se aplica un OR a las
salidas de la compuerta AND para producir la salida total x, que
será 1 cuando cualquiera de los términos de la operación AND sea
1. Este mismo procedimiento puede extenderse a los ejemplos con
más de dos entradas.
Procedimiento completo de diseño
Cualquier problema lógico puede resolverse mediante el uso del
siguiente procedimiento:
1. Interprete el problema y establezca una tabla de verdad para
describir su operación.
2. Escriba el término AND (producto) para cada caso en el que la
salida sea 1.
3. Escriba la expresión de suma de productos (SOP) para la salida.
4. Simplifique la expresión de salida, si es posible.
5. Implemente el circuito para la expresión final simplificada.
Ejemplo.
Diseñe un circuito lógico que tenga tres entradas A, B y C, y cuya
salida esté en ALTO sólo cuando la mayoría de sus entradas estén
en ALTO.
Solución
Paso 1. Establezca la tabla de verdad.
Con base en el enunciado del problema, la salida x deberá ser 1
siempre que dos o más entradas sean 1; para todos los demás
casos, la salida deberá ser 0 (tabla 4-2).
Paso 2. Escriba el término AND para cada caso en el que la salida
sea un 1.
Hay cuatro casos así. Los términos AND se muestran enseguida de
la tabla de verdad (tabla 4-2). Observe de nuevo que cada término
AND contiene cada variable de entrada en su forma invertida o no
invertida.
Paso 3. Escriba la expresión de suma de productos para la salida.
x = A’BC + AB’C + ABC’ + ABC
Paso 4. Simplifique la expresión de salida.
Esta expresión puede simplificarse de varias formas. Tal vez la más
rápida sea considerar que el último término ABC tiene dos variables
en común con cada uno de los otros términos. Por ende, podemos
usar el término ABC para factorizarlo con cada uno de los demás
términos. La expresión se reformula de manera que el término ABC
ocurra tres veces (recuerde del ejemplo 4-2 que es posible hacer
esto en el álgebra booleana):
x = A’BC + ABC + AB’C + ABC + ABC’ + ABC
Si factorizamos los pares de términos apropiados, tenemos que
x = BC(A’ + A) + AC(B’ + B) + AB(C’ + C)
Cada término en paréntesis es igual a 1, por lo que nos queda
x = BC+AC+AB
Paso 5. Implemente el circuito para la expresión final.
Esta expresión se implementa en la figura 4-7. Como la expresión
se encuentra en la forma SOP, el circuito consiste de un grupo de
compuertas AND conectadas con una sola compuerta OR.
Observe la figura 4-9(a). En una copiadora simple, se debe generar
una señal de paro S para detener la operación de la máquina y
encender una luz indicadora cada vez que exista una de las
siguientes condiciones: (1) que no haya papel en la bandeja
alimentadora; o (2) que se activen los dos microinterruptores en la
ruta del papel, lo cual indica un atasco. La presencia de papel en la
bandeja alimentadora se indica mediante un nivel ALTO en la señal
lógica P. Cada microinterruptor produce una señal lógica (Q y R,
respectivamente) que cambia a ALTO cada vez que el papel pasa
por el interruptor y lo activa. Diseñe el circuito lógico para producir
un nivel ALTO en la señal de salida S para las condiciones antes
mencionadas, e impleméntelo utilizando el chip con cuatro
compuertas NAND de dos entradas 74HC00 CMOS.
Solución
Utilizaremos el proceso de cinco pasos indicado en el ejemplo 4-7.
La tabla de verdad se muestra en la figura 4-3. La salida S será un
1 lógico siempre que P = 0, ya que esto indica que no hay papel en
la bandeja alimentadora. S también será un 1 para los dos casos en
los que Q y R sean ambas 1, lo cual indica un atasco de papel.
Como la tabla indica, hay cinco condiciones de entrada distintas que
producen una salida en ALTO. (Paso 1)
(Paso 2)
Se muestran los términos AND para cada uno de estos casos.
La expresión de suma de productos sería:
S = P’Q’R’+P’Q’R+P’QR’+P’QR+PQR (Paso 3)
Podemos empezar la simplificación factorizando P’ Q’ de los
términos 1 y 2, y factorizando P’Q de los términos 3 y 4:
S = P’Q’(R’+ R) + P’Q(R’ + R) + PQR (Paso 4)
Ahora podemos eliminar los términos R + R ya que son iguales a 1:
S = P’Q’+P’Q+PQR
Si factorizamos P’ de los términos 1 y 2 podemos eliminar Q:
S=P’+PQR
Aquí, podemos aplicar el teorema (15b) (x + xy x + y) para obtener
S=P’+QR
Como una comprobación adicional de esta ecuación booleana
simplificada, veamos si concuerda con la tabla de verdad con la que
comenzamos. Esta ecuación dice que la salida S estará en ALTO
siempre que P esté en BAJO OR cuando Q AND R estén en ALTO.
Consulte la tabla 4-3 y observe que la salida está en ALTO para los
cuatro casos en los que P está en BAJO. S también está en ALTO
cuando Q AND R están ambas en ALTO, sin importar el estado de
P. Lo anterior concuerda con la ecuación.
La implementación AND/OR para este circuito se muestra en la
figura 4-9(b).
Paso 5
Para implementar este circuito usando el chip NAND de dos

entradas 74HCOO, debemos convertir cada una de las compuertas
y el INVERSOR en sus compuertas NAND equivalentes (con base
en la sección 3-12). Esto se muestra en la figura 4-9(c). Es evidente
que podemos eliminar los inversores dobles para producir la
implementación con compuertas NAND que se muestra en la figura
4-9(d).
El circuito alambrado final se obtiene mediante la conexión de dos
de las compuertas NAND en el chip 74HC00. Este chip CMOS tiene
la misma configuración de compuertas y los mismos números de
terminales que el chip 74LS00 TTL de la figura 3-31. La figura 4-10
muestra el circuito alambrado con números de terminales,
incluyendo las terminales +5 V y tierra (GND). También incluye un
transistor excitador de salida y un LED para indicar el estado de la
salida S.

Diseño de Circuitos Lógicos Combinacionales

Cargado por

Copyright:

Formatos disponibles

Diseño de Circuitos Lógicos Combinacionales

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Diseño de Circuitos Lógicos Combinacionales

Cargado por

Copyright:

Formatos disponibles

Diseño de circuitos lógicos combinacionales

Cuando se da el nivel de salida deseado de un circuito lógico para

Puede usarse un enfoque similar para las demás condiciones de

En este ejemplo se genera un término AND para cada caso en la

Para implementar este circuito usando el chip NAND de dos

También podría gustarte