Laboratorio N°2

UNIVERSIDAD NACIONAL MAYOR DE SAN
MARCOS
DECANA DE AMÉRICA
FACULTAD DE INGENIERÍA ELECTRÓNICA Y

ELÉCTRICA
ESCUELA DE INGENIERÍA ELECTRÓNICA
MICRO/NANO SISTEMAS ELECTRÓNICOS
LABORATORIO N°2
PRESENTADO POR: Canales Meza André
CÓDIGO: 15190002
PROFESOR: Mg. Alarcón Matutti Rubén
Lima -
Perú
2020
Informe de laboratorio N°2
1. Presentar el Layout mínimo del inversor realizado por Ud. Considerar para el layout el
esquema de la figura A y la figura B del diagrama de barras (STICK). Tratar de
conseguir un layout de dimensiones mínimas. Mostrar y describir las vistas de corte 2D
y 3D.
Fig. A LAYOUT DEL INVERSOR CMOS (mínimo)
Fig. B DIAGRAMA DE BARRAS (STICK)
LAYAOUT
A partir de las reglas de diseño “Lambda” se diseñó el layout del inversor utilizando las
medidas sugeridas para el polisilicio, Metal 1, Difusión N, Difusión P y N-Well con
λ=0.125 μm.
Figura. 1 LAYOUT DEL INVERSOR A PARTIR DE CMOS (MICROWIND)
VISTA 2D Y 3D
Figura. 2 VISTA 2D DEL INVERSOR

Figura. 3 VISTA 3D DEL INVERSOR
Se observa la estructura de layout del inversor en 2D y 3D, se puede ver como se

ubican el sustrato junto al poli silicio y junto a los contactos metálicos sobre las cuales
se polarizan Vdd y Vss.
2. Para el LAYOUT del inversor (muestre el procedimiento empleado):
a. Hallar la frecuencia MÁXIMA de operación.
Figura. 4 FRECUENCIA DE OPERACIÓN
Se puede observar el tiempo en la salida para la señal, para la señal de caída de 1 a 0 es

de 3ps y el tiempo de respuesta para que la señal cambie de 0 a 1 es de 22ps, por lo
tanto, la frecuencia máxima es:
1
Fmax=
tiempo de retraso máximo
Famx=1/22 ps=45.45 GHz
b. El área ocupada del layout.
Figura. 5 LAYOUT DEL INVERSOR CON MEDIDOR DE DISTANCIA
 Las dimensiones son:

- Alto= 21 λ
- Ancho= 50 λ
 Por lo tanto, el área será:
- Área= 21 λ∗53 λ=1113 λ2
 Como sabemos que λ=0.125 um.
Entonces el área será 17.3906( μm)2 .
3. Para el LAYOUT del inversor, extraer la descripción CIR (Spice) y la descripción CIF
(Caltech Intermediate Form) del inversor. En cada caso, establecer las reglas principales
de sintaxis y describir sus contenidos.
- En base al archivo (*.cif) y USANDO la vista del layout de su inversor, mediante

líneas punteadas, identifique los valores de las coordenadas (X,Y) que definen las
capas de polisilicio, difusiones, contactos y metal. Ver figura A, use una figura
similar solo para esta pregunta.
Figura. 6 Dimensiones L y W con sus valores en los transistores N y P respectivamente indicado

Figura. 7 Capacidades parásitas
L=0.25 um L=0.25 um
W=0.75 um
1.344fF
0.502fF
0.130fF
2.332fF Figura. 8 LAYAOUT CON LAS INDICACIONES RESPECTIVAS DE CAPACITANCIA PARASITA Y
DIMENSIONES W Y L.
- En base al archivo (*.cif) y usando la vista del layout de su inversor, mediante

líneas punteadas, identifique los valores de las coordenadas (X, Y) que definen las
capas de polisilicio, difusiones, contactos y metal. Ver figura A, use una figura
similar solo para esta pregunta.
L 1; P -1625,8125 -875,8125 -875,8875
P -2750,7000 1125,7000 -1625,8875;
1125,9625 -2750,9625; P 1875,8125 2625,8125 2625,8250
L 19; 1875,8250;
P 3350,8350 3650,8350 3650,8650 P -375,8750 375,8750 375,8875
3350,8650; -375,8875;
P -150,8350 150,8350 150,8650 P 1875,8750 2625,8750 2625,8875
-150,8650; 1875,8875;
P 2100,8350 2400,8350 2400,8650 P -2500,7250 -1750,7250
2100,8650; -1750,8000 -2500,8000;
P -2275,7475 -1975,7475
-1975,7775 -2275,7775; L 2;
P -1400,8350 -1100,8350 P 1875,8125 2750,8125 2750,8875 1875,8875;
-1100,8650 -1400,8650; P -2500,7250 -1750,7250 -1750,8000 -2500,8000;
L 13; P 2750,8125 3000,8125 3000,8875 2750,8875;
P -750,7750 -500,7750 -500,9250 P 3000,8125 3875,8125 3875,8875 3000,8875;
-750,9250; P -500,8125 375,8125 375,8875 -500,8875;
P 1000,7500 1250,7500 1250,7750 P -1625,8125 -750,8125 -750,8875 -1625,8875;
1000,7750; P -750,8125 -500,8125 -500,8875 -750,8875;
P -500,7750 2750,7750 2750,8000 L 16;
-500,8000; P 1625,7875 3000,7875 3000,9125 1625,9125;
P 2750,7750 3000,7750 3000,9250 P -2750,7000 -1500,7000 -1500,8250 -2750,8250;
2750,9250; P 2500,7875 3250,7875 3250,9125 2500,9125;
L 23; P 2750,7875 4125,7875 4125,9125 2750,9125;
P -375,8125 375,8125 375,8250 L 17;
-375,8250; P -750,7875 625,7875 625,9125 -750,9125;
P 3375,8875 3875,8875 3875,9125 P -1875,7875 -500,7875 -500,9125 -1875,9125;
3375,9125; P -1000,7875 -250,7875 -250,9125 -1000,9125;
P -1625,8875 -1125,8875
Figura. L 60; del LAYOUT
9 Posiciones X Y de las partes
-1125,9125 -1625,9125; 94 Vdd -2125,7625;
P -375,8250 2625,8250 2625,8750 94 Vss 3625,9000;
-375,8750; 94 Vdd -1375,9000;
P 875,8750 1375,8750 1375,9250 94 Vgate 1125,7625;
875,9250; 94 Vout 1125,9000;
P 3125,8125 3875,8125 3875,8875 DF;
3125,8875; C 1;
 L1: Coordenadas del N Well
 L19: Coordenadas de los contactos
 L13: Coordenadas del polisilicio
 L23: Coordenadas del metal
 L16: Coordenadas de la difusión N
 L17: Coordenadas de la difusión P
 L60: Coordenadas de las señales 1125,9000 3000,9250
-1375,9000 -750,9250 -500,9250 1125,9625 2750,9250

3625,9000
-2750,9625
-2750,7000
3000,7750
-2125,7625 -750,7750
1000,7500 1250,7500
1125,7625
4. Presentar en laboratorio el Layout del circuito mostrado en la fig. C, revisar la teoría de
su funcionamiento y explique en detalle.
Figura. 10 Esquema de transistores de un disipador Schmitt
Es un buffer especial que se caracteriza por su función de transferencia que presenta

histéresis; es decir, la tensión de conmutación cuando la entrada va desde ‘0’ a ‘1’ es
diferente a la del caso en que la entrada va desde ‘1’ a ‘0’. La utilidad de esta
característica es que si la entrada se muestra una forma de onda con reflexiones y ruido
(por ejemplo causados por las interconexiones a nivel de PCB), gracias a la diferencia
en la tensión de conmutación en un sentido y otro que presenta el disparador de
Schmitt, la salida del buffer presenta sólo una transición, eliminando el ruido siempre
que la amplitud de éste no supere ciertos valores: VDD-VTL para ruido de pulsos
invertidos (desde VDD), y VTH para ruido de pulso no invertido (desde 0 V).
LAYOUT
ARÉA DEL LAYOUT
Alto= 30 λ
Ancho= 72 λ
Área=30 λ∗72 λ=2 160 λ=33.75(μm)2
COMPORTAMIENTO DEL DISIPADOR SCHMITT
Se observa que el retraso máximo es de 330ps por lo tanto la frecuencia máxima será:
1 1
F máx= = =3.030 GHz
retraso máximo 330 ps
5. Para circuito digital MOS mostrado en las Figura 1 Analizar y determinar la función
lógica de salida del circuito. Presentar completo el LAYOUT (manual y de menor área)
y
corroborar su función lógica mediante simulación.
FIG 1
S In2 In1 F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
F=s ¿´1+ ś ¿´2

Su área viene a ser:
El alto que es 41 λ y el largo que es 63 λ ;
41 λx 63 λ=2583 λ 2=40.359(um)2 .
Su frecuencia máxima de operación es:
El retraso máximo 71ps; entonces la frecuencia máxima es
F máx=1 /71 ps=14.08 GHz .

Laboratorio N°2

Cargado por

Copyright:

Formatos disponibles

Laboratorio N°2

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Laboratorio N°2

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL MAYOR DE SAN

FACULTAD DE INGENIERÍA ELECTRÓNICA Y

ESCUELA DE INGENIERÍA ELECTRÓNICA

MICRO/NANO SISTEMAS ELECTRÓNICOS

PRESENTADO POR: Canales Meza André

PROFESOR: Mg. Alarcón Matutti Rubén

Fig. A LAYOUT DEL INVERSOR CMOS (mínimo)

Fig. B DIAGRAMA DE BARRAS (STICK)

Figura. 1 LAYOUT DEL INVERSOR A PARTIR DE CMOS (MICROWIND)

Figura. 2 VISTA 2D DEL INVERSOR

Se observa la estructura de layout del inversor en 2D y 3D, se puede ver como se

a. Hallar la frecuencia MÁXIMA de operación.

Figura. 4 FRECUENCIA DE OPERACIÓN

Se puede observar el tiempo en la salida para la señal, para la señal de caída de 1 a 0 es

Figura. 5 LAYOUT DEL INVERSOR CON MEDIDOR DE DISTANCIA

 Las dimensiones son:

- En base al archivo (*.cif) y USANDO la vista del layout de su inversor, mediante

Figura. 6 Dimensiones L y W con sus valores en los transistores N y P respectivamente indicado

- En base al archivo (*.cif) y usando la vista del layout de su inversor, mediante

-1375,9000 -750,9250 -500,9250 1125,9625 2750,9250

Figura. 10 Esquema de transistores de un disipador Schmitt

Es un buffer especial que se caracteriza por su función de transferencia que presenta

ARÉA DEL LAYOUT

COMPORTAMIENTO DEL DISIPADOR SCHMITT

F=s ¿´1+ ś ¿´2

Su frecuencia máxima de operación es:

El retraso máximo 71ps; entonces la frecuencia máxima es

F máx=1 /71 ps=14.08 GHz .

También podría gustarte