Interfaces-Consideraciones Prácticas

1
TYDD 1-2020
PRÁCTICA
Unidad n° 7. Interfaces ADC-DAC
Consideraciones prácticas y ejemplos.
TyDD I 2020-Interfaces
Consideraciones prácticas ADC y DAC.
 Tiempo de conversión.
 Frecuencia de muestreo.
 Números de canales.
 Resolución.
 “Grounding”
 Errores: INL-DNL-Ganancia- Monotonicidad-Offset
 Características de performance: SINAD-SNR-ENOB
 Interfaz (salida paralelo o serie)
 Tensión de referencia externa o interna. Tensión de entrada
diferencial. Reloj externo o interno.
2
3
Tiempo de conversión
 Tiempo que le lleva al DAC o al ADC realizar la conversión.
 En general Tc(ADC) > Tc (DAC) debido al proceso interno.
 Cuando un voltaje analógico se conecta a la entrada de un ADC,
el proceso de conversión puede verse afectado si el voltaje
analógico cambia durante el tiempo de conversión.
4
Sistema con circuito de muestreo y retención S/H

5
Ejemplo S&H comercial: LF398

6
Ejemplo de ADC con circuito de muestreo y retención

interno
https://www.ti.com/lit/ds/symlink/adc10080.pdf?HQS=TI-null-null-digikeymode-df-pf-
null-wwe&ts=1592263043293
7
Circuito de muestreo y retención simplificado
En los circuitos S/H interesa que el tiempo de

adquisición sea muy corto (delta) y el tiempo de
retención lo más grande posible.
TADQUISICIÓN Carga del capacitor.

CH ↓ Tadq ↓  Efecto apertura↓
El capacitor se descarga debido a

corrientes de fuga
TRETENCIÓN CH ↓ Tret ↓  ∆V↑ ∆V <1 LSB
 CH pequeño  tiempo de muestreo menor , pero mayor descarga durante retención
 CH grande  tiempo de muestreo mayor, pero se reduce descarga durante retención
Situación de compromiso!!!!
8
Ejemplo S&H comercial: LF398
Hold Droop Rate: Máxima

variación en la tensión de
salida durante el tiempo
de retención, debido a las
corrientes de fugas que
descargan el condensador
9
Ejemplo
Un circuito de muestreo y retención (S/H) tiene un condensador de 50 pF y la
corriente de fugas en modo de retención es de 1 nA. Sabiendo que el intervalo
de retención es de 50 μs, halle la caída de tensión que se produce durante el
escalón.
Con 𝐼𝑐 = 1𝑛𝐴 𝐶 = 50𝑝𝑓 𝑦 ∆𝑡 = 50𝜇𝑠
∆V0 < 1LSB para que el ADC convierta correctamente

TyDD I 2020-Interfaces 10
ADC La entrada debe permanecer constante Muestreo y
retención.
 Frecuencia de muestreo
 Números de canales
 Resolución
 “Grounding”
11
Frecuencia de muestreo
Una consideración central es la elección de la frecuencia de
muestreo, es decir la cantidad de muestras a tomar por unidad
de tiempo. Si se desea posteriormente reconstruir la señal será
preciso muestrearla a una tasa mayor o igual que el doble de la
máxima frecuencia presente en la señal (Teorema de Nysquit)
Por ejemplo: Adquirir sonidos musicales. Grabar

el sonido proveniente de un micrófono.
Señal de audio (audibles por el ser humano)
Fmáx=20KHz
Las placas de audio poseen una Fmuestreo=44KHz (en
general)
(Hay otras consideraciones y efectos que se deben tener
en cuenta. Este ejemplo está muuuuy simplificado)

retención.
 Frecuencia de muestreo  La posibilidad de recuperar la señal
requiere 𝑓𝑚𝑢𝑒𝑠𝑡𝑟𝑒𝑜 ≥ 2. 𝑓𝑠𝑒ñ𝑎𝑙
 Números de canales
 Resolución.
 “Grounding”
13
Números de canales
Con el agregado de un multiplexor, me permite realizar la conversión de varias

canales en simultáneo
La frecuencia de muestreo
PERO…… debe dividirse en los canales
también.

retención.
 Números de canales  Multiplexado . 𝑓𝑚𝑢𝑒𝑠𝑡𝑟𝑒𝑜 se divide.
 Resolución  Mínimo valor que se puede discernir. Está
𝑉𝑟𝑒𝑓
determinado por la cantidad de bits. 𝐾 = 𝑛
2 −1
 “Grounding”
1
4
15
Grounding Arte de ubicar planos de masa
Se produce ruido
digital que afecta
la circuitería
analógica.
El procedimiento correcto
es unir las masas en un La tierra digital es de por sí ruidosa, debido a los
único punto común: rápidos cambios de corriente que se producen a
ground star point medida que los dispositivos digitales cambian de
estado
16
¿Cómo se hace? Al utilizar una tierra analógica separada, se asegura

de evitar que el ruido de la tierra digital provoque
cambios en la sección analógica del circuito.
La conexión final entre las tierras

Es conveniente que los líneas de
digitales y analógicas se hace a un
suministro positivas (cables o pistas)
punto común que esté muy cerca del
estén separada para los dispositivos
convertidor A/D, de manera de brindar
digitales y los analógicos.
una ruta de muy baja resistencia
Los ADC y DAC comerciales proveen dos tierras separadas para separar el mundo
digital del analógico.

retención.
𝑉𝑟𝑒𝑓
2 −1
 “Grounding”.
1
7
18
Errores: INL-DNL-Ganancia- Offset

19
Características de Performance
Extracto hoja de datos ADC10080


retención.
𝑉𝑟𝑒𝑓
2 −1
 “Grounding”.
 Interfaz (salida paralelo o serie) Aplicación
2
0
21
Tensión de referencia externa o interna. Tensión

de entrada diferencial. Reloj externo o interno.
El CI tiene dos entradas analógicas,
VENT( +) y VENT(- ), para permitir
entradas diferenciales. La entrada
analógica real Vin es la diferencia en los
voltajes que se aplican a estas
terminales.
La mayoría de los DAC y ADC poseen

una tensión de referencia externa para
setear el valor de fondo de escala (FE).
Pero, por defecto, si nada se aplica en
ese pin, el circuito utiliza como FE el
valor de tensión de alimentación.
El span es la diferencia entre el menor valor de voltaje y el

mayor. Se deben setear los valores de forma adecuada para
aprovechar la máxima resolución.
22
Ejemplo de aplicación
Sensor +traductor Ganancia-Filtro-Adaptación
Sensor de Adecuador
S/H
Temperatura de señal
ADC
010101010
Controlador
digital o PC
Resistencia Adecuador
calefactora de señal DAC
01010000
Actuador Ganancia-Adaptación-Filtro
23
Ejemplos-1
En la siguiente tabla se resume una serie de valores de tensión muestreados
con un ADC y los correspondientes instantes de muestreo
a) ¿Cuál es la frecuencia de muestreo empleada?

b) ¿Cuál será la máxima frecuencia de la señal que puede ser convertida?
c) ¿Cuántos bits se necesitan para obtener una resolución mínima de 100μV
1 1
a) 𝑓𝑚𝑢𝑒𝑠𝑡𝑟𝑒𝑜 = ∆𝑡 = 20𝜇𝑠 = 50𝐾𝐻𝑧
b) 𝑓𝑚𝑢𝑒𝑠𝑡𝑟𝑒𝑜 ≥ 2𝑓𝑠𝑒ñ𝑎𝑙  𝑓𝑠𝑒ñ𝑎𝑙 < 25𝐾𝐻𝑧
𝑉 𝑉𝐹𝐸
c) 𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 = 2𝑛𝐹𝐸  𝑛
2 = +1
−1 𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛
2𝑛 = 15001  Con n=14  2𝑛 = 16384  Resolución=91,5μV

24
Ejemplo-2
En la figura se representa un sistema de adquisición para
monitorear una señal cuya amplitud puede variar entre 0V y 6V.
a) Determinar las resistencias R1 y R2 para ajustar el nivel de
tensión de entrada.
b) ¿Cuál es la resolución, en volt, del ADC?
c) Suponiendo que la tensión Vi=3V. ¿Cuál es la salida del ADC?
25
Ejemplo-2
En la figura se representa un sistema de adquisición para monitorear una señal
cuya amplitud puede variar entre 0V y 6V.
a) Determinar las resistencias R1 y R2 para ajustar el nivel de tensión de
entrada.
𝑉𝑖
𝑉𝑖 = 𝑅1 + 𝑅2 . 𝑖 𝑖= 𝑅2
(𝑅1 + 𝑅2 ) 𝑉𝑜 = 𝑉𝑖 .
(𝑅1 + 𝑅2 )
𝑉𝑖
𝑉𝑜 = 𝑅2 . 𝑖 𝑉𝑜 = 𝑅2 .
(𝑅1 + 𝑅2 )
Cuando 𝑉𝑖 = 6𝑉 , 𝑉𝑜 = 𝑉𝑀𝑎𝑥𝐴𝐷𝐶 = 𝑉0𝐹𝐸 = 2,5𝑉 𝑅𝑖𝑛 → ∞
𝑉0
Reemplazando se puede llegar a:
𝑅1 = 700Ω
𝑅2 = 500Ω
i
26
Ejemplo-2
En la figura se representa un sistema de adquisición para
monitorear una señal cuya amplitud puede variar entre 0V y 6V.
a) Determinar las resistencias R1 y R2 para ajustar el nivel de
tensión de entrada. 𝑅1 = 700Ω 𝑅2 = 500Ω
b) ¿Cuál es la resolución, en volt, del ADC?
𝑉 2,5𝑉
𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 = 2𝑛0𝐹𝐸  𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 = 28 −1 = 9,8𝑚𝑉
−1
c) Suponiendo que la tensión Vi=3,0125V. ¿Cuál es la salida del

ADC?
5
Si 𝑉𝑖 = 3𝑉  𝑉0 = . 3,0125V = 1,255
12
Usando regla de tres simple.
(11111111)2 = (255)10 𝑟𝑒𝑝𝑟𝑒𝑠𝑒𝑛𝑡𝑎 2,5𝑉
Entonces 1,255𝑉 𝑟𝑒𝑝𝑟𝑒𝑠𝑒𝑛𝑡𝑎 𝑒𝑙 𝑛ú𝑚𝑒𝑟𝑜 (128)10 que en su
representación binaria es (10000000) 2
27
Bibliografia
• http://www.cartagena99.com/recursos/alumnos/apuntes/E
GIC-T3-SAD_2016_V3.pdf
• https://www.ti.com/lit/ds/symlink/adc10080.pdf?HQS=TI-
null-null-digikeymode-df-pf-null-wwe&ts=1592263043293
• https://pdf1.alldatasheet.com/datasheet-
pdf/view/17857/PHILIPS/LF398.html
28
FIN

Interfaces-Consideraciones Prácticas

Cargado por

Copyright:

Formatos disponibles

Interfaces-Consideraciones Prácticas

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Interfaces-Consideraciones Prácticas

Cargado por

Copyright:

Formatos disponibles

1

Consideraciones prácticas ADC y DAC.

Sistema con circuito de muestreo y retención S/H

Ejemplo S&H comercial: LF398

Ejemplo de ADC con circuito de muestreo y retención

Circuito de muestreo y retención simplificado

En los circuitos S/H interesa que el tiempo de

TADQUISICIÓN Carga del capacitor.

El capacitor se descarga debido a

Ejemplo S&H comercial: LF398

Hold Droop Rate: Máxima

Con 𝐼𝑐 = 1𝑛𝐴 𝐶 = 50𝑝𝑓 𝑦 ∆𝑡 = 50𝜇𝑠

∆V0 < 1LSB para que el ADC convierta correctamente

Consideraciones prácticas ADC y DAC.

Por ejemplo: Adquirir sonidos musicales. Grabar

Consideraciones prácticas ADC y DAC.

Con el agregado de un multiplexor, me permite realizar la conversión de varias

Consideraciones prácticas ADC y DAC.

Grounding Arte de ubicar planos de masa

¿Cómo se hace? Al utilizar una tierra analógica separada, se asegura

La conexión final entre las tierras

Consideraciones prácticas ADC y DAC.

Errores: INL-DNL-Ganancia- Offset

Extracto hoja de datos ADC10080

Consideraciones prácticas ADC y DAC.

Tensión de referencia externa o interna. Tensión

La mayoría de los DAC y ADC poseen

El span es la diferencia entre el menor valor de voltaje y el

a) ¿Cuál es la frecuencia de muestreo empleada?

b) 𝑓𝑚𝑢𝑒𝑠𝑡𝑟𝑒𝑜 ≥ 2𝑓𝑠𝑒ñ𝑎𝑙  𝑓𝑠𝑒ñ𝑎𝑙 < 25𝐾𝐻𝑧

2𝑛 = 15001  Con n=14  2𝑛 = 16384  Resolución=91,5μV

Cuando 𝑉𝑖 = 6𝑉 , 𝑉𝑜 = 𝑉𝑀𝑎𝑥𝐴𝐷𝐶 = 𝑉0𝐹𝐸 = 2,5𝑉 𝑅𝑖𝑛 → ∞

c) Suponiendo que la tensión Vi=3,0125V. ¿Cuál es la salida del

También podría gustarte