Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 73 vistas

    Parcial 1er - Corte - C

    Cargado por

    anderson cardenas
    Este documento presenta un parcial de lógica digital con 5 preguntas. La primera pregunta pide representar una compuerta OR solo con compuertas NOR y describir un sistema análogo y su correspondiente sistema digital. La segunda pregunta incluye conversiones entre sistemas binarios, decimales y hexadecimales. La tercera pregunta reduce una expresión booleana. La cuarta pregunta diseña un circuito lógico multiplicador. La quinta pregunta diseña un circuito contador BCD que active una salida cuando el conteo sea 2, 3 o 9.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Parcial 1er - Corte - C

    Cargado por

    anderson cardenas
    73 vistas1 página
    Este documento presenta un parcial de lógica digital con 5 preguntas. La primera pregunta pide representar una compuerta OR solo con compuertas NOR y describir un sistema análogo y su correspondiente sistema digital. La segunda pregunta incluye conversiones entre sistemas binarios, decimales y hexadecimales. La tercera pregunta reduce una expresión booleana. La cuarta pregunta diseña un circuito lógico multiplicador. La quinta pregunta diseña un circuito contador BCD que active una salida cuando el conteo sea 2, 3 o 9.

    Título original

    Parcial 1er_Corte_C

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta un parcial de lógica digital con 5 preguntas. La primera pregunta pide representar una compuerta OR solo con compuertas NOR y describir un sistema análogo y su correspondiente sistema digital. La segunda pregunta incluye conversiones entre sistemas binarios, decimales y hexadecimales. La tercera pregunta reduce una expresión booleana. La cuarta pregunta diseña un circuito lógico multiplicador. La quinta pregunta diseña un circuito contador BCD que active una salida cuando el conteo sea 2, 3 o 9.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    73 vistas1 página

    Parcial 1er - Corte - C

    Cargado por

    anderson cardenas
    Este documento presenta un parcial de lógica digital con 5 preguntas. La primera pregunta pide representar una compuerta OR solo con compuertas NOR y describir un sistema análogo y su correspondiente sistema digital. La segunda pregunta incluye conversiones entre sistemas binarios, decimales y hexadecimales. La tercera pregunta reduce una expresión booleana. La cuarta pregunta diseña un circuito lógico multiplicador. La quinta pregunta diseña un circuito contador BCD que active una salida cuando el conteo sea 2, 3 o 9.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 1

    Universidad de Pamplona

    Pamplona - Norte de Santander - Colombia


    Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co

    Universidad de Pamplona
    Facultad de ingeniería y arquitectura
    Lógica Digital
    Ing. Electrónico Landis Juliana Camargo Quintero

    PARCIAL PRIMERO CORTE LÓGICA DIGITAL


    GRUPO C

    1. Responda las siguientes expresiones (0,6)

    a). Represente la compuerta OR solo con compuertas NOR y explique la solución del circuito
    b). Represente mediante dibujos un sistema análogo y su correspondiente sistema digital,
    diferentes a los vistos en clase
    c). Describa la ecuación, circuito y tabla de verdad de la compuerta XOR

    2. Realice las siguientes conversiones (1.0)

    a). De binario a decimal: 10010101.0112 d). Codifique de gray a binario


    b). De binario a hexadecimal: 1100110𝑔𝑟𝑎𝑦
    1011001110010101000012
    e). Codifique a código Ascii “.” y “#”
    c). De hexadecimal a decimal 87A9D16

    3. Reduzca mediante algebra booleana (0,5) : 𝑥 = ̅̅̅̅̅̅̅̅̅̅̅


    𝐴𝐵 + 𝐴𝐶 + 𝐴̅𝐵̅𝐶

    4. La siguiente figura representa un circuito multiplicador


    que toma dos números binarios de dos bits (x1x0 y y1y0)
    y produce un número binario de salida z0 z1 z2 z3 que es
    igual al producto aritmético de los dos números de
    entrada. Diseñe el circuito lógico para el multiplicador.
    (Sugerencia: el circuito lógico tendrá cuatro entradas y
    cuatro salidas.) Reduzca mediante el uso del algebra
    booleana. (1,4)

    5. En la figura se muestra un contador BCD que produce


    una salida de cuatro bits, la cual representa el código
    BCD para el número de pulsos que se han aplicado a
    la entrada del contador. Por ejemplo, después de
    haberse producido cuatro pulsos, las salidas del
    contador son DCBA =01002 = 410. El contador se
    restablece a 0000 en el décimo pulso y empieza a
    contar de nuevo. En otras palabras, las salidas DCBA nunca
    representaran a un número mayor de 10012 = 910.

    Diseñe el circuito lógico que produzca una salida en ALTO cada vez que el conteo sea 2,
    3 o 9. Use el mapeo K y aproveche las condiciones “no importa”. (1,5)

    Formando líderes para la construcción de un 1


    nuevo país en paz

    También podría gustarte