Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 58 vistas

    DDM - Proyecto 3

    Cargado por

    CiberSword
    El documento describe la implementación de un sumador de 4 bits utilizando un sumador con carry look-ahead. Se explican los conceptos teóricos de medio sumador, sumador completo y sumador CLA. Luego, se muestra el código VHDL desarrollado y la simulación funcionando correctamente al sumar 1010 + 1111. Finalmente, se prueba el código implementado en una tarjeta FPGA.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    DDM - Proyecto 3

    Cargado por

    CiberSword
    58 vistas12 páginas
    El documento describe la implementación de un sumador de 4 bits utilizando un sumador con carry look-ahead. Se explican los conceptos teóricos de medio sumador, sumador completo y sumador CLA. Luego, se muestra el código VHDL desarrollado y la simulación funcionando correctamente al sumar 1010 + 1111. Finalmente, se prueba el código implementado en una tarjeta FPGA.

    Título original

    Ddm - Proyecto 3

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento describe la implementación de un sumador de 4 bits utilizando un sumador con carry look-ahead. Se explican los conceptos teóricos de medio sumador, sumador completo y sumador CLA. Luego, se muestra el código VHDL desarrollado y la simulación funcionando correctamente al sumar 1010 + 1111. Finalmente, se prueba el código implementado en una tarjeta FPGA.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    58 vistas12 páginas

    DDM - Proyecto 3

    Cargado por

    CiberSword
    El documento describe la implementación de un sumador de 4 bits utilizando un sumador con carry look-ahead. Se explican los conceptos teóricos de medio sumador, sumador completo y sumador CLA. Luego, se muestra el código VHDL desarrollado y la simulación funcionando correctamente al sumar 1010 + 1111. Finalmente, se prueba el código implementado en una tarjeta FPGA.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 12

    Universidad Nacional Autónoma de México

    Facultad de Ingeniería

    Diseño digital moderno

    Grupo 6 Semestre 2022-1

    Sumador de dos palabras de 4 bits

    • Jarquin López Daniel Eduardo


    • Serrano Hernández Itzel Alejandra
    • Tavera Martínez Uriel Quetzal

    Profesor: Ing. Mandujano Wild Roberto F.

    28/octubre/2021
    Índice:
    Objetivo 2
    Introducción 2
    Marco teórico 2-5
    Implementación 6-7
    Resultados 8-10
    Conclusiones 10
    Referencias 11

    Objetivo.
    Realizar la implementación de los conceptos teóricos analizados acerca del
    medio sumador (HA), sumador completo (FA) y el sumador con carry look-
    ahead (CLA).

    Introducción.
    Actualmente nuestra vida diaria se encuentra altamente complementada
    de dispositivos electrónicos que nos facilitan muchas de las tareas que
    realizamos con frecuencia. Desde comunicarse con familiares lejanos,
    enviar un correo, visitar una página de internet o ver un video en redes
    sociales.
    Si bien gracias a los avances que se produjeron a lo largo de décadas le
    han dado a la tecnología una cara amigable con las personas fuera del
    campo, no debemos olvidar que todo esto tiene unas raíces muy sólidas, y
    que todo lo electrónico se basa en pulsos eléctricos representando ceros y
    unos. En este proyecto vamos a realizar la implementación de un circuito
    sumador con la finalidad de apreciar la forma en la que se lleva a cabo esta
    operación aritmética dentro de un microchip.

    Marco teórico.

    Medio sumador:
    El medio sumador (Half Adder) es aquel que no considera el carry anterior
    para efectuar la suma de cada pareja de bits.

    1
    Tabla de verdad: Esquema

    Ai Bi Ci+1 Si
    0 0 0 0
    0 1 0 1
    1 0 0 1
    1 1 1 0

    Diagrama lógico Reducción de minterminos

    Este sumador posee un retraso de ∆𝑡 al realizar la operación.

    Sumador completo:
    El sumador completo (Full Adder) considera el carry anterior para efectuar
    la suma de cada pareja de bits.

    Tabla de verdad: Esquema

    Ai Bi Ci Ci+1 Si
    0 0 0 0 0
    0 0 1 0 1
    0 1 0 0 1
    0 1 1 1 0
    1 0 0 0 1
    1 0 1 1 0
    1 1 0 1 0
    1 1 1 1 1

    2
    Diagrama lógico Reducción de minterminos

    Este sumador posee un retraso de 2∆𝑡 al realizar la operación.


    Para implementar un sumador de varios bits, el retraso se vuelve cada vez
    más considerable, siendo de (2𝑛)∆𝑡 o de (2𝑛 − 1)∆𝑡 si el primer sumador
    completo sin carry se reemplaza por un medio sumador.
    En el caso de sumas más complejas, como las que se dan en los
    procesadores de 64 bits de nuestras computadoras, el tiempo de retraso de
    (2(64))∆𝑡 = 128∆𝑡 sería inviable. Para solucionar este problema, se utiliza el
    siguiente sumador.

    Sumador Carry Look Ahead (CLA):


    Su objetivo es generar todos los carrys en paralelo para evitar que cada
    sumador por bit tenga que esperar a que su antecesor termine el cálculo.
    El calculo del carry cuenta con dos componentes:
    Generador: 𝐺𝑖 = 𝐴𝑖 𝐵𝑖
    Propagador: 𝑃𝑖 = 𝐴𝑖 ⊕ 𝐵𝑖

    Con base en lo anterior:


    𝐶𝑖+1 = 𝐺𝑖 + (𝑃𝑖 𝐶𝑖 )

    3
    El generador genera un bit de acarreo cuando 𝐴𝑖 y 𝐵𝑖 valen 1, mientras
    que el propagador propaga ese carry siempre y cuando solo uno de 𝐴𝑖 o
    𝐵𝑖 valga 1.

    Tabla de verdad:

    𝑪𝒊𝒏 A B 𝑪𝒐𝒖𝒕 S
    0 0 0 0 0
    0 0 1 0 1
    0 1 0 0 1
    0 1 1 1 0
    1 0 0 0 1
    1 0 1 1 0
    1 1 0 1 0
    1 1 1 1 1

    Diagrama lógico suma principal:

    4
    Diagrama lógico del cálculo paralelo de carrys (4 bits):

    5
    Implementación:
    Se realizó la implementación en código VHDL utilizando Quartus II
    VHDL de la suma principal:

    VHDL del cálculo paralelo de carrys (4 bits):

    6
    Simulación en Waveform:
    Prueba de suma 1010 + 1111 = Cout: 1 + S: 1001

    7
    Resultados:
    Se adjuntan los archivos del proyecto para su revisión
    A continuación, se realizará la prueba de nuestro código, probado en la
    tarjeta FPGA DE10-LITE, para ello se realiza la asignación de pines en
    Quartus:

    8
    Se anexa enlace a video con ejemplos de uso en la DE10-LITE:
    https://youtu.be/TK7ergwGuLA
    Adaptación a la tarjeta del profesor:
    Asignación de pines en ejemplo de tarjeta C-M240. Por limitaciones de
    entrada de la tarjeta, solo se puede realizar la suma de una palabra de 2
    bits con una palabra de 3 bits.

    9
    Configuración en Pin Planner:

    Conclusión:
    Pudimos observar que un procedimiento que nos parece de lo más sencillo
    de realizar mentalmente, llevado al mundo binario, se vuelve algo más
    complejo de implementar de manera eficiente. Este sumador es de gran
    utilidad para los procesos de alta complejidad computacional que se llevan
    a cabo miles y millones de veces en nuestras computadoras modernas, pues
    ahorra tiempo y permite cálculos avanzados a partir de elementos simples
    como lo es un sumador.

    10
    Referencias:
    • s.a.. (s.f.). Sumadores. octubre 28, 2021, de Universidad de Cantabria
    Sitio web:
    https://personales.unican.es/manzanom/planantiguo/edigitali/Sum_
    G11_08.pdf
    • Urribarri, D.. (2016). Arquitectura de Computadoras para Ingeniería.
    octubre 28, 2021, de Universidad Nacional del Sur Sitio web:
    https://cs.uns.edu.ar/~pmd/ac_ing/downloads/Slides/ACI-Clase-
    4.pdf
    • Shahul Akthar. (2016). Carry Look Ahead Adder VHDL Code. octubre
    28, 2021, de All About FPGA Sitio web:
    https://allaboutfpga.com/carry-look-ahead-adder-vhdl-code/
    • s.a.. (2015). Programación en VHDL/Elementos básicos del lenguaje.
    octubre 28, 2021, de WikiLibros Sitio web:
    https://es.wikibooks.org/wiki/Programación_en_VHDL/Elementos_bási
    cos_del_lenguaje

    11

    También podría gustarte