Deco Cruz Ferreyros Layme

Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1de 9

Universidad Nacional de San Agustín

Facultad de Producción y Servicios


Escuela Profesional de Ing. Electrónica

CURSO:
ARQUITECTURA DE COMPUTADORAS

TURNO: “B”
Miércoles: 07:00 – 08:40
GRUPO – G1

INFORME TAREA 3

Estudiantes:

Cruz Huachaca, Frank Jhonathan 20170307


Ferreyros Lazo, Boris Jonathan 20171899
Layme Polanco, Arnold Bill 20162731

Fecha de entrega:
06/10/2021

AREQUIPA – 2021

1
Tabla de contenido
1.- Diseñar Circuito Decodificador de Direcciones para:............................................................... 3
A. PRIMER EJEMPLO PARA EL DISEÑO DEL CIRCUITO DECODIFICADOR DE DIREECIONES
PARA 74LS138 ........................................................................................................................... 3
Diagrama de conexiones ....................................................................................................... 3
Tablas de funciones del decodificador DM74LS 138. ............................................................ 3
Diagramas lógicos .................................................................................................................. 4
B. SEGUNDO EJEMPLO PARA EL DISEÑO DEL CIRCUITO DECODIFICADOR DE DIREECIONES
PARA 74LS138 ........................................................................................................................... 6
Diagrama de conexiones ....................................................................................................... 6
Tablas de funciones del decodificador DM74LS 138. ............................................................ 6
Bibliografía..................................................................................................................................... 9

2
1.- Diseñar Circuito Decodificador de Direcciones para:
Descripción de problema:
Vamos a diseñar un circuito decodificador de direcciones para: F0030, F0330, F0438, F0738,
F0C30, F0D30 y F0F38.

A. PRIMER EJEMPLO PARA EL DISEÑO DEL CIRCUITO


DECODIFICADOR DE DIREECIONES PARA 74LS138
Diagrama de conexiones

Figura 1: Encapsulado del decodificador DM74LS138.


Tablas de funciones del decodificador DM74LS 138.

Figura 2: Tabla de funciones del decodificador DM74LS138.

3
Diagramas lógicos

Figura 3: Diagrama lógico del decodificador DM74LS138

Solución:

HEXADECIMAL

F 0 0 3 0
F 0 3 3 0

F 0 4 3 8

F 0 7 3 8
F 0 C 3 0
F 0 D 3 0

F 0 F 3 8

• Dicho decodificador convertimos los valores hexadecimales a binarios.


BINARIO

1111 0000 0000 0011 0000

1111 0000 0011 0011 0000


1111 0000 0100 0011 1000

1111 0000 0111 0011 1000

1111 0000 1100 0011 0000


1111 0000 1101 0011 0000

1111 0000 1111 0011 1000

4
Modificamos la tabla para poder trabajar cada valor.

1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0
1 1 1 1 0 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0
1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 0 0

Figura 4: Diseño final del circuito para las direcciones correspondientes.

5
Para el diseño usaremos: Dos integrados 7432 Quad 2 input OR gate, dos integrados 7408 Quad
2 input AND gate.

B. SEGUNDO EJEMPLO PARA EL DISEÑO DEL CIRCUITO


DECODIFICADOR DE DIREECIONES PARA 74LS138
Diagrama de conexiones

Figura 5: Encapsulado del decodificador DM74LS138.


Tablas de funciones del decodificador DM74LS 138.

Figura 6: Tabla de funciones del decodificador DM74LS138.

6
Solución:

HEXADECIMAL

0 F F 4 5

0 F D 4 5
0 F 3 4 5
0 F A 4 5

0 F 0 4 5

0 F 4 4 5

0 F 2 4 5

• Dicho decodificador convertimos los valores hexadecimales a binarios.


BINARIO

0000 1111 1111 0100 0101


0000 1111 1101 0100 0101

0000 1111 0011 0100 0101


0000 1111 1010 0100 0101

0000 1111 0000 0100 0101


0000 1111 0100 0100 0101

0000 1111 0010 0100 0101


Modificamos la tabla para poder trabajar cada valor y facilitar la posición de cada conexión.

0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 1 0 1 0 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 1 0 1

Se usaron ocho compuertas OR de 2 entradas (2 7432) y 2 compuertas AND de 4 entradas


(7421).

7
Figura 7: Diseño final del circuito para las direcciones correspondientes.

8
Bibliografía

Datasheet del encapsulado DM74LS138


https://www.ti.com/lit/ds/sdls014/sdls014.pdf?ts=1616980915091&ref_url=https%253A

%252F%252Fwww.google.com%252F

https://pdf1.alldatasheet.com/datasheet-pdf/view/51039/FAIRCHILD/74LS138.html

Intel 8086 8088


http://computacion.cs.cinvestav.mx/~ameneses/pub/tesis/ltesis/node14.html

También podría gustarte