Deco Cruz Ferreyros Layme
Deco Cruz Ferreyros Layme
Deco Cruz Ferreyros Layme
CURSO:
ARQUITECTURA DE COMPUTADORAS
TURNO: “B”
Miércoles: 07:00 – 08:40
GRUPO – G1
INFORME TAREA 3
Estudiantes:
Fecha de entrega:
06/10/2021
AREQUIPA – 2021
1
Tabla de contenido
1.- Diseñar Circuito Decodificador de Direcciones para:............................................................... 3
A. PRIMER EJEMPLO PARA EL DISEÑO DEL CIRCUITO DECODIFICADOR DE DIREECIONES
PARA 74LS138 ........................................................................................................................... 3
Diagrama de conexiones ....................................................................................................... 3
Tablas de funciones del decodificador DM74LS 138. ............................................................ 3
Diagramas lógicos .................................................................................................................. 4
B. SEGUNDO EJEMPLO PARA EL DISEÑO DEL CIRCUITO DECODIFICADOR DE DIREECIONES
PARA 74LS138 ........................................................................................................................... 6
Diagrama de conexiones ....................................................................................................... 6
Tablas de funciones del decodificador DM74LS 138. ............................................................ 6
Bibliografía..................................................................................................................................... 9
2
1.- Diseñar Circuito Decodificador de Direcciones para:
Descripción de problema:
Vamos a diseñar un circuito decodificador de direcciones para: F0030, F0330, F0438, F0738,
F0C30, F0D30 y F0F38.
3
Diagramas lógicos
Solución:
HEXADECIMAL
F 0 0 3 0
F 0 3 3 0
F 0 4 3 8
F 0 7 3 8
F 0 C 3 0
F 0 D 3 0
F 0 F 3 8
4
Modificamos la tabla para poder trabajar cada valor.
1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0
1 1 1 1 0 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0
1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 0
1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 0 0
5
Para el diseño usaremos: Dos integrados 7432 Quad 2 input OR gate, dos integrados 7408 Quad
2 input AND gate.
6
Solución:
HEXADECIMAL
0 F F 4 5
0 F D 4 5
0 F 3 4 5
0 F A 4 5
0 F 0 4 5
0 F 4 4 5
0 F 2 4 5
0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 1 0 1 0 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0 1
0 0 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 1 0 1
7
Figura 7: Diseño final del circuito para las direcciones correspondientes.
8
Bibliografía
%252F%252Fwww.google.com%252F
https://pdf1.alldatasheet.com/datasheet-pdf/view/51039/FAIRCHILD/74LS138.html