Electrónica Aplicada I - Tulic - CAP 01 A CAP 06

I - Amplificadores Monoetapa - Polarización
CAPITULO I - Amplificadores Monoetapa - Polarización

I.1. - INTRODUCCIÓN:
El objeto del presente trabajo es el estudio de algunos circuitos electrónicos. Para tal fin se suponen
conocidos los fenómenos físicos que tienen lugar en los elementos componentes de circuito, sobre todo en aquellos
activos, restando ahora el aprender a utilizarlos combinando a dichos componentes, tanto activos como pasivos así
como a los generadores independientes, es decir, formando circuitos electrónicos, por lo menos aquellos de uso mas
común en la especialidad.
I.1.1. - Características de un Diodo Semiconductor - Valores Estáticos:
Un ejemplo, el más elemental, de circuito electrónico que incorpora un elemento semiconductor, se presenta
en la figura I.1., el que consideramos con la finalidad de llevar a cabo experiencias simples que nos permitan, a la
par de rever conceptos básicos de la teoría del diodo semiconductor, ir formando nuestro propio vocabulario técnico
inicial. Dicho circuito se basa en la conexión serie de cuatro elementos; un Generador Independiente de Tensión
Continua representado mediante el símbolo de la pila o batería con polaridad y magnitud de tensión V, un resistor
variable que presenta una resistencia R al paso de la corriente eléctrica, una unión P-N o Diodo Semiconductor D y
una llave interruptora LL.
Con LL abierta, en el diodo D, una vez ejecutado el contacto o unión de dos superficies semiconductoras,
una de material tipo P y la otra de tipo N, tiene lugar un proceso de reacomodamiento de portadores mayoritarios
(electrones de la zona N pasan a la zona P convirtiéndose en minoritarios y huecos de la zona P que se pasan a la
zona N), produciéndose a ambos lados de la unión metalúrgica unas zonas con carga volumétrica no nula: en el lado
P, los aceptores ionizados no están ahora compensados por los huecos, y en el lado N lo mismo ocurre con los
donadores. Se forma así un dipolo de carga fija que crea un campo eléctrico que se opone al proceso de difusión a
través de la unión, llegándose al equilibrio. La unión P-N en su conjunto es neutra ya que la carga espacial a ambos
lados de la zona de transición se halla compensada por la simultánea difusión original de los portadores
mayoritarios.
En un modelo de estructura de bandas de energía, al alcanzarse el equilibrio, los electrones encuentran un

potencial de contacto o barrera de potencial Vu , que crea una barrera de energía (q .Vu) para poder pasar al lado P, y
lo mismo ocurre con los huecos del lado P para pasar al N. Veamos ahora la situación cuando cerramos la llave
11
LL y estamos aplicando a la unión P-N una polarización directa (el negativo de la batería se ha conectado a la región
N de la unión). El nivel energético de la barrera decrecerá en una magnitud proporcional a la diferencia de potencial
VD aplicada a la unión y ahora habrá mayor número de portadores mayoritarios (electrones en la región N y huecos
en la P) que pasan a la región opuesta produciéndose el efecto conocido como “inyección”, estableciéndose una
corriente eléctrica ID en el circuito.
Un análisis físico matemático de los fenómenos que tienen lugar en la juntura nos permite establecer que
para pequeños valores de corriente ID la misma puede ser expresada aproximadamente por la llamada “ley del
diodo”:
qVD/nkT VD /nVT
ID = IS . (e - 1) = IS . (e - 1) (I.1)
en donde:
VT = kT/q es la llamada Tensión Térmica, k la constante de Boltzman (1,38 . 10-23 Joule/ºK),
q la carga del electrón (1,6 . 10-19 Coulomb) y T la temperatura absoluta expresada en
ºK. Para T = 25 ºC = 300 ºK, resulta VT = 25 mV.
IS corriente de saturación inversa, del orden de los 10-9 A (nA) para el caso del Silicio.
n es un coeficiente de ajuste de la ley matemática cuyo valor es cercano a la unidad.
En la medida en que la tensión de polarización directa del diodo VD alcance el valor característico de la
barrera de potencial o también llamada tensión de umbral del diodo Vu , la corriente en el mismo aumenta mucho
más rápidamente, siguiendo una ley aproximadamente lineal, tal como se observa en la gráfica de la figura I.2.
Los diferentes pares de valores ID y VD pueden reproducirse en el circuito de la figura I.1. modificando el
valor de resistencia en el resistor variable y tomando nota de la lectura de dichas variables para cada valor de
resistencia. Debido a que para cada valor de R los correspondientes a ID y a VD permanecen invariables en el tiempo,
a dichas corrientes y tensiones se las suele reconocer como COMPONENTES ESTÁTICAS y a la representación
gráfica de la figura I.2. como CARACTERÍSTICA DIRECTA DEL DIODO.
Si posteriormente se invierte la polaridad del generador independiente de modo que el diodo sea polarizado
en forma inversa (el positivo de la batería conectado a la región N de la unión), la zona de transición se ensancha, es
decir que se incrementa la barrera de potencial [q . (Vu + VD )] y la única corriente que se establece en el circuito es
aquella soportada solo por portadores minoritarios es decir IS que aumentará ligeramente al crecer la tensión de
polarización inversa.
Si dicha tensión de polarización inversa sigue aumentando, el campo eléctrico en la región de transición se
hace tan elevado que puede llegar a alcanzar valores del orden de los 105 V/cm ó de 106 V/cm, produciéndose los
fenómenos de disrupción, ó avalancha, por impacto ó por efecto túnel (zener). Nuevamente en este caso se pueden
reproducir estos efectos en el circuito de la figura I.1. (suponiendose que el diodo utilizado se encuentra capacitado
para operar en dicha región) modificando los valores de V y/o R y tomando lectura de los valores correspondientes a
VD y a ID. Mas tarde la representación gráfica de los mismos nos permite obtener la CARACTERÍSTICA
INVERSA DEL DIODO que se representa en la figura I.3.
En dicha gráfica puede observarse que cuando se alcanza la zona antes descripta, lo cual se señala como
TENSIÓN DE RUPTURA BVD , la corriente inversa aumenta abruptamente y en forma incontrolada, situación esta
que puede acarrear peligro para el diodo si el mismo no fue específicamente diseñado para operar en esa zona (diodo
de referencia o diodo zener).
I.1.2.- Punto de Operación Estático:
En la figura I.1. retornando a la polarización directa del diodo y con la llave LL cerrada las corrientes y
tensiones que se establecen en el circuito son las llamadas Componentes Estáticas (no varían en el tiempo). En la
figura I.2. puede observarse que en la zona curva de la Característica Directa del Diodo, para corrientes
comprendidas entre unos 0 y 20 ó 30 mA, la tensión en el diodo (VD) no excede los 0,6 ó 0,7 V, siendo ésta una
12
característica que impone el diodo y que se reconoce como un valor propio del diodo de silicio denominada Tensión
de Umbral.
Supongamos que en el circuito V = 12 V y R = 2,2 KOhm. Como para este par de valores y según la ley de
Ohm, la máxima corriente que puede establecerse en el circuito es inferior a los 10 mA, aceptamos que la tensión en
el diodo resulta ser igual a la tensión de umbral del mismo.
La segunda Ley de Kirchoff aplicada a nuestra malla queda expresada por la siguiente ecuación:
V - ID . R - VD = 0 (I.2)
que se trata por ello de una característica que impone la malla. Luego la corriente en la misma será:
ID = (V - VD ) / R = (12 - 0,6) / 2200 = 5.2 mA
es decir que bajo esas condiciones de polarización (V = 12 V y R = 2,2 KOhm) el diodo opera en un PUNTO DE
TRABAJO ESTÁTICO determinado por el par de valores:
IDQ = 5,2 mA ; VDQ = 0,6 V
cuya particularidad es la de satisfacer simultáneamente a la característica del diodo y a la que impone la malla.
I.1.2.1.- Características de los Problemas de Verificación y Proyecto:
El problema recién resuelto es como típicamente se presenta el PROBLEMA DE VERIFICACIÓN, en

donde el circuito y sus componentes son conocidos y se deben calcular las corrientes y tensiones en sus distintos
componentes, especialmente en aquellos identificados como activos.
En cambio si el problema plantea hacer que el diodo semiconductor opere a una corriente IDQ = 300 mA en
el mismo circuito ya conocido y con la misma fuente de alimentación V = 12 V, debe observarse que ahora hay que
determinar componentes del circuito (en este caso simplemente R) por lo que el problema suele ahora identificarse
como PROBLEMA DE PROYECTO y su resolución sería encarada como se indica a continuación:
a) a partir de la característica directa del diodo se obtiene para un ID = 300 mA, una tensión VD = 0,9 V
13
aproximadamente;
b) de la misma ecuación de malla (I.2): R = (V - VD ) / ID = (12 - 0,9) / 0,3 = 37 Ohm;
c) adoptar un valor comercial (el más cercano) para el resistor por ejemplo de la serie del 10 % o del 5 % de
dispersión: 39 o 36 Ohm. y realizar el problema de verificación completo.
En la figura I.4. y con valores genéricos, se ha realizado una interpretación gráfica de la polarización y el
punto de funcionamiento estático del diodo. Para tal fin, se consideró la misma ecuación (I.2.) ahora expresada de la
forma: ID = (V - VD ) / R , que representada gráficamente en la misma figura correspondiente a la curva
característica directa del diodo arroja como resultado una línea recta, ya que ID y VD son, respectivamente, los ejes
de coordenadas. Para su trazado elegimos el método de los dos puntos, seleccionando los puntos en que la citada
recta corta a dichos ejes:
para VD = 0 resulta IDo = V/R y para ID = 0 se tiene VDo = V
A la recta así obtenida que gráficamente expresa el condicionamiento de la malla, se la denomina RECTA
DE CARGA ESTÁTICA (en el gráfico R.C.E.) y la pendiente de la misma, resultado de la operación derivada de ID
con respecto a VD resulta ser (-1/R), o sea que depende del valor de la resistencia serie del circuito. Si dicha
resistencia R es grande, su pendiente será pequeña y la recta estará bien acostada, en cambio si R es chica, la
pendiente de la R.C.E. es grande y la recta resulta bien vertical, permitiendo en este último caso corrientes mayores
en el circuito.
La R.C.E. pivotea en el valor de la fuente V. Dado que la resistencia R asigna la pendiente de la R.C.E. a la
resistencia R se llama RESISTENCIA DE CARGA ESTÁTICA. El punto de cruce de la R.C.E. y la curva
característica del diodo satisface simultáneamente el condicionamiento que impone el diodo y el que impone la malla
en la que se encuentra conectado, por tanto es el único punto que proporciona satisfacción a la característica de
funcionamiento estático, vale decir que ES EL PUNTO DE TRABAJO ESTÁTICO “Q”.
La Resistencia Estática del Diodo es por definición el cociente entre el valor de la componente continua o estática
de la tensión en bornes del diodo y la componente continua o estática de la corriente que lo atraviesa
14
REST = VD / ID (I.3.)
en donde, tanto ID como VD son los valores correspondientes al punto de funcionamiento estático del diodo. Así por
ejemplo, para:
ID = 5,2 mA - VD = 0,6 V resulta un REST = 115 Ohm.
mientras que para: ID = 300 mA - VD = 0,9 V se tiene un REST = 3 Ohm.
Para el diodo operando en alto nivel (ID = 300 mA) la resistencia estática del mismo tiende a ser muy pequeña
comparada con el mismo parámetro para bajo nivel. La interpretación gráfica se observa en la figura I.5.
I.1.3.- Condiciones Dinámicas de Trabajo:
En la figura I.6., ahora al cerrar la llave LL la corriente y tensiones que se establecerán en el circuito resultarán de
la superposición de los efectos causados por los dos generadores independientes; el de tensión estática V y el que provee
una tensión variable en el tiempo (dinámica), con forma de señal sinusoidal VS (t). En el circuito se han señalado los
sentidos de referencia de tal corriente y de la tensión en el diodo por lo que tratándose de los denominados VALORES
TOTALES se ha empleado una notación distinta a la usada en el circuito de la figura I.1. (variable minúscula subíndice
mayúsculo).
La resolución simple, aunque aproximada, puede ser encarada admitiendo la validez de los conceptos de la Teoría
de los Circuitos Lineales, aún en presencia de un elemento no lineal como el diodo semiconductor. En tal caso es posible
aplicar el PRINCIPIO DE SUPERPOSICIÓN determinando en primer lugar las condiciones de trabajo que impone la
fuente independiente de tensión estática y luego haciendo lo propio con la dinámica, para más tarde hallar los valores
totales.
El primer paso aludido no es otra cosa que la determinación del punto de reposo o de trabajo estático Q, tal como
ya lo hemos estudiado con anterioridad. Supongamos en ese sentido que se tienen los mismos componentes de circuito que
los utilizados en el problema de verificación resuelto en el Apartado I.1.2.. Así VD = 0,6 V e ID = 5,2 mA, serán los
correspondientes al punto Q.
En el segundo paso del principio que estamos aplicando anulamos la fuente estática independiente de tensión V
(la cortocircuitamos) y sin dejar de considerar que el diodo semiconductor se encuentra polarizado en el punto Q ya
verificado, estudiamos el comportamiento del circuito bajo la acción de la fuente de tensión senoidal
VS (t) = Vsmax . sen (ωt). En tal sentido y de acuerdo con la linealización del problema, tratamos de reemplazar al diodo
semiconductor polarizado, por algún elemento de circuito que lo represente por lo menos en la parte en que lo obligue a
operar la componente dinámica. Para ello consideramos la CONDUCTANCIA DINÁMICA que presenta la juntura en el
punto de trabajo Q.
Para ese nivel de corriente ID , en la ecuación I.1. el valor 1 puede ser despreciado frente a la exponencial y la ley
del diodo se simplifica a:
(VD /VT)
I D = IS . e (se ha tomado n = 1)
Según su definición, la conductancia dinámica de la unión resulta
d ID d (VD /VT) ID
gu = --------- = IS . -------- [e ] = ------
d VD d VD VT
con lo que la RESISTENCIA DINÁMICA DE LA UNIÓN será: ru = VT / ID (I.4.) y tratándose de un parámetro

puntual, debe ser calculado para la corriente IDQ..
15
Por su parte la RESISTENCIA DINÁMICA DEL DIODO posee dos componentes: la resistencia dinámica de su
juntura (ru ) y la resistencia ohmica del material semiconductor y terminales correspondientes que llamaremos rb . Luego:
rd = ru + rb (I..5.)
y su interpretación gráfica que también se llevó a cabo en la figura I.5., corresponde a la pendiente de la recta tangente a la
curva característica del diodo en el punto de operación Q. Para bajos valores de corriente ID predomina ru , mientras que
16
para altos ID predomina la parte ohmica rb . Por ejemplo, para el punto Q del problema de proyecto resuelto en el apartado
I.1.2 en que ID = 300 mA y VD = 0,9 V, tomando incrementos alrededor de Q, de la misma figura I.5. surgen los valores
de:
rd = ∆ VD / ∆ ID = 0,2 V / 0,5 A = 0,4 Ohm
mientras que:
ru = 0,025 V / 0,3 A = 0,083 Ohm
predominando la parte ohmica, de valor:
rb = rd - ru = 0,4 - 0,083 = 0,317 Ohm
En cambio para nuestro punto Q correspondiente a una corriente tan baja como 5,2 mA resulta ru = 25 / 5,2 = 4,8 Ohm y
dado que rb = 0,317 Ohm (al ser Ohmica y no depende de la corriente ID ) se tiene una rd = 5,12 Ohm.
Supongamos un valor conocido de Vsmax = 1 V. Para esta parte del estudio, al haber linealizado el problema, el
diodo semiconductor puede ser reemplazado por un resistor de resistencia igual a la resistencia dinámica del diodo rd
resultando así un CIRCUITO EQUIVALENTE DINÁMICO en donde únicamente se desarrollan las componentes
dinámicas de la corriente y las tensiones por lo que para señalizarlas nuevamente es preciso cambiar de notación. El
circuito comentado se representa en la figura I.7 y en él la forma de señal de la corriente será también sinusoidal (producto
de la linealización), es decir:
id = Idmax . sen (ωt) ; en donde puede calcularse Idmax = Vsmax / (R + rd ) = 1 V / (2200 + 5,12) = 0,45 mA .
Finalmente y yendo al tercer paso del principio de superposición, el valor total de la corriente en el circuito, aquel
que habíamos señalado en la figura I.6., se obtiene como suma (dada la linealización) de ambas componentes; la estática y
la dinámica, o sea:
iD = IDQ + id = IDQ + Idmax . sen(ωt) = 5,2 mA + 0,45 mA . sen (ωt)
I.2.- TRANSISTORES BIPOLARES COMO AMPLIFICADORES:

En general cuando se estudia amplificadores, sobre todo cuando estos no son de potencia es decir cuando manejan
bajo nivel de señal, se los suele interpretar como CUADRIPOLOS, dado que admitiendo cierto error de método de análisis
generalmente bien tolerado, puede considerárselos como un CUADRIPOLO LINEAL y entonces puede aplicarse toda la
batería de herramientas de la Teoría de Circuitos de los Cuadripolos Lineales. Sea la figura I.8., la representación
esquemática de cualquier amplificador como el comentado. En dicho cuadripolo pueden identificarse los terminales de
entrada (i e i’) y los correspondientes de salida (o y o’). Para llevar a cabo los estudios correspondientes es común que se
adopten sentidos de referencia para las corrientes y tensiones en dichos terminales.
17
Así son consideradas positivas a las corrientes entrantes al cuadripolo y también positivas a las diferencias de
potencial tales que hacen mayor (o positivo) al potencial del terminal superior (i y o) respecto del inferior (i’ y o’).
Conviene ahora realizar una revisión del mecanismo de la amplificación y las partes intervinientes que
obligatoriamente deben estar presentes en todo proceso en donde tenga lugar la amplificación: se trata de un efecto en
donde una SEÑAL O INFORMACIÓN A AMPLIFICAR, provista por una FUENTE DE EXCITACIÓN y aplicada a un
par de terminales o TERMINALES DE ENTRADA del ELEMENTO ACTIVO, ejerce la ACCIÓN DE GOBIERNO del
pasaje de potencia eléctrica provista por LA FUENTE DE ALIMENTACIÓN hacia un CIRCUITO DE CARGA conectado
al otro par de terminales o TERMINALES DE SALIDA DEL ELEMENTO ACTIVO.
En el elemento activo, para ejercer la acción de gobierno éste debe requerir una energía mucho menor que la que
es capaz de regular o gobernar, con lo que puede proporcionar AMPLIFICACIÓN y la señal o información debe transitar
desde la entrada hacia la salida del amplificador sin que se deforme o distorsione de modo que dicha acción de gobierno se
debe realizar en forma LINEAL.
En este caso estamos considerando al transistor bipolar como elemento activo y sabido es que el mismo solo
dispone de tres terminales de conexión (emisor-base-colector) para su conexión al circuito, mientras que en la definición
anterior se esta mencionando al par de terminales de entrada y par de salida en su interpretación como cuadripolo.
La conexión resulta posible haciendo que uno de los tres terminales del transistor bipolar sea COMÚN a los
terminales de entrada y salida, lo que origina las tres CONFIGURACIONES BÁSICAS del amplificador bipolar: BASE
COMÚN: BC ; EMISOR COMÚN : EC y COLECTOR COMÚN: CC.
El comportamiento lineal en el caso de un transistor bipolar solo puede ser aceptado y con cierto error
generalmente bien tolerado, si se fijan ciertas condiciones de trabajo estático y con una operación dinámica que hemos
llamado bajo nivel o pequeña señal.
Pero veamos estas configuraciones típicas en las que el transistor bipolar se POLARIZA para que funcione como
AMPLIFICADOR LINEAL. En el circuito de la figura I.9. puede observarse la utilización de un transistor tipo PNP para el
cual es el terminal de BASE (B) el que se ha conectado en forma común a la malla de entrada o de excitación E-B y a la de
salida o de carga C-B, motivo por el cual a la configuración se la denomina BASE COMÚN.
La juntura inyectora o B-E se polariza en forma directa mediante la fuente VEE y la corriente IE se halla limitada
en el circuito por la presencia del resistor RE . Por otra parte, la juntura colectora o unión B-C se encuentra polarizada en
forma inversa mediante la fuente VCC y su tensión de polarización inversa VBC depende del resistor RC . Como sabemos
esta forma operativa o polarización es necesaria para que el transistor bipolar pueda desempeñarse como amplificador y lo
haga de la forma más parecida a la amplificación lineal.
En dicho circuito además de los sentidos de referencia de corrientes y tensiones usuales en los cuadripolos (trazo
continuo) y como pocas veces realizaremos a lo largo de este trabajo, se han indicado también los sentidos reales de las que
se pueden medir en el mismo (trazo discontinuo). En lo futuro y salvo aclaración, siempre utilizaremos sentidos de
referencia para el estudio de los circuitos; lo cual significa que si calculada la magnitud correspondiente, la misma arroja un
resultado negativo, el sentido real es opuesto al tomado como referencia. De acuerdo a esta convención, en un transistor
PNP serán consideradas negativas por ejemplo a la corriente de colector (-IC ) o a la tensión base-emisor (-VBE) y positiva
a la corriente de emisor (IE ).
De acuerdo con la física del transistor bipolar, la corriente de colector esta dada por la ecuación:
IC = hFB . IE + ICBo (I.6.)
aquí hFB es un coeficiente que toma valores usualmente comprendidos entre 0,95 y 0,99 e ICBo por su parte es la llamada
corriente de portadores minoritarios en la base y por lo tanto fuertemente dependiente de la temperatura en la juntura.
Para 25 grados centígrados usualmente y para el caso del silicio, ICBo toma valores del orden de los nA, por lo que
puede despreciarse frente al término dependiente de IE , así:
IC = hFB . IE y por lo tanto hFB = (IC / IE ) (I.7.)
es llamada GANANCIA ESTÁTICA DE CORRIENTE DE COLECTOR RESPECTO A LA DE EMISOR o también
GANANCIA ESTÁTICA DE CORRIENTE PARA BASE COMÚN.
18
Si queremos encontrar también una relación entre las corrientes estáticas de colector IC y la de base IB
introducimos la ecuación inherente a la consideración de la primer Ley de Kirchoff en el nodo transistor:
IE = IC + IB (I.8.)
y reemplazamos (I.8.) en (I.6.): IC = hFB . IC + hFB . IB + ICBo ; o bien IC (1 - hFB ) = hFB . IB + ICBo y
despejando:
hFB 1 hFB 1
IC = ------------ IB + ------------ ICBo y llamando: hFE = ------------- resulta (hFE + 1) = ------------ con lo
que:
1 - hFB 1 - hFB 1 - hFB 1 - hFB
IC = hFE . IB + (hFE + 1) . ICBo (I.9.)

Además, si se consideran temperaturas no superiores a las usuales de un ambiente normal, por ejemplo T = 25 ºC el término
dependiente de ICBo se hace despreciable por lo que:
IC = hFE . IB o bien hFE = IC / IB
llamándose a esta última GANANCIA ESTÁTICA DE CORRIENTE DE COLECTOR RESPECTO DE LA CORRIENTE
DE BASE o simplemente GANANCIA ESTÁTICA DE CORRIENTE PARA EMISOR COMÚN del transistor.
Vale la pena aclarar aquí que lo que corresponde a las configuraciones mencionadas son los parámetros (hFE o hFB)
mientras que las ecuaciones analizadas corresponden al transistor bipolar, con independencia de la configuración en que
funcionen.
Si tomamos como ejemplo una especificación típica encontraríamos que a partir de la hoja de datos
correspondiente al transistor PNP de silicio tipo BC636 se extrae:
Para IC = -150 mA ; VCE = -2 V resulta: 40 < hFE < 250
Con respecto a este especificación típica cabe aclarar que en los Manuales, los fabricantes para suministrar
información adoptan para las corrientes y tensiones en los componentes activos la convención o sentidos de referencia de
los cuadripolos, motivo por el cual y según puede comprobarse en las figuras I.9. y I.10., en un transistor PNP tanto la
corriente de colector como la tensión colector-emisor poseen sentidos reales opuestos a los de referencia y en consecuencia
sus valores son negativos.
19
Debe notarse la gran DISPERSIÓN del parámetro hFE que en este ejemplo se ubica entre 40 y 250, o sea que es
de más de seis veces y que resulta una característica típica y propia de la fabricación de los transistores bipolares y que
como veremos más adelante, tiene una influencia notable en la polarización.
En las figuras I.10. y I.11. se han representado los circuitos elementales correspondientes a las configuraciones de
emisor común (EC) y colector común (CC) también con la utilización de transistores PNP y en donde se han marcado los
sentidos reales de las corrientes y tensiones que se establecen en los mismos.
Para el caso de transistores del tipo NPN se deben invertir las polaridades de las fuentes de alimentación, de forma
tal que para el BC se tendrá el circuito indicado en la figura I.12. En forma análoga se tendrán los circuitos de las restantes
configuraciones de EC y CC para el caso de utilizar transistores del tipo NPN.
I.2.1.- Características de salida para Emisor Común:

Para la configuración EC y por medición de los valores de las componentes estáticas de corrientes y
tensiones en el circuito correspondiente, en forma similar a lo relatado para el caso del diodo semiconductor, se
puede trazar el juego de curvas características de colector o de salida para dicha configuración las que típicamente
adoptan un formato similar al que se presenta en la figura I.13.
En estas curvas características se puede observar la ZONA ACTIVA del transistor como amplificador,
limitada por las ZONA DE CORTE para corrientes IC por debajo de cero, ZONA DE SATURACIÓN para
tensiones VCE por debajo del valor característica VCE(sat) (usualmente comprendido entre unos cientos de mV y
algunos Volt dependiendo del tipo de transistor), la REGIÓN DE RUPTURA de la juntura base-colector debido a
una alta polarización inversa por encima del valor BVCEo y la ZONA LIMITE MÁXIMO DE CORRIENTE (por
encima de ICMAX ).
Es en la zona activa del transistor donde se cumplimenta la ley representada por la ecuación (I.9.). Se puede
observar que para una dada temperatura (25 ºC), la separación entre curvas para igual cambio de la corriente IB , no
permanece constante a lo largo del eje IC lo cual significa que el parámetro hFE no permanece constante para grandes
variaciones de IC . Puede comprobarse lo dicho si analizamos las especificaciones que suministra el fabricante para
el mismo transistor BC636 que se citara precedentemente, para el cual se suministra una curva de variación del
parámetro en cuestión en función de la mencionada corriente, y cuya forma es similar a la que se transcribe en la
figura I.14.
En las curvas de la figura I.13. se observa también que dicha familia de curvas de salida poseen una cierta
inclinación o pendiente positiva y definida por la relación:
∆ VCE / ∆ IC = ro
20
que representa a la RESISTENCIA DE SALIDA del transistor para la configuración EC.

Asimismo, debe considerarse siempre que cuando trabajamos con un determinado transistor y recurrimos a
la Hoja de Datos proporcionada por su fabricante, para obtener datos de su comportamiento o más específicamente
sus curvas características (si es que se suministran) , lo que el fabricante esta proporcionando son DATOS
ESTADÍSTICOS de la serie de producción de que se trate, por lo que en general nuestro transistor tendrá
características diferentes y del mismo orden de dispersión, respecto a lo que se indica en el Manual.
En tal sentido cabe remarcar la importante DISPERSIÓN en cuanto al valor del parámetro hFE (recordar el
BC636), que en el caso del silicio, normalmente suele ser del orden de 1 á 3 veces entre el hFEmin y el hFEMAX .
Finalmente también puede apreciarse que el pequeño valor de IC correspondiente a IB = 0 corresponde al
término (1 + hFE ) . ICBo de la ecuación (I.9.) y expresa la dependencia del funcionamiento del transistor bipolar con
respecto a la temperatura ambiente de trabajo.
I.2.2. - Idealización de las Curvas Características de Salida para EC:

En consideración a las características recién detalladas y a los efectos de una mejor comprensión del
principio de operación del amplificador bipolar, consideraremos un transistor un tanto ideal que nos permitirá
simplificar una familia de curvas características de salida para EC. La idealización consistirá en suponer:
a) que dentro de la zona activa y para temperaturas normales (25 ºC) IC = hFE . IB pudiéndose efectivamente
despreciar el término ( 1 + hFE ) . ICBo por ser éste no significativo para el silicio y a dicha temperatura. La
consecuencia es que ahora en el transistor idealizado se tendrá IC = 0 para IB = 0.
b) que en igual zona la resistencia de salida del transistor bipolar en EC puede considerarse de valor infinito. Esto
consiste en admitir que la salida del transistor es una fuente de corriente independiente y constante y que las curvas
características de salida en realidad son una familia de rectas horizontales y paralelas entre sí.
c) admitiremos simultáneamente que dentro de la zona activa el parámetro hFE se mantiene constante,
independientemente del valor que se considere de IC , lo cual equivale a suponer que el espaciamiento entre las
diferentes curvas (ahora rectas horizontales), para igual cambio de IB se mantiene constante en todo el ámbito del
plano IC - VCE .
21
Bajo la totalidad de dichas suposiciones, las curvas características de salida idealizadas para EC adoptan
una forma similar a las que se representan en la figura I.15. (valores numéricos genéricos).
I.3. - DETERMINACIÓN DEL PUNTO DE OPERACIÓN ESTÁTICO - FUNCIONAMIENTO DINÁMICO:

Consideraremos ahora que el transistor bipolar recién idealizado posee efectivamente una ganancia estática
de corriente para emisor común (efectivamente por que el dato se ha obtenido por medición del componente) hFE =
200 y que se trata de un transistor de silicio tipo NPN, siendo éstos los únicos datos disponibles del transistor. Con el
mismo realizamos el circuito indicado en la figura I.16., vale decir que consideraremos un elemental circuito
amplificador emisor común.
Los restantes componentes del circuito poseen los siguientes valores:
VBB = 2,2 V - VCC = 12 V - Vsmax = 1 V - RB = 47 KOhm - RC = 1 KOhm.
Como del transistor utilizado solo conocemos material, tipo y hFE efectivo para poder llevar a cabo el
análisis del comportamiento del circuito con una interpretación gráfica que nos permita afianzar conceptos,
construiremos la familia de curvas características de salida para EC idealizadas según lo propuesto en el apartado
precedente.
Dado que VCC = 12 V la tensión VCE sobre el transistor como máximo podrá tomar el valor de 12 V y con la
idea de fabricarnos el plano IC - VCE a nuestra medida, le asignamos la escala numérica al eje de absisas de dicho
plano como para que se pueda representar hasta ese valor. Asimismo, con respecto a la corriente IC , debe notarse
que en el peor de los casos, si se llegara a hacer VCE = 0, el máximo valor que podría alcanzar sería (VCC / RC ) = 12
mA. por lo que con el mismo criterio de poder representar hasta ese valor de IC es que adoptamos el factor de escala
del eje de ordenadas.
Para una mejor claridad del dibujo, de las infinitas curvas que componen la familia solo identificamos
aquellas que por comodidad, corresponden a los valores de 2, 4, 6, 8, 10, 12 y 14 mA de IC , los que de acuerdo con
22
el hFE conocido se correlacionan con los valores de IB de 10, 20, 30, 40, 50, 60 y 70 µA, respectivamente. La gráfica
obtenida según este procedimiento se ha representado en la figura I.15.
Queremos ahora determinar cual es la forma de operación del transistor en dichas características.
Observamos que al igual que en el caso ya estudiado del diodo semiconductor, en este circuito existen dos fuentes
independientes, una estática y la otra variable en el tiempo o dinámica.
Ya que en el proceso de idealización al transistor lo hemos linealizado, aplicaremos la teoría de los
circuitos lineales sin necesidad de realizar un planteo y resolución de las ecuaciones diferenciales que hubiese sido
imprescindible considerar para el caso real, que si bien arrojarían un resultado exacto nos apartarían sobre manera
del hecho físico que es nuestro propósito estudiar ahora.
En tal sentido aplicaremos el principio de superposición ya mencionado, resolviendo primero las
condiciones de trabajo estático, es decir el circuito bajo la acción de las fuentes independientes de corriente continua
(C.C.), para luego hacer lo propio con la fuente dinámica y finalmente considerar la superposición de ambos
efectos.
I.3.1. Punto de Operación Estático Q:
Sobre el circuito real para el primer paso de superposición procedemos a anular la fuente dinámica (corto
circuito en línea de trazos de la figura I.16.) y consideramos a continuación un circuito auxiliar, equivalente estático
en donde únicamente se podrán analizar las componentes estáticas de las corrientes y tensiones cuyos sentidos de
referencia se han señalado también en la misma figura I.16. Observamos que en dicho circuito equivalente estático
se pueden identificar solo dos mallas independientes, por ejemplo la malla de salida o (I) y la malla de entrada o (II).
Además se puede constatar que ambas mallas incluyen una característica tensión-corriente impuesta por el propio
transistor: (IC - VCE en la malla de salida o (I) e IB - VBE en la malla de entrada o (II)).
El punto de reposo o punto Q deberá satisfacer simultáneamente todos los condicionamientos que le
impongan esas mallas, dichas características tensión-corriente y todo otro condicionamiento que imponga el
transistor (hFE por ejemplo). Estudiaremos tales condicionamientos progresivamente:
I.3.1.a.- Malla de salida:
El condicionamiento que impone esta malla lo tenemos en cuenta a partir de la ecuación de la segunda Ley
de Kirchoff, es decir que con los sentidos de referencia adoptados (coincidentes con los que se usan en cuadripolos)
y adoptando un sentido de inspección antihorario (y coincidente con el de circulación de IC ), se tiene:
VCC - IC . RC - VCE = 0
en donde VCC y RC son constantes bien conocidas en el problema de verificación, mientras que IC y VCE son las
variables que se pretenden determinar. Existen dos posibilidades de reescribir esta misma ecuación, según la
incógnita que consideremos como variable independiente, una de ellas es:
VCC - VCE
IC = ---------------- (I.10.)
RC
mientras que la otra modalidad nos será de utilidad mas adelante.

Ya que tenemos una sola ecuación con esas dos incógnitas continuamos incorporando los
condicionamientos ya detallados.
I.3.1.b.- Características de salida para EC del transistor:

El transistor por su parte, a través de su juego de terminales de C y E impondrá que los pares de valores IC
- VCE satisfagan las leyes de variación que se representan en la familia de curvas características de salida para EC,
curvas éstas que en forma idealizada hemos obtenido en la figura I.17. En otras palabras, el transistor exige que el
punto de trabajo se encuentre ubicado en algún punto perteneciente al plano IC - VCE .
Con el objeto de hallar dicho punto consideramos ambos condicionamientos simultáneamente vinculando la
ecuación (I.10.) con la gráfica de la figura I.17. Precisamente la representación gráfica de dicha ecuación en el
mencionado plano nos lleva a la forma de una recta, cuya pendiente es negativa e igual a (-1/RC) para cuyo trazado
23
determinamos, por ejemplo, los puntos de intersección con los ejes de coordenadas. Así con la ecuación (I.10.), para
el punto de cruce con el eje de ordenadas o punto A:
VCEA = 0 ; por lo que la corriente ICA = VCC / RC = 12 (V) / 1 . 103 (Ohm) = 12 mA
mientras que para el punto B de cruce con el eje de absisas:
ICB = 0 ; entonces la tensión debe ser VCEB = VCC = 12 V
Luego de ubicados ambos puntos en la figura I.17., a la recta que los determina (en los cruces con los ejes
de coordenadas) se la denomina RECTA DE CARGA ESTÁTICA - R.C.E.
Lo que se esta haciendo al combinar el simultáneo cumplimiento de las condiciones que imponen la
característica de salida para EC del transistor y la de la malla de salida es, gráficamente, LIMITAR a los infinitos
puntos del plano IC - VCE donde se definen las características del transistor, de manera que solo aquellos que
simultáneamente pertenezcan a la R.C.E. podrán ser posibles puntos Q, es decir que EL PUNTO DE OPERACIÓN
ESTÁTICO - Q DEBE PERTENECER A LA R.C.E.
La definición del mismo sobre la R.C.E. surge de considerar los restantes condicionamiento.
I.3.1.c.- Malla de Entrada:
También en este caso el condicionamiento puede ser considerado por la ecuación de la malla de entrada.
Según la segunda Ley de Kirchoff:
VBB - IB . RB - VBE = 0
en donde VBB y RB son constantes bien conocidas mientras que VBE e IB hasta ahora las incógnitas que
pretendemos encontrar. Esta ecuación puede reescribirse como:
VBB - VBE
IB = --------------- (I.11.)
RB
I.3.1.d.- Característica B - E:
La juntura B - E por su parte impone la condición de que la tensión VBE y la corriente IB se encuentren
vinculadas a través de la característica del diodo B - E polarizado en directo, cuya curva es totalmente análoga a la
representada en la figura I.4. La única diferencia sería que en el caso del transistor, se podrían definir una familia de
curvas similares, cuyo parámetro sería la tensión VCE ya que existe una leve dependencia en el comportamiento del
diodo B - E y la polarización inversa de la otra juntura. Sin embargo, aún considerando esta dependencia, el ámbito
de variación de la tensión VBE para corrientes IE de bajo nivel siempre se mantiene en el entorno de 0,6 á 0,7 V en el
caso del silicio (0,2 V en el germanio).
Un razonamiento similar al descripto para combinar las condiciones detalladas en I.3.1.a y en I.3.1.b nos
llevaría a definir una RECTA DE ATAQUE, tal como se representara en la misma figura I.4. con aclaración que
ahora al tratarse de la recta definida por la ecuación (I.11.) su ordenada al origen sería ahora (VBB / RB ) y el cruce
con el eje de absisas VBB , mientras que su intersección con la curva nos estaría dando la única solución que
simultáneamente satisface ambos condicionamientos.
Pero para este caso, al combinar las condiciones y en atención a que no es común que los fabricantes
proporcionen las curvas características del diodo B - E (mucho menos la familia para distintos VCE ) y debido al
relativamente pequeño espectro de variación de la tensión VBE alrededor de la tensión de umbral (que llamaremos
VBEu = 0,7 V en el silicio y 0,2 V en el germanio) resultará igualmente aproximado pero mucho más simple el
tomar como valor para VBE a dicha tensión de arranque o de umbral VBEu .
Con ello la ecuación (I.11.) se simplifica a:
VBB - VBEu
IBQ = ----------------- (I.11’.)
RB
y entonces, para los valores numéricos del circuito de la figura I.16. se tiene: IBQ = (2,2 - 0,7) / (47 . 103) = 30 µA.
El paso restante que falta considerar es la vinculación entre las características de entrada y las de salida
establecida por el propio transistor a través de la ecuación (I.9.) idealizada (ICBo = 0 para T = 25 º C), vinculación
24
ésta que se tuvo en cuenta al construir la familia de curvas características de salida para EC. Ello equivale
gráficamente a seleccionar entre aquellas curvas a aquella cuyo parámetro responde al valor de IBQ = 30 µA recién
calculado, la que al interceptar a la R.C.E. determina el punto de trabajo estático Q que por ello satisface todos los
condicionamientos analizados simultáneamente.
Tal como se observa en la figura I.17. los valores correspondientes a las coordenadas de dicho punto Q nos
proporcionan la solución al problema de análisis de la polarización del transistor, encarado en el primer paso del
principio de superposición, permitiéndonos predecir un funcionamiento como amplificador (dentro de la zona
activa):
ICQ = 6 mA y VCEQ = 6 V
ya que, al ser VCEQ < BVCEo se halla fuera de la zona de ruptura, dado que ICQ > 0 está fuera de la zona de corte, en
razón de que VCEQ > VCE(sat) también se encuentra fuera de la zona de saturación y debido a que ICQ < ICMAX el
transistor trabaja en una región donde el hFE despliega sus mejores valores.
I.3.2. - Análisis del Funcionamiento Dinámico:
Sin dejar de considerar dicha forma de operación estática del transistor, pasamos ahora a cuantificar las
componentes dinámicas que se estudian en el segundo paso del principio de superposición, por lo que a partir del
circuito original, anulamos ahora las fuentes de alimentación o estáticas y construimos así el circuito equivalente
para la señal o circuito equivalente dinámico, tal como se representa en la figura I.18.
También ahora tenemos un circuito con dos mallas independientes (entrada y salida) y el transistor, solo que
al contener una fuente de tensión independiente variable en el tiempo en dicho circuito se desarrollarán las
componentes dinámicas de las corrientes y tensiones, las que resultarán de considerar los condicionamientos que
imponen mallas y transistor de manera muy similar a lo realizada para las componentes estáticas.
25
En tal sentido, y tal como ya lo hiciéramos con el diodo semiconductor, la linealización del transistor nos
permite caracterizar a su diodo B - E a través de la resistencia dinámica de este diodo, que para esta configuración
del transistor (EC) representa la RESISTENCIA DE ENTRADA DEL TRANSISTOR EN EMISOR COMÚN con
su correspondiente parte ohmica y su resistencia de juntura b-e (rb + rbe ). Dado que para el calculado valor de
corriente ICQ aproximadamente igual a IEQ (bajo) predomina la resistencia de juntura, dicha resistencia de entrada es
posible determinarla de manera similar a lo visto con anterioridad, es decir:
(VBE /VT ) (VBE /VT ) dIB

I E = I C = IS . e y como IB = IC / hFE se tendrá: IB = (IS / hFE ) . e luego gbe = -------
dVBE
gbe = IBQ / VT y rbe = VT / IBQ = (25 . 103) / ( 30 . 10-6) = 833 Ohm
Entonces el circuito equivalente dinámico de entrada linealizado se representa en la figura I.19. En él, las
componentes dinámicas resultarán:
ib = vs / (RB + rbe ) y como en nuestro caso RB >> rbe y vs = VSmax . sen (ωt)
ib = Ibmax . sen (ωt) en donde Ibmax = VSmax / RB = 1 (V) / (47 . 103 )(Ohm) = 20 µA aproximadamente.
por su parte, la tensión de entrada al transistor amplificador:
vbe = Vbemax . sen (ωt) (I.12.)
con Vbemax = Ibmax . rbe = 20 . 10-6 . 833 = 16,7 mV
Así en atención a la idealización del transistor, en la malla de salida dinámica también resultará ic = hFE . ib
una corriente con forma de señal senoidal:
ic = Icmax . sen (ωt) = hFE . Ibmax . sen (ωt) con Icmax = 200 . 20 . 10-6 = 4 mA
y planteando la ecuación de esta malla dinámica:
vce + ic . RC = 0 o bien: ic = -vce / RC (I.13.)
la tensión de salida del circuito amplificadorserá:
vce =- ic .RC también senoidal cuya Vcemax = Icmax RC = 4.10-3 .103 = 4 V
vce = -Vcemax . sen (ωt) (I.14.)
Corresponde ahora pasar al tercer paso del principio de superposición en donde hallaremos las componentes
totales de las corrientes y tensiones, las que por la linealidad impuesta surgen de la suma de la componente estática
más la componente dinámica. Así en la malla de entrada se tendrá:
iB = IBQ + ib = IBQ + Ibmax . sen (ωt) = 30 (uA) + 20 (uA) . sen (ωt) (I.15.)
vBE = VBEu + vbe = VBEu + Vbemax . sen (ωt) = 0,7 (V) + 0,0167 (V) . sen (ωt)
mientras que en la malla de salida:
iC = ICQ + ic = ICQ + Icmax . sen (ωt) = 6 (mA) + 4 (mA) . sen (ωt) (I.16.)
vCE = VCEQ + vce = VCEQ - Vcemax . sen (ωt) = 6 (V) - 4 (V) . sen (ωt) (I.17.)
I.3.3. - Interpretación gráfica del funcionamiento dinámico del Amplificador EC:
26
Esta interpretación se llevará a cabo sobre las mismas curvas características de salida para EC de la Figura
I.17., en donde en un paso previo ya se halló el punto de funcionamiento estático Q, con el objeto de tener en cuenta
el condicionamiento que impone el transistor ahora en lo que respecta al funcionamiento dinámico. Para tal fin,
sobre dichas curvas dibujaremos también el condicionamiento que impone la malla de salida dinámica, representado
a través de la ecuación (I.13.). Esta tarea la realizamos en una nueva gráfica incluida en la figura I.20.
La ecuación (I.13.) representada en el plano de las características de salida de EC de la figura I.20.

nuevamente arroja como resultado una recta. En nuestro ejemplo la pendiente de esta nueva recta resulta también (-
1/RC ) (Por tratarse de un circuito simplificado. Como veremos en general difiere de la pendiente de la R.C.E.).
Dicha recta contiene a todos los posibles puntos de funcionamiento dinámicos, vale decir representa a la señal, y
como un valor particular de señal corresponde a aquellos wt = 0, 180º, 360º, en que la función seno es cero (es decir
señal nula), esta nueva recta debe contener también al punto Q.
Entonces como son conocidos un punto y la pendiente es posible trazar dicha recta. A la recta así hallada se
la denomina RECTA DE CARGA DINÁMICA - R.C.D. (que en este ejemplo y por simplicidad del circuito
coincide con la R.C.E.) y los puntos contenidos en ella son los únicos que satisfacen simultáneamente los
condicionamientos del transistor y de la malla de salida dinámica del circuito. Dichos puntos se definirán como
intersección de la R.C.D. con las curvas que se irán desarrollando para cada valor instantáneo del valor total de la
corriente de base iB .
Como puede observarse en el primer cuadrante de la figura I.20. se ha procedido a representar

esquemáticamente a dicho valor total iB dado por la ecuación (I.15.). mediante la función senoidal de amplitud Ibmax
= 20 µA montada sobre la componente continua IBQ = 30 µA. Para cada instante se tendrá un valor determinado de iB
y para el mismo puede imaginarse la recta horizontal correspondiente (que no se dibuja para mayor claridad de la
representación), y su correspondiente intersección con la R.C.D.
27
De la totalidad de dichos puntos se han identificado los llamados M y N que respectivamente corresponden
a los instantes de tiempo en que sen (ωt) = 1 y -1 y arrojan como resultado el máximo y mínimo valor total iB (iBM
= 50 µA e iBN = 10 µA) y por ello llamados puntos de máxima excursión hacia saturación y hacia el corte.
La proyección de los puntos de intersección instantáneos sobre la R.C.D. sobre el segundo y cuarto
cuadrante nos determinan las formas de señal de las componentes dinámicas de ic y vce montadas, respectivamente,
sobre las componentes de continua ICQ y VCEQ que respetan entonces las funciones de los valores totales iC y vCE
dados por las ecuaciones (I.16.) y (I.17.).
Puede comprobarse que debido a la linealización impuesta por la idealización del transistor las componentes
de señal obtenidas a la salida del amplificador (ic y vce ) resultan de idéntica forma (senoidal) con respecto a la señal
de entrada a amplificar (vs ). Solo corresponde destacar el cambio de fase de 180º en la tensión de salida vce
comparada con respecto a la corriente o tensión de entrada (ib o vbe ), lo cual se expresa diciendo que EL
AMPLIFICADOR EMISOR COMÚN PRODUCE UNA INVERSIÓN DE FASE EN LA TENSIÓN
AMPLIFICADA.
I.4. - COEFICIENTES DE AMPLIFICACION:
A los efectos de cuantificar la calidad amplificadora del circuito estudiado se pueden definir coeficientes de
amplificación tanto de la tensión como de la corriente, evaluando la relación entre las amplitudes de la salida y las de
entrada tal como se detalla a continuación:
vce -Vcemax -4
Amplificación de Tensión del Transistor en EC : AV = ------- = ----------- = ---------- = -236
vbe Vbemax 0,0167
vce -Vcemax -4
Amplificación de Tensión del Amplificador EC : AVs = ------ = ----------- = ------- = -4
vs Vsmax 1
ic Icmax 4 (mA)
Amplificación de Corriente del Amplificador en EC : AI = ------ = ----------- = -------------- = hFE = 200
ib Ibmax 0,02 (mA)
Icmax . Vcemax
Amplificación de Potencia del Transistor en EC : AP = --------------------- = AI .(-AV ) = 200 . 236 = 47200
Ibmax . Vbemax
El último coeficiente calculado muestra la capacidad amplificadora del elemento activo transistor bipolar.
La disminución del coeficiente de amplificación de tensión entre la ganancia del transistor en EC (AV ) y la ganancia
de la etapa amplificadora EC (AVs ) se debe a lo elemental del circuito, sobre todo en la malla de excitación al
contener al generador de excitación de tensión (vs ) en serie con una alta resistencia (RB ).
I.5. - INFLUENCIA DE LA DISPERSIÓN DE FABRICACIÓN:
En los Apartados precedentes pudo comprobarse el funcionamiento de un circuito amplificador bipolar en

la configuración emisor común. La idealización del transistor permitió una mayor simplicidad en el estudio para
facilitar su comprensión.
A partir de ahora comenzaremos a quitar hipótesis simplificadoras de manera de aproximarnos al hecho real
pero sin modificar la metodología empleada para el estudio. En tal sentido y en primer lugar comenzamos por
desidealizar parcialmente al transistor tomando en cuenta que su fabricación, a pesar de los avances tecnológicos y
especialmente en la electrónica de los componentes discretos, es fuertemente afectada por la dispersión, hecho éste
que, tal como lo manifestáramos con anterioridad se evidencia en que para transistores bipolares de igual tipo y hasta
de la misma serie de fabricación el parámetro hFE varía típicamente entre 1 y 3 veces. Frente a este hecho, cómo se
verá afectada la operación del circuito amplificador que acabamos de estudiar?
28
Para responder este interrogante vamos ha reexaminar la operación de dicho circuito amplificador
suponiendo que por alguna razón fue necesario reemplazar al transistor por otro, del mismo tipo y de la misma serie
de fabricación, solo que por efectos de la dispersión, el nuevo componente presenta un hFE (también efectivo;
porque lo obtenemos por medición) diferente al anterior, por ejemplo hFE = 300 (200 era el valor anterior del
transistor reemplazado). Aclaramos que el resto del circuito no se cambia en absoluto.
Para posibilitar el nuevo análisis debemos reconstruir las curvas características de salida de EC idealizadas
y correspondientes al nuevo transistor. Ello lo concretamos en la figura I.21., en donde además, al tener en cuenta
que la malla de salida del circuito no ha cambiado, representamos la R.C.E. que al igual que la del caso anterior
estará pivoteando en el valor VCC = 12 V (punto B) y continuará cortando al eje de ordenadas en ICA
= VCC /RC = 12 mA. (punto A).
Dado que tampoco ha cambiado la malla de entrada del circuito y se continua operando con un transistor de
silicio NPN cuya tensión de umbral del diodo base - emisor sigue siendo VBEu = 0,7 V , la corriente estática en dicha
malla continúa siendo IBQ = 30 mA., lo cual constituye una particularidad del circuito estudiado, particularidad ésta
que destacamos diciendo que dicho circuito POLARIZA CON CORRIENTE DE BASE CONSTANTE (IBQ ).
En la figura I.21. además de la familia de curvas del nuevo transistor se han dejado impresas también las
que correspondían al transistor reemplazado con un trazo mas tenue y con fines de comparación. De dicha
comparación se puede notar que una dispersión en el sentido de producir un hFE mayor, gráficamente se manifiesta
como si la familia de curvas se desplazara hacia arriba, aumentando la separación entre cada una de dichas curvas.
Como consecuencia de todo ello ahora ICQ = hFE . IBQ = 300 . 30 . 10-6 = 9 mA y por lo tanto ahora
VCEQ = 3 V.
Con el mismo objetivo de comparación en la misma figura I.21. se ubicó la posición que respetaba el punto
Q para el transistor original concluyéndose que el efecto de la dispersión como la considerada es el corrimiento del
punto desde la posición Q hasta una nueva llamada Q’, en el sentido de corrientes crecientes. Todo pasa como si el
punto de operación estático hubiera recorrido por la R.C.E. la distancia comprendida entre Q y Q’ por efectos de la
dispersión de hFE .
Pese a ello sin embargo y todavía sin considerar a la señal, ninguna otra cosa puede agregarse ya que el
nuevo Q’ continua ubicado en la zona activa, es decir que el transistor podrá continuar realizando el efecto de la
amplificación.
Introduciendo ahora la señal de excitación, de igual amplitud a la que se aplicaba con el otro transistor (1
V) se observa que por introducirnos en la zona de saturación durante una fracción del semiciclo positivo de la
excitación, la señal a la salida del amplificador, tanto ic como vce , se ven recortadas y el circuito amplificador deja
de funcionar correctamente ya que produce una enorme deformación de la señal amplificada. Sacamos como
conclusión que ello se debe al aumento del parámetro hFE que en el circuito de polarización que estamos estudiando
produce un desplazamiento hacia arriba del punto Q sobre la R.C.E.
29
Si el hFE del transistor reemplazante hubiera sido menor al del transistor original solo se observaría una
disminución de la excursión, o sea de la señal de salida, lo cual significa una disminución de los coeficientes de
amplificación. Si deseara visualizarse un recorte por invasión de la zona de corte debe incrementarse el nivel de
excitación de modo que Ibmax supere los 30 µA en nuestro ejemplo.
I.6. - CIRCUITO DE ESTABILIZACIÓN CORRIENTE-SERIE:
Profundizando el estudio del efecto observado en el circuito estudiado precedentemente, puede notarse que
una vez cambiado el transistor (por otro de mayor hFE ), puede hacerse bajar el punto de reposo a su zona de
ubicación primitiva si con la misma R.C.E. hacemos disminuir la corriente de base IB .
Si el problema se sitúa en el proyecto de una serie de fabricación de un buen número de amplificadores, con
el objeto de incorporar una solución para todos los circuitos y no individualmente ya que esto exigiría un tratamiento
muy costoso, correspondería introducir en el circuito un mecanismo automático tal que frente al hecho producido
por la dispersión y con independencia de los diferentes valores de hFE que se presenten por dicha causa, corrija total
o por lo menos parcialmente el efecto observado de la deformación por recorte de la señal.
Con ese objetivo al reexaminar la figura I.21. debe notarse que el circuito maneja dos variables eléctricas
que son capaces de detectar el movimiento del punto de funcionamiento estático cuando, a consecuencia del
aumento en hFE se desplaza desde la posición Q hacia Q’; estas son el aumento de ICQ y la disminución de VCEQ ,
ambas variables de la malla de salida, mientras IB , que de acuerdo al primer párrafo debería disminuirse, es otra
variable eléctrica que maneja el circuito pero ahora de la malla de entrada.
Se concluye la reflexión estableciendo que dicho mecanismo automático de regulación del punto Q debería
estar basado topológicamente, en la vinculación eléctrica de ambas mallas de modo que cuando en la malla de salida
ICQ aumente, en la malla de entrada IB baje. En el ejemplo numérico analizado se observa que el aumento de hFE de
200 á 300 produjo un incremento en ICQ de 6 á 9 mA y que para volver al valor original la corriente IB debería
30
disminuirse a 20 µA (la nueva curva para 20 µA coincide con la posición que tenía la anterior de 30 µA y ambas
definen la ICQ = 3 mA).
Tal mecanismo o técnica de regulación del punto Q se reconoce en la especialidad bajo el término de
ESTABILIZACIÓN o bien REALIMENTACIÓN NEGATIVA DE LAS COMPONENTES ESTÁTICAS y si se
incorpora en el circuito tomando como señal error que detecte el corrimiento del punto Q a la corriente ICQ , la
vinculación de las mallas de salida y de entrada, tal que haga variar a IB se logra con el agregado del resistor RE en el
terminal de emisor, tal como se observa en el circuito de polarización indicado en la figura I.22., que por tal razón
recibe el nombre de CIRCUITO DE ESTABILIZACIÓN POR CORRIENTE-SERIE.
Sobre dicho resistor RE se desarrolla una diferencia de potencial VRe proporcional a la corriente de emisor, o
sea proporcional a ICQ y la misma forma parte ahora de las ecuaciones de malla, tanto de la salida como de la
entrada, particularmente en la malla de entrada del circuito de la figura I.22. la segunda Ley de Kirchoff establece:
VBB - IB . RB - VBE - IE . RE = 0 (I.18.)
y en ella, admitiendo la constancia en VBB y en VBEu , si a partir de una condición normal de Q, se produce un
aumento en ICQ y hay un desplazamiento desde Q hacia Q’, se produce un aumento en la caída de tensión (IE . RE ),
para mantener el equilibrio debe disminuir el término (IB . RB ) o sea que debe bajar la corriente IB , produciéndose
así el efecto buscado.
Para confirmar este análisis cualitativo seguidamente trataremos de expresar matemáticamente el efecto y la
medida de la estabilización, aclarándose que desde el punto de vista de la metodología de estudio, si bien no los
detallaremos, seguiremos los mismos pasos recorridos en cuanto a los condicionamientos analizados en el circuito
anterior. Para tal fin considerando:
IE = IC + IB así como IB = IC /hFE , y reemplazando en (I.18): VBB - VBE - IC .[ RE + (RE /hFE ) + (RB /hFE )] = 0
En esta última, dado los valores típicos de hFE puede despreciarse el término (RE / hFE) frente al término RE e
imponiendo la condición del diodo base-emisor (VBE = VBEu ):
VBB - VBEu
ICQ = ----------------------- (I.19.)
RE + (RB /hFE )
Entonces si se desea que el punto de reposo Q se mantenga fijo deberá ser ICQ = CONSTANTE,
independientemente de los cambios de hFE , por lo que se buscará que:
RE >> (RB /hFE ) (I.20.)
La medida en que dicha desigualdad debe cumplirse es una cuestión de lógica o sentido común. Los
componentes pasivos de los circuitos, tal como el resistor RE también son afectados por la dispersión de fabricación
al punto que las series de fabricación se clasifican de acuerdo a su tolerancia; existiendo en el mercado resistores del
10 %, o del 5 % (entre otras) de tolerancia, lo cual significa que su valor variará, de resistor en resistor, en un ±10 ó
±5 % alrededor del valor nominal. El sentido común indicaría que la desigualdad debería cumplirse por lo menos
hasta que el término (RB /hFE ) adquiera un valor del mismo orden o inferior al de la dispersión de RE .
Por ejemplo en un caso de verificación como el de nuestro circuito y atendiendo al hecho de que estemos
utilizando resistores del 10 % de tolerancia, diremos que ICQ = CONSTANTE si se cumple la desigualdad en el
orden de diez (10) veces, de modo que las variaciones de hFE produzcan un efecto de orden a lo sumo similar
comparado con el debido a la dispersión de RE.
En forma paralela, esta característica nos puede sugerir un criterio bastante aceptado para encarar el
problema de proyecto, a la hora de adoptar el valor de resistencia de alguno de los dos resistores (RE o RB ) que
conforman la condición:
31
RB
RE > [ 10 . ----------] (I.21.)
hFEmin
Cabe destacar que esta condición matemática tiene un significado eléctrico muy claro. Antes se detalló la
acción estabilizadora de la diferencia de potencial en RE , ahora agregamos que para que las variaciones de esta VRe
sean efectivas no deben ser compensadas muy rápidamente por los cambios en la caída de tensión (IB . RB )
originados por la variación necesaria en IB y para ello es preciso que el valor de RB quede limitado en relación al de
RE tal como lo expresa la desigualdad (I.20.).
Por su parte de la malla de salida del circuito de la figura I.22. la misma Ley de Kirchoff establece una
ecuación similar a la que obtuvimos con el circuito de la figura I.16., es decir:
VCC - IC . RC - VCE - IE . RE = 0
por lo que ahora, adoptando la modalidad de expresar a la tensión VCE en función de la corriente IC , reemplazando a
la corriente IE = IC [1 +( 1/hFE )], despreciando el término dependiente de (RE /hFE ) frente a (IC . RE ) y
condicionando la ecuación para el particular valor de ICQ hallado por la ecuación (I.19.), se tendrá:
VCEQ = VCC - ICQ . (RC + RE ) (I.22.)
Si se efectuara una interpretación gráfica del principio de operación del circuito de la figura I.22,
particularmente de la ecuación de su malla de salida (expresión (I.22.) planteada para cualquier IC ), se comprobaría
que la pendiente de la nueva R.C.E. quedaría ahora fijada por el valor [-1/(RC + RE )] ya que la resistencia de carga
estática o resistencia total equivalente conectada entre colector y emisor del transistor REST es el resultado de la
asociación serie de los resistores RC y RE , es decir (RC + RE).
I.6.1. - Circuito práctico de Polarización y Estabilización para Emisor Común:
Partiendo de la figura I.22. y con la finalidad de utilizar una sola fuente de alimentación para polarizar al
transistor es posible hacer que ambas mallas (la de entrada y la de salida) compartan la misma fuente de
alimentación, tal como se observa en el circuito de la figura I.23. Cabe observar que si en dicho circuito recorremos
las dos mallas y las redibujamos en forma apropiada, es posible volver a la misma topología de la figura I.22., con la
única salvedad que el nombre de las fuentes de alimentación de dichas dos mallas es ahora el mismo (Vcc).
Justamente este simple hecho trae aparejada una limitación del circuito; la dificultad de cumplimentar con la
desigualdad planteada en la expresión (I.20.), es decir el cumplimiento del principio de la estabilización se torna
dificultoso.
Efectivamente, ya que en proporción directa al valor de hFE, en la malla de entrada IB siempre resulta muy
inferior a IC de la malla de salida y atendiendo además el hecho de que VCE en la malla de salida es siempre del
orden de varios Volt, mientras que VBEu en la de entrada no alcanza al valor del Volt, en el circuito de la figura I.23.
siempre se tendrá un resistor RB de resistencia muy grande (mucho mayor que el correspondiente al circuito de la
figura I.22.) comparado con REST = RC + RE, con lo que resulta problemático, la mayoría de las veces, cumplir con
la desigualdad (I.20.) en una proporción adecuada.
Por este motivo para usar una sola fuente de alimentación, polarizar y estabilizar adecuadamente dicha
polarización, para la configuración EC se emplea muy frecuentemente un circuito práctico, tal como el presentado en
la figura I.24. en donde se recurre a un divisor resistivo de tensión para la polarización del circuito de base del
transistor, en modo de tomar para esta malla solo una fracción de la tensión de alimentación que provee dicha fuente.
En el nuevo circuito se aprecia además la presencia de los condensadores CE , Ci y Co que se justifican

siguiendo este razonamiento: CE cumple la función de cortocircuitar al resistor RE para las componentes dinámicas
para que éste no lleve a cabo el mismo mecanismo de realimentación negativa para dichas componentes, lo que
acarrearía, como se verá oportunamente, una caída en la amplificación, mientras Ci y Co aislan, desde el punto de
vista de las componentes estáticas o continua, a la etapa amplificadora de sus circuitos de excitación y de carga,
32
respectivamente, dado que los mismos en el caso más general pueden constituirse como otros dispositivos
electrónicos a los que interesa no afectar con dichas componentes (y viceversa).
Tales circuitos de excitación y de carga son representados mediante sus circuitos equivalentes: el excitador
mediante un modelo de Thevenin (Vs - Rs), también podrá ser el modelo de Northon (Is - Rs), y la carga mediante el
resistor RL que representa la resistencia equivalente de entrada del circuito real.
En este último circuito, para las componentes de C.C. a lo largo de la malla compuesta por la fuente Vcc y
los resistores R1 y R2 , entre los extremos de R2 (o sea entre base B y tierra T), aplicamos el Teorema de Thevenin y
se obtiene:
R2 R1 . R2
VBT = Vcc . ------------- (I.23.) RBT = -------------- = R1 // R2 (I.24.)
R1 + R2 R1 + R2
a los efectos de llevar a cabo un circuito equivalente estático mucho más simple, tal como el representado en la
figura I.25. llegándose a una topología totalmente similar al de la figura I.22. ya estudiada.
Obsérvese que para las componentes estáticas, CE se comporta como un circuito abierto, mientras que para
las componentes dinámicas, al ser su valor lo suficientemente grande, para la menor frecuencia de trabajo se podrá
considerar que su reactancia tiene un valor despreciable, comportándose como un cortocircuito. De este modo RE no
formará parte de las mallas equivalentes dinámicas ni de entrada ni tampoco de salida. Es por ello que la R.C.D.
definida para este nuevo circuito tendría una pendiente [-1/(RC//RL)] o sea diferente a la de la R.C.E., tal como
veremos en el problema de verificación que encararemos seguidamente.
I.7. - EXCURSIÓN SIMÉTRICA MÁXIMA:
Supongamos que se nos presente la necesidad de verificar el comportamiento de un circuito similar al

descripto en la figura I.24, en donde el transistor es el mismo que se tenía en el circuito de la figura I.22, con
hFE = 200 ; VCE(sat) = 0,5 V y los valores de los restantes componentes resultan:
33
Vcc = 9 V - R1 = 82 KOhm - R2 = 68 KOhm - RE = 3,3 KOhm - RC = 1,2 KOhm - Rs = 5 KOhm y

RL = 10 KOhm.
El circuito equivalente estático de la figura I.25. se determina calculando los componentes del circuito
equivalente Thevenin del divisor del circuito de base, según las expresiones (I.23.) y (I.24.) que arrojan como
resultado:
R2 68 R1 . R2 82 . 68 . 103
VBT = Vcc . ------------- = 9 . ------------ = 4,08 V y RBT = -------------- = ------------------ = 41,1 KOhm
R1 + R2 82 + 68 R1 + R2 82 + 68
por lo que se tiene:

RBT/hFE = 41100/200 = 205 Ohm , o sea algo menos que (1/16) veces el valor de RE de modo
que calculamos el valor de ICQ despreciando el término dependiente de hFE de la ecuación (I.19.):
VBT - VBEu 4,08 - 0,7

ICQ = ----------------- = -------------- = 1,2 mA
RE 3,3 . 103
con lo que de (I.22.):

VCEQ = VCC - ICQ . (RC + RE ) = 9 - 1,2 . 4,5 = 3,6 V
concluyéndose esta parte del estudio con un punto de reposo ubicado en las coordenadas:
ICQ = 1,2 mA y VCEQ = 3,6 V
dentro de la zona activa del transistor bipolar.
Con relación al análisis dinámico se observa que en este problema de verificación el generador de señal de
excitación, al representar a la información a amplificar, se ha asumido desconocido, de modo que lo único que resta
realizar es encontrar la capacidad potencial que el circuito amplificador tiene de entregar dicha señal a la salida. Ello
equivale a estudiar y calcular la capacidad de excursión o máximo alejamiento de los puntos de excursión máxima
(M y N) tanto hacia el corte como hacia la saturación medidos en términos de la amplitud Vcemax .
Para tal fin realizamos una nueva interpretación gráfica de estos conceptos llevando a cabo la
representación gráfica de la figura I.26., partiendo de la ubicación sobre un plano IC - VCE , de la R.C.E. y el punto
Q recién hallado.
Deseamos trazar a continuación la R.C.D. ya que sobre ella se desarrollan los puntos correspondientes a
excursión de señal. Con ese objetivo recordamos que el punto Q debe pertenecer a la misma, por lo que para trazarla
no tenemos más que hallar otro punto de dicha R.C.D. Para ubicar ese otro punto con ayuda de la malla de salida
equivalente dinámica establecemos la ecuación perteneciente a dicha recta, es decir:
-vce
ic = -------- (I.25.) con Rdin = RC // RL = 1,071 KOhm
Rdin
y mediante el procedimiento de incrementos a partir del punto Q encontramos un:
∆ VCE = - ∆ IC . Rdin resultante de interpretar a las componentes dinámicas como variaciones de las estáticas.
Así, tomando como - ∆ IC (incremento negativo o decremento de IC ) al mismo valor ICQ = 1,2 mA , se
obtiene el correspondiente incremento en VCE :
∆VCE = 1,2 . 1,071 = 1,285 V
34
que en la gráfica ubicaremos a partir de VCEQ sobre el eje de las tensiones, generándose de esta manera el punto
buscado en VCEC = VCEQ + ∆VCE = 3,6 + 1,285 = 4,885 V (punto C). Finalmente, uniendo el punto C con el Q y
prolongando la línea hacia la zona de saturación se obtiene la R.C.D. buscada.
Puede constatarse que la máxima excursión hacia el corte, que llamaremos Vcemax(CORTE) la genera un punto
N resultante de la intersección de la R.C.D. con la línea frontera con la zona de corte, lo que arroja un segmento QN
cuya proyección sobre el eje de absisas es precisamente el ∆VCE calculado precedentemente por lo que:
Vcemax(CORTE) = ICQ . Rdin = 1,285 V (I.26.)
Por otra parte la máxima excursión hacia la zona de saturación estará limitada por el punto de intersección
de la R.C.D. con la línea frontera con la zona de saturación trazada verticalmente por el valor VCEsat . En el ejemplo y
entre los datos del transistor hemos supuesto un valor de VCEsat de 0,5 V y en la figura I.26. se ha trazado dicha línea
frontera. En consecuencia la máxima excursión hacia la saturación, que llamaremos Vcemax(SATUR) estará dada por:
Vcemax(SATUR) = VCEQ - VCEsat = 3,6 - 0,7 = 2,9 V (I.27.)
Si finalmente tomamos como señal de excitación a una señal simétrica, tal como la senoidal, la máxima
excursión permitida sin invasión de las zonas de alinealidad (corte o saturación) quedará limitada por aquella
magnitud calculada por las expresiones (I.26.) y (I.27.) que arroje como resultado el menor valor; en nuestro ejemplo
numérico Vcemax(CORTE) = 1,285 V y el punto M de máxima excursión hacia saturación quedará ubicado de modo que
QM = QN con lo que finalmente, la excursión simétrica máxima resulta:
Vcemax = 1,285 V
No cabe duda entonces que el punto Q que permitiría la mayor excursión simétrica máxima será aquel para
el cual las expresiones (I.26.) y (I.27.) arrojen idénticos resultados, tratándose entonces de un punto Q que divide a
la parte útil de la R.C.D. en dos segmentos iguales (QM = QN con M y N ubicados en las fronteras con las zonas de
saturación y corte).
35
I.7.1. - Criterios de Proyecto:
El análisis realizado en el problema anterior en cuanto a la capacidad de excursión simétrica máxima, nos
permite constatar que la menor o mayor importancia de dicha capacidad dependerá de la cantidad de señal de
excitación a la que será sometida la etapa. Como veremos, a los circuitos amplificadores se los puede diferenciar en
dos grupos bien definido, aquellos que manejan gran nivel de señal y que por lo tanto excursionan hasta puntos
cercanos a las fronteras del corte y la saturación, y otros en los que por el contrario las excursiones se limitan a una
zona cercana al punto de reposo, denominados de bajo nivel o de pequeña señal.
Indudablemente en los primeros el concepto de excursión simétrica máxima adquirirá una importancia
mayor y por ello el mejor punto de reposo para este tipo de etapas será aquel que divida a la parte útil de la R.C.D.
en dos segmentos iguales. En cambio en el caso de etapas de bajo nivel una situación de Q como la indicada sólo
nos asegurará una operación en la zona activa más lineal del transistor y con menor riesgo de recortes tanto por corte
como por saturación.
En un problema de proyecto se diría que para una etapa de gran señal sería obligatorio proyectar con un
punto de reposo centrado en la parte útil de la R.C.D. mientras que en una etapa de pequeña señal, si no existieran
otras restricciones, un punto centrado sería solo aconsejable.
En consecuencia veremos seguidamente algún criterio útil para la resolución del problema de proyecto de la
polarización. Paralelamente iremos resolviendo un problema numérico consistente en modificar el circuito del
ejemplo anterior de modo que la polarización permita la mayor excursión simétrica máxima. Partimos de la ecuación
(I.25.) correspondiente a la R.C.D. En la misma interpretaremos a las componentes dinámicas en función del valor
total menos la componentes estáticas, es decir:
- (vCE - VCEQ )
iC - ICQ = --------------------
Rdin
y a partir de ella expresaremos las condiciones de un punto M contenido en la R.C.D., de máxima excursión hacia
saturación, ubicado sobre la línea frontera con la zona de saturación (vCEM = VCEsat ) tal que, en términos de
corrientes, su separación con Q sea la misma que la separación de Q con la línea frontera con la zona de corte (iCM
= 2 . ICQ ):
-(VCEsat - VCEQ ) VCEQ - VCEsat

2 ICQ - ICQ = ----------------------- ; ICQ = ----------------------- (I.28.)
Rdin Rdin
Incorporando ahora la ecuación de la R.C.E. planteada también para el punto Q buscado, dado por la
ecuación (I.22.) con REST = RC + RE:
VCC - ICQ . REST - VCEsat VCC - VCEsat

ICQ = ------------------------------------- ; ICQ = ----------------------- (I.29.)
Rdin REST + Rdin
Así, mientras la ecuación (I.29.) nos permite hacer el cálculo analítico de la corriente de polarización para
el punto Q buscado, como veremos, la (I.28.) nos conduce al mismo resultado pero operando gráficamente sobre un
plano IC - VCE tal como puede observarse en la figura I.27.
Hagamos los cálculos para nuestro ejemplo numérico suponiendo un transistor con VCE(sat) = 0,7 V:
REST = RC + RE =2 . 103 + 3,3 . 103 = 4,5 KOhm y Rdin = RC // RL = 1,071 KOhm,
por lo tanto: 9 - 0,7

ICQ = ---------------------- = 1,49 mA y VCEQ = 9 - 1,49 . 4,5 = 2,3 V
(4,5 + 1,07) . 103
36
Tal como puede comprobarse en la figura I.27. el punto Q dado por las coordenadas calculadas
precedentemente, sobre la R.C.E. correspondiente, también se define mediante la intersección de dicha R.C.E. con la
recta auxiliar representada por la ecuación (I.28.) en donde se interpreta que ICQ y VCEQ son las variables o
incógnitas representadas en los ejes del plano IC - VCE.
Ahora con este nuevo punto de reposo puede comprobarse la obtención de la mayor excursión simétrica
máxima posible y por supuesto, mayor de la que se tenía de acuerdo a la verificación realizada anteriormente, ya
que:
Vcemax(CORTE) = ICQ . Rdin = 1,49 . 1,071 = 1,6 V y Vcemax(SATUR) = VCEQ - VCEsat = 2,3 - 0,7 = 1,6 V
Finalmente procedemos a calcular el divisor de polarización de base para la nueva corriente ICQ :
VBT = VBEu + ICQ . RE = 0,7 V + 1,49 . 3,3 = 4,92 V y RBT < (RE . hFEmin /10) = 3,3 . 103 . 100 / 10 = 33 KOhm
en donde hemos considerado un hFEmin = 100. Asimismo a partir de las ecuaciones (I.23.) y (I.24.):
R1 . R2 Vcc
de (I.23.) R1 . VBT = Vcc . ------------- y considerando (I.24.) R1 = --------- . RBT (I.30.)
R1 + R2 VBT
y en forma similar se obtiene: RBT

R2 = ------------------ (I.31.)
1 - (VBT / Vcc)
entonces reemplazando valores se tendrá:
9V 33 KOhm
R1 = ----------- . 33 KOhm = 60,3 KOhm y R2 = ------------------- = 72,6 KOhm
4,92 V 1 - (4,92 / 9)
debiéndose a continuación adoptar los valores comerciales más cercanos:
R1 = 56 KOhm y R2 = 68 KOhm
en este caso ambos por defecto a los fines de mantener la relación de división (I.23.) necesaria y el cumplimiento de
la desigualdad (I.21.) que asegura la estabilización de la polarización.
I.8. - DISTORSIÓN POR ALINEALIDAD:
En el Apartado I.5. precedente con el objeto de quitar hipótesis de idealización del transistor bipolar se
consideró la influencia de la dispersión de fabricación y posteriormente se incorporó la técnica de estabilización de
la polarización para atenuar o si fuese posible anular sus efectos.
Con igual objetivo a continuación estudiaremos las consecuencias que trae aparejado el hecho de que la
ganancia estática de corriente para emisor común (hFE ) no permanezca constante en un entorno de valores
cambiantes de la corriente de colector IC .
Tal característica real de los transistores bipolares se vio reflejada en la gráfica de la figura I.14. e
interpretada sobre la familia de curvas características de salida de EC se manifiesta en la diferente separación entre
curvas para igual cambio de IB. Simultáneamente también consideraremos que al ser la resistencia de salida del
transistor en EC grande pero no infinita, dicha familia de curvas posee cierta pendiente (dejan de ser horizontales)
que se acrecienta a medida que crece IC.
Dicha familia de curvas se han vuelto a representar en la figura I.28. aunque solo en la parte que resulta de
interés. Sobre dicha familia se ha supuesto un punto de funcionamiento estático Q y una dada R.C.D.:
37
Para cada valor total de iB (a, 2a, 3a, etc.), por intersección de la curva que le corresponde con la R.C.D. se
tiene un dado valor total de iC. Haciendo una tabla de valores para ambas variables y para todos los puntos que se
individualizan, luego puede ejecutarse otra representación gráfica en donde puedan observarse, sobre un par de ejes
iC e iB , la totalidad de los valores de dicha tabla. La característica así hallada expresa la ley que vincula la variable
de la salida iC con la correspondiente de entrada iB , por lo cual se suele denominar característica de transferencia
(salida en relación a entrada). Dicha representación gráfica, de manera genérica se ha llevado a cabo en la figura
I.29. El resultado corresponde a una ley no lineal o ALINEAL que origina una distorsión sobre la señal amplificada.
I.8.1. - Distorsión Armónica:
Efectivamente, si por una parte se compone ortogonalmente esta transferencia alineal con una única señal
cosenoidal, tal como se observa en la figura I.29., puede comprobarse fácilmente que lo obtenido deja de ser una ley
cosenoidal, notándose una deformación de ambos semiciclos, especialmente en las zonas cercanas a los picos o
máximos tanto positivo como negativo (redondeado o achatamiento de los picos). Un tratamiento matemático
mediante la serie de Fourier nos lleva a aceptar que a la salida del amplificador ya no se tiene la función cosenoidal
de frecuencia fundamental solamente, sino que aparece un contenido armónico tal como lo expresa la siguiente
ecuación:
iC (t) = ICQ + Bo + B1 . cos(ωt) + B2 . cos(2ωτ) + B3 . cos(3ωτ)+.......+ Bn . cos(nωτ) (I.31.)
Quiere decir que para una excitación o señal de entrada ib = K . cos(ωt) , en la salida aparecen armónicos
de amplitudes Bn y pulsaciones n.w representativos de la distorsión. En este caso la DISTORSIÓN ARMÓNICA se
evalúa para cada una de las armónicas, así para la armónica enésima la distorsión resulta:
Bn
Dn (%) = ------- . 100 (I.32.)
B1
38
mientras la distorsión total es:

D = [ D22 + D32 +.........+Dn2]1/2 (I.33.)
I.8.2. - Distorsión por Intermodulación:
Si por otro lado consideramos ahora una entrada que contenga dos o más componentes sinusoidales, la
característica de transferencia no lineal conduce a un segundo tipo de distorsión denominado DISTORSIÓN POR
INTERMODULACION.
Por ejemplo, si la señal de entrada es: ib = K1 . sen(ω1 t) + K2 . sen(ω2 t) , el análisis de Fourier de la

señal de salida contendrá componentes de frecuencias ω1 ; 2ω1 ;....; nω1 ; ω2 ; 2ω2 ;.....; mω2 y además (ω1 + ω2 ); (ω1
- ω2 ) ; (nω1 ± mω2) ; etc., constituyendo estas últimas las componentes de intermodulación.
En los amplificadores de audiofrecuencias distorsiones armónicas del orden del 1 % son ya perceptibles por
un oyente de oído aguzado, mientras que las componentes sumas y diferencias de frecuencias constituyen la fuente
principal de distorsión perceptible ya que producen unos agudos muy desagradables.
I.8.3.- Etapas de Gran Señal - Etapas de Bajo Nivel:
Como veremos más adelante, existen etapas amplificadoras que requieren altos niveles de excursión,
similares a los representados en las figuras I.28. - I.29. debido a la necesidad de entregar altos valores de potencia de
señal a la carga (etapas amplificadoras de potencia) o bien en etapas excitadoras. En ellas el parámetro distorsión
será uno de los que se considerará con mayor cuidado atento la característica de alinealidad con que dichos
amplificadores se comportan y en consideración a la Gran Señal con que excursionan.
Pero al mismo tiempo, debido a que normalmente las fuentes de información o señal o transductores no son
capaces de abastecer el requisito de excitación o señal de entrada de estas etapas de gran señal, entre ambos existen
otro tipo de etapas amplificadoras que se caracterizan por operar con cantidades de excursión muy pequeñas
alrededor del punto de reposo Q, tal que sobre la característica de transferencia de la figura I.29. solo se trabaja en
39
un pequeño sector de curva (a ambos lados de Q) que prácticamente sin error puede ser considerado como un
segmento de recta; este es el caso de los llamados Amplificadores de Bajo nivel o de pequeña señal.
En estos últimos tanto el nivel de potencia manejado como la distorsión por alinealidad resultan totalmente
despreciables por lo que el tipo de estudio que se realiza sobre ellos es muy diferente de las etapas de gran señal o de
potencia.
I.9.- RELACIONES DE POTENCIA Y RENDIMIENTO:
En oportunidad de reflexionarse acerca del mecanismo de la amplificación se ha dicho que al elemento

amplificador o elemento activo, en nuestro caso el transistor bipolar, se le debe suministrar energía eléctrica que el
mismo gobierna o modula en acuerdo con la señal de excitación. El elemento que entrega dicha potencia eléctrica es
la fuente de alimentación o batería y el que recoge dicha energía modulada al ritmo de la señal es la resistencia de
carga dinámica.
En esta parte estudiaremos todas las potencias en juego cuando tiene lugar dicho mecanismo y
cuantificaremos el rendimiento de conversión de potencia de C.C. en potencia de señal. Para tal fin, por una parte
definiremos a continuación a la Potencia Media o de Componente de Continua entregada o desarrollada en un
elemento cualquiera X:
T
Pcc = (1 / T) . vX . iX . dt
0
en donde vX e iX son los valores totales (suma de las componentes continua y dinámicas) de tensión y de corriente
sobre el elemento X considerado, es decir:
v X = VX + v x e iX = IX + ix
I.9.1.- Potencia de C.C. Entregada por la Fuente:
Con la definición anterior y teniendo en cuenta que en el caso de la fuente de alimentación Vcc del circuito
amplificador que estamos estudiando se tiene:
vX = Vcc (fuente de C.C.)
mientras que la corriente a través de la misma (iX ) es: iC = ICQ + Icmax . sen (ωt)
con lo que la potencia de continua entregada por la fuente es:
T
Pcc = (1 / T) . Vcc . [ICQ + Icmax . sen (ωt)]. dt
0
y como la integral en un período de la función senoidal es nula finalmente se tendrá:
Pcc = Vcc . ICQ (I.34.)
En realidad esta última es solamente la potencia que la fuente de alimentación entrega al transistor y a la
malla de salida. Si se desea tener en cuenta también a la pequeña potencia que se disipa en la malla de entrada, en la
misma expresión (I.34.) a la corriente ICQ se le deberá adicionar la corriente que se deriva por el divisor de
polarización de la base, corriente que ahora despreciaremos.
I.9.2.- Potencia Eficaz de Señal en la Carga:
Por definición esta potencia resulta ser el producto de los valores eficaces de la corriente y la tensión
entregadas en la salida del amplificador sobre la carga. Para el caso que nos ocupa, es decir el circuito amplificador
de la figura I.24. y con una señal senoidal:
Ps = Ic . Vce en donde para la señal senoidal: Ic = Icmax / 1,41 y Vce = Vcemax / 1,41
ya que Ic y Vce son los valores eficaces, mientras que Icmax y Vcemax son los llamados valores de pico y el
coeficiente 1,41 el factor de cresta de la función senoidal. Así, reemplazando se tiene:
40
Icmax . Vcemax
Ps = -------------------- (I.35.)
2
I.9.3. - Potencia Disipada por el Transistor:
La potencia total entrega al circuito de colector del amplificador se distribuye en parte como potencia de
C.C. que se disipa en la Resistencia de Carga Estática, otra parte como potencia de señal sobre la Resistencia de
Carga Dinámica y el resto, necesario para establecer el equilibrio energético, se disipa en la juntura base-colector del
transistor. En la juntura base-emisor del transistor también existe una disipación de potencia pero en atención a la
magnitud de los valores de corriente en la base y tensión base-emisor, comparados con los que se registran en la
juntura colectora, esta potencia es totalmente despreciable frente a la disipada en el circuito de colector que de este
modo se puede tomar como potencia disipada por el transistor (Pd).
De esta forma se puede plantear la siguiente ecuación representativa de dicho balance:
Icmax . Vcemax
Vcc . ICQ = ICQ2 . REST + ------------------ + Pd
2
En esta ecuación el primer miembro y el primer término del segundo miembro son fijos una vez definida la
polarización, mientras que el segundo término del segundo miembro es una función de la señal de excitación y por
ello variable e impredecible en el tiempo (información). Una situación muy común es que la excitación se anule. En
esas condiciones este segundo término del segundo miembro se hace cero y en consecuencia, el último término, es
decir la Pd adquiere su máximo valor que llamaremos Pdm , que en consecuencia resulta:
Pdm = Vcc . ICQ - ICQ2 . REST = ICQ ( Vcc - ICQ . REST)
y recordando la (I.22.) , la Potencia Disipada Máxima es:
Pdm = VCEQ . ICQ (I.36.)
La etapa que estamos analizando, en la que el funcionamiento dinámico o excursión de señal se desarrolla
en su totalidad dentro de los límites de la Zona Activa y Lineal, sin invasión de las zonas de corte ni de saturación,
recibe el nombre de Operación en CLASE A y la ecuación (I.36.) establece otra de las características distintivas de
esta forma operativa: el transistor disipa la mayor cantidad de potencia cuando no hay señal a amplificar y dicha
potencia disipada máxima es la que se le suministra a través de la polarización o punto Q.
Cuando se estudia un amplificador y sobre todo cuando el mismo es de potencia, es preciso comprobar que
el transistor bipolar se encuentra capacitado para disipar dicha potencia Pdm = VCEQ . ICQ .
I.9.4.- Rendimiento de Conversión de Potencia ( η ):
El Rendimiento de Conversión de Potencia cuantifica la eficiencia con la que el circuito amplificador

convierte potencia eléctrica de C.C. en potencia de señal sobre la carga y por definición resulta:
Ps
η % = −−−−− . 100 (I.37.)
Pcc
En un circuito amplificador clase A, tal como el que estamos estudiando, con acoplamiento a resistencia -
capacidad, si nos ubicamos en las mejores condiciones de excursión, es decir con R.C.E. y R.C.D. coincidentes
(REST = Rdin ), y en donde además suponemos VCEsat = 0 y con señal senoidal se tendrá:
Icmax . Vcemax ICQ . Vcc

Psmax = -------------------- = (Vcc/2) . (ICQ /2) = --------------
41
2 4
y en consecuencia el rendimiento, que bajo estas condiciones operativas diremos que es el Rendimiento Máximo
Teórico para operación en Clase A, con Acoplamiento a R-C y excitación senoidal será:
ηMAX = 25 %
Como veremos a través de algún ejemplo de aplicación, a la hora de optimizar este rendimiento, siempre en
operación clase A, se puede emplear otra forma de acoplamiento de la carga al circuito de colector, utilizando un
transformador. Puede asegurarse que para este tipo de amplificador el rendimiento máximo teórico puede
incrementarse a un 50 %.
Volviendo al ejemplo numérico para el que proyectamos un punto Q centrado, calculemos todos estos
parámetros:
Pcc = 9 (V) . 1,49 (mA) = 13,41 mW
Pdm = 2,3 (V) . 1,49 (mA) = 3,43 mW
Ps = 1,6 (V) . 1,49 (mA) / 2 = 1,2 mW
η = 1,2 (mW) . 100 / 13,41 (mW) = 9 %
En la figura I.30. se lleva a cabo la interpretación gráfica de las tres potencias definidas y recién calculadas.
Se desprende que en un plano IC - VCE estas potencias se representan como áreas y por consecuencia se concluye
que cuando es preciso amplificar grandes valores de potencias es imprescindible lograr una excursión simétrica
máxima lo mas grande posible y compatible con la distorsión y aumentar los niveles de las tensiones y corrientes que
se desarrollen en el circuito, a diferencia de las excursiones en las etapas de bajo nivel.
I.10. - RÉGIMEN DE DISIPACIÓN DE UN TRANSISTOR:
Es sabido que para que una juntura semiconductora se comporte como tal, su temperatura (Tj) no puede
superar un determinado valor límite máximo ya que superado el mismo, dicha juntura deja de comportarse de
acuerdo a las leyes matemáticas y demás características conocidas pudiéndose inclusive llegar a dañarse. Tal
información es normalmente proporcionada por los fabricantes bajo la forma de Tjmax estando sus valores típicos,
comprendidos entre unos 125 y 200 ºC para el caso de los transistores de silicio.
Por ejemplo en el caso de los transistores BD434-6-8 el fabricante especifica Tjmax = 150 ºC.
Otros fabricantes adoptan la forma de especificar un rango de temperaturas de operación o de

almacenamiento para el transistor, debiéndose interpretar a su límite máximo como la Tjmax . Por ejemplo para el
caso de los transistores tipo TIP3055 su fabricante indica rango de temperatura de operación de -65 á +150 ºC por lo
que interpretaremos Tjmax = 150 ºC.
A parte de la temperatura ambiente del medio que rodea a la juntura o al transistor, la temperatura de
juntura depende de la potencia eléctrica que se disipa en la misma así como de la facilidad que tenga para
desprenderse del calor generado por dicha disipación. Con la finalidad de estudiar los efectos térmicos que tienen
lugar en la juntura de un transistor, cuando montado en un determinado encapsulado se encuentra inmerso en un
medio ambiente con temperatura Tamb y disipa una potencia eléctrica VCE . IC , recurriremos a su interpretación por
medio de una ley eléctrica - la Ley de Ohm - que con otras variables, expresa un mecanismo similar.
En tal sentido consideremos que en la ley de Ohm térmica la corriente eléctrica es suplantada por la
potencia disipada en la juntura, las diferencias de potencial entre extremos de la resistencia eléctrica es reemplazada
por una diferencia de temperaturas y dicha resistencia eléctrica entendida como una resistencia térmica, entonces el
mecanismo que relaciona a las potencias disipadas y las temperaturas en el transistor puede ser considerado a través
de un circuito equivalente como el que se presenta en la figura I.31.
42
En dicho diagrama equivalente, con la llave LL abierta y al cabo de un cierto tiempo prudencial después de
colocado el transistor en el medio ambiente considerado, en general y con cierta aproximación todas las partes
constitutivas del transistor, es decir el encapsulado, la juntura, etc. adquirirán la misma temperatura del medio
ambiente. Quiere decir con LL abierta, en estado de régimen:
Tamb = Tc = Tj
Luego de cerrada la llave LL, tiene lugar un proceso transitorio en el que a consecuencia de la potencia
disipada en la juntura Pd, cierta cantidad de calor es retenida por la juntura y las temperaturas del encapsulado Tc y
de la juntura Tj se van modificando exponencialmente hasta llegar a un estado estacionario o de régimen que es el
representado por el circuito térmico de la figura I.31..
En dicho circuito, la resistencia térmica Rth = θ es un parámetro que mide la menor o mayor facilidad que
posee un medio cualquiera (por ejemplo la juntura) para desprenderse del calor generado por Pd haciendo que la
temperatura de dicho medio (Tj) se eleve. Así a mayor resistencia térmica le corresponderá un mayor aumento de la
temperatura. La unidad en que se mide la resistencia térmica es el (ºC/W) o su submúltiplo (ºC/mW) y normalmente,
se constituye en otra especificación que proporcionan los fabricantes. Por ejemplo, para el transistor tipo TIP51-2-3-
4 el fabricante especifica θJ-A -Resistencia Térmica Juntura - Ambiente- 35,7 ºC/W.
De acuerdo con la Ley de Ohm, la diferencia de temperatura (Tj - Tamb) resulta ser el producto de la
potencia disipada en la juntura (Pd) por la resistencia térmica juntura-ambiente ( θJ-A ), o lo que es lo mismo:
Tj = Tamb + θJ-A . Pd (I.38.)
En el circuito de la figura I.31. al poner en evidencia también al medio encapsulado puede comprobarse que
la asociación serie de resistencias térmicas resulta igual a la suma de las componentes, es decir que:
θJ-A = θJ-C + θC-A (I.39.)
43
A consecuencia de que existe un valor máximo admitido para la temperatura de juntura (Tjmax ) de la
ecuación (I.38) se desprende que para una dada resistencia térmica ( θJ-A ) habrá un cierto valor máximo de potencia
que es posible se disipe en la juntura, que llamaremos Pdmax , resultando:
Tjmax - Tamb
Pdmax = -------------------- (I.40.)
θJ-A
En algunas aplicaciones de los transistores en clase A, supuesto que el mismo trabaja al aire libre y para una
dada temperatura ambiente de trabajo, la polarización a la que es sometido puede producir una disipación de
potencia tal que su valor Pdm = ICQ . VCEQ supere el máximo admitido calculado según la expresión (I.40.). Tales
aplicaciones corresponden en general a amplificadores de gran señal o a etapas de potencia y en las mismas se suelen
utilizar transistores cuyos encapsulados vienen especialmente diseñados para ser montados sobre superficies
disipadoras.
La figura I.32. esquematiza el caso de utilización de un transistor montado no al aire libre sino sobre un
disipador. Todo pasa como si en el circuito de la ley de Ohm térmica, a la resistencia térmica encapsulado - ambiente
θC-A se le colocara una rama en paralelo con una resistencia de mucho menor valor (θC-D + θD-A), tal que la
resistencia equivalente paralelo queda dominada por la rama de menor valor, de modo que la nueva resistencia
térmica juntura-ambiente disminuye y puede hacer posible dicha disipación mayor.
En el caso de los transistores nombrados precedentemente como ejemplos, es decir BD434-6-8

(encapsulado SOT-32 también llamado TO-126), TIP3055 (encapsulado TO-03) o TIP51-2-3-4 (encapsulado TO-
03), previendo un montaje sobre disipador, los fabricantes también suministran la información respecto a la parte no
modificable de la resistencia térmica, es decir θJ-C, que respectivamente toman los valores de: 3,5 ºC/W , 1,39 ºC/W
y 1,25 ºC/W.
En el Capítulo XI (Electrónica Aplicada II) correspondiente a los Amplificadores de Potencia de B.F.

veremos como definir y calcular el tipo y las dimensiones necesarias de los disipadores mediante el empleo de
ábacos que facilitan dicha determinación.
I.10.- VALORES LIMITE DE TENSIONES Y CORRIENTES EN EL TRANSISTOR:
En oportunidad en que se definiera la Zona Activa del transistor, la misma fue limitada, entre otras, por la
zona de ruptura y por la que llamamos en ese momento Zona Limite de Corrientes. Mencionamos entonces la
influencia térmica sobre dichas características y en el apartado precedente acabamos de analizar la dependencia de la
temperatura en la juntura. Consideraremos ahora con un mayor detalle el origen de dichas limitaciones y las
recomendaciones prácticas para no invadirlas con algún factor de seguridad.
I.10.1.- Efecto de Ruptura de la Juntura B-C o de Salida:
A medida que la tensión de polarización VCEQ aumenta, en forma simultánea se incrementa la tensión de
polarización inversa de la juntura de salida del transistor en EC, acercándose hacia la zona en que tiene lugar el
efecto de multiplicación por avalancha de la corriente ICBo o efecto de ruptura de la unión, similar a lo ya señalado
para el caso de cualquier diodo polarizado en forma inversa.
Los fabricantes suministran la información relativa a estos efectos especificando los valores límite máximos
de tensión colector-emisor y lo hacen bajo dos condiciones operativas del transistor, una con la base en corto circuito
(VCEsmax ó BVCEs ) y la restante con la base abierta (VCEomax ó BVCEo ), notándose que por los valores
especificados para varios transistores el mismo es más proclive a ingresar en el régimen de ruptura en una conexión
de alta impedancia o resistencia en su circuito de base, es decir que los valores con base abierta son menores que con
la base en corto circuito.
A título de ejemplo se citan seguidamente las especificaciones correspondientes a los transistores BC547-8-9:
BC547 BC548 BC549
44
VCEsmax 50 V 30 V 30 V
VCEomax 45 V 20 V 20 V
Dado que en cualquier circuito amplificador es altamente probable una desconexión accidental del circuito
de base es recomendable que en el circuito no quepa la posibilidad de superarse la especificación de ruptura para la
condición de base abierta que es la de menor valor. Por tal motivo a los efectos de proteger debidamente al transistor
resulta aconsejable que el circuito de polarización del mismo respete la condición:
Vcc < (0,75 . BVCEo ) o bien Vcc < (0,75 VCEomax ) (I.41.)
siendo la constante 0,75 un factor de seguridad adecuado para aquellos circuitos con carga resistiva aclarándose que
de tratarse de carga inductiva dicho factor de seguridad debe reducirse hasta un 0,5 debido a las sobretensiones
inherentes al desempeño de los inductores. En un problema de proyecto y cuando no existan otras restricciones,
conocido el transistor a utilizar, la desigualdad recomendada en (I.41.) puede ser un buen criterio para adoptar la
tensión de la fuente de alimentación.
I.10.2.- Límite Máximo de Corriente de Colector:
A medida que la corriente de colector con que se opere a un transistor bipolar se incremente, la limitación
que tiende a salvaguardar la integridad del dispositivo se deriva del concepto de la hipérbola de máxima disipación
que se genera como resultado de la potencia disipada máxima admisible Pdmax .
Sin embargo los fabricantes especifican también, dos valores límite máximos de corriente de colector; uno
como valor máximo de la componente de continua de IC y otro como valor máximo de pico de señal de la misma IC.
Dichos valores límites la mayoría de las veces no tienen carácter destructivo sino que se trata de una forma de limitar
la región de trabajo para el transistor, en donde el mismo se comporta desplegando sus mejores prestaciones (valor
de ganancia, linealidad, etc.). En la figura I.14. por ejemplo, este valor máximo correspondería al limite superior de
la región activa y casi lineal.
Una especificación típica puede observarse, por ejemplo, en el caso de los transistores BC557-8-9, para los
cuales el fabricante indica como valores límite de corrientes a:
-Corriente de colector (c.c.) -IC max. 100 mA.

-Corriente de colector (valor pico) -ICM max. 200 mA.
Pretendiendo el mejor aprovechamiento de los transistores es recomendable siempre trabajar por debajo de
estos valores límite.
I.11. - INFLUENCIA DE LA TEMPERATURA - EMBALAMIENTO TÉRMICO:
I.11.1.- Influencia de la temperatura en un transistor bipolar:
La ecuación (I.9.) es decir IC = hFE . IB + (hFE +1) . ICBo marca, por una parte, la dependencia del
funcionamiento del transistor bipolar respecto de la temperatura. Hasta ahora hemos despreciado el término
dependiente de ICBo por considerar que, sobre todo en el silicio y a Tamb = 25 ºC, su valor se ubicaba entre los 10-6
y 10-9 A y por ello mucho menor que el dependiente de la corriente de base IB .
Cuando se opera fuera del régimen de Tamb < 25 ºC el término dependiente de ICBo puede resultar tan
apreciable como el otro, de modo que no puede dejar de considerarse. En este sentido, el menor valor absoluto de
ICBo en el silicio hace que este tipo de transistores operen hasta temperaturas cercanas a los 200 ºC mientras que en el
germanio solo puede operarse hasta no más arriba de los 100 ºC.
Para el caso del conjunto de transistores integrados tipo CA3096, para los tipo NPN, su fabricante
especifica un valor máximo a Tamb = 25 ºC de ICBo = 100 nA.
45
El coeficiente de variación térmica de este parámetro resulta ser el mismo tanto para el germanio como para
el silicio. Para considerarlo supongamos que a T1 = 25 ºC el transistor posee un valor ICBo1 y que para una
temperatura T2 superior se tiene otro valor ICBo2 . La ley de variación que liga a ambas corrientes resulta:
ICBo2 = ICBo1 . e k’(T2 - T1) = ICBo1 . e k’∆T
en donde k’ = 0,07 (1/ºC) aproximadamente.
Si el aumento de temperatura por sobre los 25 ºC no es excesivo (∆T no mayores de 60 á 75 ºC) la ley
matemática antes expresada puede aproximarse considerando que ICBo se duplica por cada 10 ºC de aumento de la
temperatura. Así, si ICBo para Tamb = 25 ºC es de 20 nA, para otras temperaturas superiores se tendrá:
Tamb (ºC) : 25 35 45 55
ICBo (nA) : 20 40 80 160
entonces para una temperatura final Tamb = 55ºC se tendrá una variación de ICBo , con respecto a 25 ºC de:
∆ ICBo = 160 - 20 = 140 nA
Se observa que un aumento de la Tamb produce un incremento de ICBo y este a su vez establece un aumento
en IC .
Otro parámetro que se modifica con la temperatura es la tensión de umbral del diodo base-emisor. Más
precisamente, VBEu disminuye linealmente con el aumento de la temperatura según la relación:
∆VBEu = VBEu2 - VBEu1 = -k” . (T2 - T1 )
en donde T2 > T1 .
En dicha expresión, k” varía entre 2 y 2,5 mV/ºC por lo que si queremos tener en cuenta la peor condición
es preciso tomar el valor de k” = 2,5 mV/ºC. De esta forma si por ejemplo se considera un ∆T = 40 ºC esta variación
térmica producirá:
∆V = -2,5 (mV/ºC) . 40 (ºC) = -100 mV
vale decir que si para Tamb = 25 ºC en el cálculo o verificación de un circuito se tomó VBEu = 0,6 V, luego para
una Tamb = 65 ºC (es decir con el ∆T = 40 ºC del ejemplo anterior), la característica del diodo será:
VBEu (65ºC) = VBEu (25ºC) + ∆VBEu = 0,6 - 0,1 = 0,5 V
y dado que aún para el circuito de estabilización de la polarización, la ecuación (I.19.) nos dice que a una
disminución de VBEu le corresponde un aumento de la corriente de reposo ICQ se comprueba un segundo canal que
dispone un aumento de la temperatura para hacer aumentar la corriente IC . El primer canal, a través de ICBo , es mas
importante que el segundo en el caso de los transistores de germanio mientras que en el silicio predomina el segundo
canal por efectos de la variación del VBEu .
Las especificaciones correspondientes por ejemplo a los transistores 2A97-8-99 nos permiten comprobar
que también el parámetro hFE varía con la temperatura ambiente. Mas precisamente se comprueba que hFE aumenta
aproximadamente un 50 % para un aumento de temperatura de 60 á 70 ºC por encima de la temperatura ambiente
normal de 25 ºC. Esta característica indica, atendiendo nuevamente la ecuación (I.9.), un nuevo canal que dispone la
temperatura para modificar la corriente IC ; ya que al aumento de temperatura corresponde también un aumento en IC
debido a la variación de hFE .
Sin embargo corresponde recordar que si un circuito de polarización estabiliza, dicha estabilización se
introdujo en principio para independizarnos de las variaciones de hFE por dispersión pero el mecanismo de la
estabilización no discrimina por el origen de estas variaciones y también hará independiente a la ICQ respecto de las
variaciones térmicas del hFE.
46
I.11.2.- Embalamiento Térmico:
Especialmente cuando una etapa amplificadora maneja grandes niveles de potencia y por lo tanto de
disipación térmica, cabe la posibilidad de que apartándose de las condiciones normales de funcionamiento, un
incremento en la temperatura ambiente desencadene un efecto de realimentación positiva y un incremento
incontrolado de la temperatura de la juntura, por encima del valor límite máximo con la consiguiente destrucción del
transistor. Este efecto se conoce como embalamiento térmico del transistor.
Para analizar esta posibilidad consideraremos el caso del mencionado transistor operando con la R.C.E. y
un punto de reposo tal como se representa en la figura I.33., cuya característica es que:
(Vcc/2) < VCEQ < Vcc
En el mismo gráfico se han marcado una familia de hipérbolas equiláteras cuyo parámetro resulta ser la
Pd = VCE . IC
notándose que se ubicarán más alejadas del orígen aquellas hipérbolas que correspondan a mayor Pd.
Puede verificarse asimismo que independientemente de la pendiente de la R.C.E. (valor de REST ) y del
valor de Vcc, siempre podrá identificarse una hipérbola que sea tangente a la R.C.E. verificándose asimismo que
dicho punto de tangencia divide a la R.C.E. en dos partes iguales, es decir que su absisa es (Vcc/2).
Volvamos al transistor en su punto de reposo propuesto y supongamos que se produce un incremento en la

temperatura del ambiente en donde se encuentra inmerso dicho transistor. De acuerdo a la influencia térmica
analizada precedentemente, frente a este ∆T (positivo) el transistor responderá con un incremento en su corriente de
colector ∆IC cuya amplitud dependerá del grado de estabilización del circuito de polarización y el punto Q sufrirá un
corrimiento por la R.C.E. hacia arriba, es decir hacia la zona de mayores corrientes IC. Al ldesplazarse hacia arriba
dicho punto Q va interceptándo hipérbolas que corresponden a mayores valores de potencia disipada, por lo que se
producirá en la juntura un incremento de su temperatura Tj cuya amplitud dependerá de la resistencia térmica que
disponga el transistor entre la juntura y el ambiente.
Este segundo aumento de Tj, originado ahora por el incremento de la disipación, volverá a afectar el
funcionamiento del transistor dando lugar a un nuevo aumento ∆ΙC , vale decir que el punto Q sufrirá un nuevo
desplazamiento hacia arriba por la R.C.E. cortando otra vez hipérbolas de mayor potencia y repitiéndose el
mecanismo descripto.
Dependiendo, como se dijo, de la estabilización del circuito así como de la resistencia térmica del transistor,
este efecto puede llegar a tener una profundidad tal (realimentación positiva) que desemboque en el arribo a la Tjmax
con el consiguiente riesgo para el transistor, efecto que se reconoce como corrida o embalamiento térmico del
transistor.
Puede notarse que dicho efecto de realimentación positiva de la Tj no puede tener lugar si la polarización es
tal que el punto de reposo Q se ubica por debajo de (Vcc/2) ya que un corrimiento hacia arriba del punto por la
R.C.E. irá interceptando hipérbolas de cada vez menor valor de Pd.
Por ello en el tipo de etapas considerada y si no pueden asegurarse valores adecuados para la estabilización
y la resistencia térmica, para impedir que tenga lugar este embalamiento será condición suficiente que:
VCEQ < (Vcc/2)
que en consecuencia deberá respetarse en salvaguarda del transistor.
I.12. - CIRCUITOS DE POLARIZACIÓN Y ESTABILIZACIÓN:
47
En la figura I.24 se presentó un circuito práctico de polarización y estabilización basado en la

realimentación negativa de la componente IC a través de la diferencia de potencial que la misma produce sobre la
resistencia del circuito de emisor, motivo por el cual lo definimos como estabilizador por Corriente-Serie.
Si para producir el efecto estabilizador en lugar de tomarse a las variaciones de IC de la malla de salida se
toma a las variaciones de VCE de modo que ellas produzcan las variaciones necesarias de IB en la malla de entrada,
se arriba a otro circuito polarizador y estabilizador, denominado por Tensión-Paralelo, tal como el que se observa en
la figura I.34.
En este circuito: VCE - VBE

IB = ---------------- (I.42.)
RB
por lo que si en dicho circuito, por alguna razón se produce un desplazamiento del punto Q hacia arriba por la
R.C.E., al disminuir VCE se produce una baja de IB que era el efecto buscado por la estabilización.
Llevaremos a cabo el estudio completo de la estabilización a los efectos de determinar las condiciones que
deben registrarse en el circuito para que la estabilización sea la adecuada:
a) de la malla de salida: Vcc - (IC + IB ) . RC - VCE = 0
b) en ésta, despreciando la caída (IB . RC) frente a la (IC . RC ) y reemplazando VCE dado por la ecuación (I.42.) de
la malla de entrada:
Vcc - VBE - IC . RC - IB . RB = 0
c) introduciendo la característica del diodo base-emisor VBE = VBEu , y considerando IB = (IC / hFE ) se deduce que:
VCC - VBEu
ICQ = ----------------------- (I.43.)
RC + (RB /hFE)
48
y para que esta corriente sea constante frente a las variaciones de hFE se debe cumplir que RC >> (RB /hFE ),
vale decir que este circuito es buen polarizador si en él puede trabajarse con RC grandes (la limitación es BVCEo )
de allí la limitación de su uso. Luego
VCEQ = Vcc - ICQ . RC (I.44.)
Consideremos un ejemplo numérico. A tal fin supongamos trabajar con el conjunto de transistores
integrados tipo CA3986, en un circuito como el de la figura I.34. deseándose un punto de trabajo estático Q de 1,5
mA y 6 V.
Para dicho punto de funcionamiento la fuente que permite la mayor resistencia de colector (RC ) es la de
mayor valor posible, compatible con la zona de ruptura del transistor. El fabricante indica al respecto que para dicho
conjunto de transistores NPN la ruptura puede producirse a partir de los l5 V de tensión colector-emisor con base
abierta V(BR)CEo (valor mínimo de dispersión).. En consecuencia tomando un factor de seguridad de 0,7 Vcc < 10,5
V., con lo cual, a partir de la expresión (I.44.), se tendrá:
Vcc - VCEQ 10,5 - 6 (v)

RC < ----------------- = ------------------- = 3 KOhm
ICQ 1,5 (mA)
Por otro lado, de la expresión (I.43.): Vcc - VBEu 10,5 - 0,6 (V)
RC + (RB / hFE) = ------------------ = -------------------- = 6,6 KOhm
ICQ 1,5 (mA)
con lo que se deduce que en este circuito solo podrá hacerse RC del mismo orden de (RB / hFE) no cumpliendo la
relación de desigualdad en la medida de lo mínimo aconsejable.
Se describe a través de este ejemplo numérico, la situación típica con la que se encuentra el proyectista de
este tipo de circuito, si bien estabiliza, generalmente no lo hace en la medida de lo necesario y aconsejable.
49
II - Amplificadores Monoetapa de Bajo Nivel
CAPITULO II - Amplificadores Monoetapa de Bajo Nivel

II.1. - MODELO EQUIVALENTE DE PEQUEÑA SEÑAL PARA EL TRANSISTOR BIPOLAR:
II.1.1. - Introducción:
En el Capítulo precedente se han tratado especialmente los conceptos de polarización y estabilización en

términos generales y particularmente para el transistor bipolar. El desarrollo de algunos de dichos temas requirió
introducir a la señal a amplificar, hablar de la excursión y asignarle un tamaño lo suficientemente grande como para
permitir su visualización acorde con nuestra capacidad visual. Así fue que por ejemplo, en los cálculos numéricos
realizados pudo constatarse que la amplitud de las componentes dinámicas tomaron el mismo orden de magnitud de
las componentes estáticas o de polarización.
Como ya hemos adelantado, esta forma operativa en la práctica tiene lugar en las etapas amplificadoras de
potencia y en algunas excitadoras de las anteriores, pudiéndoselas clasificar como etapas de gran señal. Pero en la
electrónica analógica la mayoría de los transductores que recogen información y la transforman en una magnitud
eléctrica, se comportan con muy bajo rendimiento por lo que la amplitud de dicha señal eléctrica resulta
notoriamente insuficiente como para excitar a dichas etapas de gran señal.
Se requiere entonces la utilización de otras etapas amplificadoras, a colocar entre el transductor y las de
gran señal, en las cuales, comparativamente, las componentes dinámicas resultan marcadamente inferiores respecto a
la capacidad potencial de excursión de las mismas por lo que se las suele llamar etapas amplificadoras de bajo nivel
o de pequeña señal que son las que comenzaremos a estudiar en este Capítulo.
Tal como se justificara en el Apartado I.8. del Capítulo precedente la característica de transferencia de este
tipo de etapas puede considerarse lineal, el parámetro distorsión pierde relevancia y las potencias en juego son muy
reducidas, por lo que el tipo de estudios a realizar sobre ellas deja de ser gráfico o semigráfico aplicándose en
cambio la teoría de los cuadripolos lineales.
En tal sentido, a continuación se considerará al transistor perfectamente polarizado y operando en bajo

nivel, dentro de un pequeño sector en la zona activa o lineal de sus características. Así el transistor bipolar se podrá
considerar como un cuadripolo, con su par de terminales de entrada y su correspondiente par de salida en las
configuraciones E.C., B.C. ó C.C. según corresponda, expresando su comportamiento mediante las ecuaciones que
relacionan a las corrientes y tensiones en los terminales de entrada y salida.
II.1.2. - Modelo Incremental del Transistor Bipolar:
En esta parte del estudio se trata de explicar el comportamiento dinámico del transistor bipolar mediante la
investigación del mismo desde sus pares de terminales aplicando toda la teoría de los cuadripolos lineales.
A partir del análisis físico del transistor, para el mismo puede realizarse un modelo circuital válido para
componentes dinámicas de amplitud reducida que se reconoce como modelo incremental para la configuración
emisor común, tal como se representa en la figura II.1.
En dicho circuito r’b es la parte ohmica de la resistencia de entrada o del diodo base-emisor, también
llamada resistencia de extensión de la región de base. Puede variar entre alguna decena de Ohm hasta unos 100 o
200 Ohm.
rbe por su parte es la resistencia de la juntura base-emisor, similar a las resistencia de unión o de juntura de
un diodo, ya definida con anterioridad. El terminal b’ corresponde a un punto interno del transistor en donde se
puede considerar activa a la región de la base. De acuerdo con la expresión (I.4.) y considerando la relación IC
= hFE . IB se obtiene:
VT VT
rbe = ------- = -------- . hFE (II.1.)
IB ICQ
61
ro es la resistencia de salida del transistor de la cual también ya nos ocupáramos con anterioridad
relacionándola con la pendiente de las curvas características de salida del transistor. Enseguida profundizaremos esta
interpretación.
gm es la llamada transconductancia del transistor que se define para la salida en corto circuito para las
señales y la tensión v’ que controla al generador de corriente de salida es la diferencia de potencial presente en
extremos de la resistencia de la juntura base-emisor de la entrada. Aplicando la condición en que se define gm sobre
el circuito de la figura II.1. se tiene:
Ic ]
Para vce = 0 o bien vCE = VCEQ Ic = gm . v’ por lo que gm = --------- ]
v’ ] vce = 0
Existe una relación entre los parámetros físicos de los transistores bipolares y los llamados parámetros
híbridos con los que se estudian a los cuadripolos lineales. Así es que por definición uno de dichos parámetros es hfe
= gm . rbe , entonces de (II.1.) y con la aproximación hfe = hFE:
ICQ
gm = -------- (II.2.)
VT
con lo que se verifica que gm aumenta linealmente con la corriente de polarización ICQ . Luego, para la temperatura
Tamb normal de 25 º C resulta:
ICQ
gm = ------------- = 40 . ICQ (II.3.)
25 . 10-3
Con respecto a la resistencia de salida, si consideramos una curva de salida para emisor común con
suficiente detalle gráfico, tal como se observa en la figura II.2. dicho parámetro puede ser interpretado mediante los
incrementos ∆VCE y ∆IC . En la misma gráfica y por la prolongación de las curvas hacia el segundo cuadrante, se
tiene que todas ellas interceptan al eje de absisas en el valor de la tensión de Early (VA ), de modo que:
∆VCE VA VA 1
ro = --------- ; por triángulos semejantes: ro = -------- e incorporando la (II.2.) ro = ----------- = ---------- (II.4.)
∆ IC ICQ VT . gm η . gm
que, como se ve, resulta inversamente proporcional a la corriente de polarización ICQ . El coeficiente η, resultado del
cociente entre la tensión térmica sobre la tensión de Early, para transistores integrados de bajo nivel, tipo NPN, en
donde VA varia entre unos 100 y 120 V se encuentra comprendido entre los valores de 2 y 2,5 . 10-4 . Cuando
62
el mismo integrado también contiene transistores PNP los mismos disponen tensiones de Early aproximadamente
mitad de los NPN por lo que el coeficiente η para los PNP suele estar comprendido entre los valores de 4 y 5 . 10-4.
II.1.3.- Modelo Híbrido simplificado del Transistor Bipolar:
Despreciando la dependencia del funcionamiento del diodo base-emisor respecto de la tensión vce , la
asociación serie de la resistencia de extensión de base con la resistencia de la juntura base-emisor, arrojan como
resultado la resistencia de entrada del transistor bipolar para la configuración emisor común que resulta ser otro de
los cuatro parámetros híbridos con los que se suele estudiar a los cuadripolos lineales:
hie = r’b + rbe (II.5.)
Asimismo, en la salida del circuito de la figura II.1. en lugar de un generador de corriente controlado por
tensión, se puede utilizar un generador de corriente controlado por corriente, a cuyo efecto puede plantearse que en
la entrada del mismo circuito:
v’ hfe
Ib = ------ así , multiplicando ambos miembros por hfe : hfe . Ib = ------ . v’
rbe rbe
Mientras hFE como ya se dijo resulta ser la ganancia estática de corrientes para emisor común, el nuevo
parámetro hfe que ahora se introdujo también es una ganancia de corriente para la misma configuración, solo que
relaciona ahora las componentes dinámicas de dichas corrientes con lo que se define como ganancia dinámica de
corrientes para emisor común. Conceptualmente ambos parámetros resultan bien distintos aunque numéricamente la
mayoría de las veces suelen ser iguales. Entonces, realizando nuevamente la aproximación hfe = hFE y teniendo en
cuenta la expresiones (II.1.) y (II.2.) se tendrá:
gm v’ = hfe . Ib (II.6.)
Otro de los parámetros híbridos es la llamada conductancia de salida para emisor común y con la base
abierta para las señales hoe cuya definición coincide con la inversa de la resistencia de salida ro del modelo
incremental de la figura II.1., es decir:
1
hoe = ------ (II.7.)
ro
En conclusión, teniendo en cuenta las relaciones de equivalencia establecidas por las expresiones (II.5.),
(II.6.) y (II.7.) se llega al circuito equivalente de la figura II.3., llamado Modelo Híbrido Aproximado para Emisor
Común. Este circuito resulta de mucha utilidad para los estudios de etapas amplificadoras de bajo nivel por dicho
motivo los fabricantes de transistores bipolares que recomiendan su aplicación para este tipo de etapas, suministran
buena cantidad de información respecto de los mismos. Dicha información es obtenida por procedimientos de
medición, por lo que cuando se recurre a estos datos es muy importante tener en cuenta que:
a) se trata de parámetros puntuales, es decir que varían según el punto Q de polarización del transistor;
b) son afectados por la dispersión de fabricación de modo que las especificaciones resultan de un tratamiento
estadístico en donde los fabricantes suelen entregar solamente sus valores típicos o más representativos de la serie de
fabricación y que en la realidad su valor preciso estará normalmente comprendido entre ciertos valores limites
máximo y mínimo.
c) debido a los efectos reactivos presentes en ambas junturas, estos parámetros resultan fuertemente dependientes de
la frecuencia de trabajo encontrándose que solo para el rango de bajas frecuencias y C.C. poseen valores reales. Las
especificaciones generalmente se realizan tomando como señal de prueba a una señal senoidal de 1000 Hz.
representativa de la condición en que resultan valores reales.
63
d) así como el resto de las características de un transistor bipolar, estos parámetros son dependientes de la
temperatura ambiente por lo que nuevamente los fabricantes proporcionan sus valores para una dada temperatura, en
general Tamb = 25 º C.
II.2. - ANÁLISIS DE UNA ETAPA AMPLIFICADORA COLECTOR COMÚN:
Para esta configuración amplificadora en la figura II.4 se representa un circuito típico en donde puede
comprobarse que en un circuito equivalente dinámico, la fuente de excitación, simbolizada por el generador Vs en
serie con la resistencia interna Rs, se encuentran conectada entre el terminal de base del transistor y masa. La carga
mientras tanto, simbolizada por la resistencia RL , se halla conectada entre el terminal de emisor del transistor y masa
y, finalmente el terminal de colector del transistor, a través de la fuente de alimentación se encuentra a potencial
dinámico de masa.
Se deduce entonces que la configuración amplificadora es de colector común. En razón de que los análisis
dinámicos que siguen requieren la utilización de alguno de los modelos de bajo nivel recién vistos y atento a que
dichos parámetros dependen del punto de operación estático, veremos primeramente las condiciones de polarización
de este circuito.
II.2.1. - Estudio de la polarización de un circuito amplificador Colector Común:
Vale aclarar que no obstante tratarse de otra configuración, los conceptos de polarización y estabilización
vistos para el circuito amplificador emisor común son enteramente aplicables ahora ya que si un transistor se
encuentra convenientemente polarizado funcionará como amplificador lineal en cualquiera de las tres
configuraciones. Por ello para el estudio de las componentes continuas del nuevo circuito procederemos de manera
similar, es decir en primer lugar realizaremos el circuito equivalente estático aplicando el Teorema de Thevenin
entre base y tierra en la malla constituida por el divisor de la base, para lo cual empleamos las mismas ecuaciones
(I.23.) y (I.24.).
Dicho circuito equivalente se ha representado en la figura (II.5.). Comparando a este nuevo circuito
equivalente, con el de la figura I.25. ya estudiado se observa que la única diferencia es que ahora el circuito de
colector no contiene ninguna resistencia RC y por lo tanto la resistencia de carga estática se encuentra conformada
solo por RE. Entonces llevando a cabo un estudio similar en la malla de entrada se obtendrá:
64
VBT - VBEu
ICQ = ----------------------- (II.8.)
RE + (RBT /hFE )
debiéndose cumplir la condición de estabilización RE >> (RBT /hFE )
Luego de la malla de salida resulta: VCEQ = VCC - ICQ . RE (II.9.)
Con los valores calculados según las expresiones (II.8.) y (II.9) que preceden, es posible realizar toda la
verificación necesaria para establecer la aptitud del punto Q para que el transistor se desenvuelva en forma activa y
lineal.
II.2.2.- Comportamiento Dinámico del amplificador Colector Común:
Bajo el principio de superposición ahora corresponde realizar el estudio del comportamiento del circuito
frente a una señal de baja frecuencia. Para tal fin el primer paso que corresponde realizar es un circuito equivalente
para dichas componentes, considerando que a la menor frecuencia de operación las reactancias capacitivas pueden
despreciarse y anulando la fuente estática por considerar un corto circuito a masa el filtro de la misma. En
consecuencia un primer circuito equivalente dinámico se representa en la figura (II.6.).
En los estudios de bajo nivel interesa conocer tanto la resistencia de entrada como la de salida que este
circuito amplificador presenta, ya sea a la fuente de excitación como a la carga. También será de nuestro interés el
conocimiento de la forma de transferir a las señales desde la entrada a la salida por parte del amplificador,
determinando alguno o algunos de los cuatro parámetros transferencia que pueden plantearse, a saber: AV , AI , GM y
RM .
Si bien los modelos circuitales de bajo nivel contienen parámetros de emisor común, dichos modelos tienen
en cuenta el funcionamiento dinámico de bajo nivel del transistor en sí, independientemente de la configuración
amplificadora. Por tal motivo pueden reemplazar al transistor en cualquier circuito, por ejemplo lo puede hacer en la
figura II.6. cuidando de respetar los circuitos externos conectados a cada uno de los terminales del transistor. Ello se
concreta en el circuito equivalente dinámico realizado en la figura II.7.
En dicho circuito observamos que la resistencia de carga dinámica es ahora: Rd = RE // RL (II.10.)
También previendo el caso en que el valor de Rd de la expresión (II.10.) sea comparable con la resistencia
de salida del transistor ro = (1/hoe ) , se define una nueva resistencia de carga según la expresión:
Rd‘ = Rd // ro (II.11.)
65
En el nodo de emisor de este circuito, aplicando la 1ra. ley de Kirchoff se determina que la corriente que
atraviesa dicha resistencia Rd‘ resulta ser:
Ie = Ib + hfe . Ib = Ib . (1 + hfe ) (II.12.)
y por ello, la tensión de salida será: Vo = Ib . (1 + hfe) . Rd‘ (II.13.)
En el circuito de la figura II.7., sobre la resistencia Rd‘ circula una corriente que es suma de la corriente de
base Ib y la que impulsa el generador controlado hfe . Ib . De acuerdo con el resultado de la ecuación (II.13.), es
posible realizar un nuevo circuito equivalente en donde circule una única corriente, la de base Ib en el cual, para que
la tensión de salida Vo no cambie, la resistencia del circuito de emisor Rd‘ se incremente al valor (1 + hfe ) . Rd‘, tal
como se indica en el circuito de la figura II.8.
En los estudios que acabamos de iniciar se define como Resistencia de Entrada del Transistor Cargado en
Colector Común (Ri), a la relación entre la tensión y la corriente en el terminal de entrada o de excitación del
transistor, en esta configuración el terminal de base:
Vbt
Ri = ------- (II.14.)
Ib
En el circuito: Vbt = Vo + Ib . hie ; reemplazando Vo por la ecuación (II.13.):
Vbt = Ib . [hie + (1 + hfe) . Rd‘] (II.15.)
En consecuencia: Ri = hie + (1 + h fe) Rd‘ (II.16.)
La última ecuación constituye una propiedad específica de la configuración colector común y muchas veces
interesa estudiar como afectan las redes de polarización, para lo que en este caso se define otra resistencia de
entrada, la correspondiente al Amplificador Colector Común:
Vbt
RiA = ------- (II.17.), siendo en este caso: RiA = Ri // RBT (II.18.)
Ii
Otro de los parámetros que se incluyen en los estudios de las etapas de bajo nivel es la Amplificación o
Ganancia de Tensión del Amplificador, según la definición:
Vo
AV = -------- (II.19.)
Vbt
y para la configuración Colector Común se determina por reemplazo de Vo y Vbt tal como lo expresan las
ecuaciones (II.13.) y (II.15.):
(1 + hfe) . Rd‘
66
AV = ------------------------------ (II.20.)
[hie + (1 + hfe) . Rd‘]
Definida la Resistencia de Entrada del Amplificador Colector Común, desde el punto de vista de la fuente
de excitación, el circuito amplificador puede reemplazarse por dicha resistencia de entrada, tal como se observa en la
figura II.9. y a partir de ella es posible determinar la Amplificación o Ganancia de Tensión del Sistema
Amplificador, de acuerdo con el siguiente detalle:
Vo Vo Vbt Vbt RiA

AVs = -------- = ------- . -------- = AV . ------- y en el circuito de la figura II.9. Vbt = Vs . --------------
Vs Vbt Vs Vs RiA + Rs
Se define también, la Resistencia de Entrada del Sistema Amplificador Ris = RiA + Rs (II.21.)
con lo que:
RiA
AVs = AV . ------- (II.22.)
Ris
La ecuación (II.16.) expresa que esta configuración presenta un ALTO VALOR DE RESISTENCIA DE
ENTRADA en comparación con la correspondiente solo al transistor en emisor común ya que la resistencia de carga
dinámica se refleja sobre la base del transistor amplificada al valor (1 + hfe) . Rd’.
Cabe notar sin embargo que dicha característica, que como se remarcó precedentemente, es inherente
exclusivamente a la configuración, puede ser enmascarada o apantallada por el circuito auxiliar o de polarización del
circuito de base del transistor, tal como lo expresa la ecuación (II.18.).
La expresión (II.20.) por su parte, esta indicando que la configuración resulta incapaz de proveer ganancia
de tensión: ya que en el mejor de los casos dicha ganancia puede llegar a ser unitaria, debiendo notarse que también
ésta resulta ser una característica típica de la configuración y la misma nuevamente puede llegar a empeorarse
(pérdida de tensión superior) nuevamente por la presencia de la red de polarización, tal como lo detalla la ecuación
(II.22.).
Asimismo, a diferencia del amplificador emisor común, esta configuración no introduce desfasaje alguno
entre las tensiones de entrada y salida y si se deseara una transferencia unitaria, es decir Vo = Vbt debería cumplirse
con la condición:
Rd’ . (1 + hfe ) >> hie (II.23.)
resultando así un colector común que por dicha característica recibe el nombre de ETAPA SEGUIDORA o
SEGUIDOR POR EMISOR, haciendo ello referencia a que la tensión de salida SIGUE EN MODULO Y FASE A
LA TENSIÓN DE ENTRADA.
Por otra parte, si volvemos al circuito equivalente de la figura II.7. es posible centrar la atención sobre el
circuito de emisor e individualizar la corriente de salida Io circulando por la carga RL, Se define la Amplificación o
Ganancia de Corriente del transistor cargado en colector común:
Io
AI = ------- (II.24.)
Ib
y en el circuito, llamando RE’ = RE // ro se tiene:
RE’
Io = (1 + hfe) . Ib . --------------
RE’ + RL
67
por lo que dicha ganancia de corriente es:
RE’
AI = (1 + hfe) . -------------- (II.25.)
RE’ + RL
También, la Ganancia de Corriente del Amplificador:
Io RE’ RBT
AIA = ------ = (1 + hfe) . -------------- . -------------- (II.26.)
Ii RE’ + RL RBT + Ri
Con ello se demuestra que la configuración colector común puede proporcionar ganancia de corriente,
potencialmente de valor (1 + hfe ) y normalmente más baja debido a la presencia de las redes de polarización en
emisor y en base, tal como lo explica la ecuación (II.26.).
Por último, pasamos a definir y determinar la Resistencia de Salida del Transistor en la Configuración
Colector Común con su circuito de excitación (Ro).
La definición de una resistencia de salida no es tan sencilla como los demás parámetros ya calculados. Para
facilitar su interpretación nos ubicamos en la modalidad que emplearíamos en el laboratorio para medirla. En ese
caso lo que se haría es retirar la carga, desactivar el generador de excitación (reemplazarlo por su respectiva
resistencia interna), excitar desde el terminal de salida colocando un generador de tensión de prueba en el mismo
lugar donde antes estaba la carga y medir dicha tensión, así como la corriente que tomaría el circuito. Dicho circuito
de interpretación se observa en la figura II.10.
En ese circuito equivalente se ha marcado a la corriente de emisor Ie en el terminal correspondiente. En

oportunidad en que calculáramos a la resistencia de entrada se forzó a que por la rama de la resistencia total
equivalente del circuito de emisor (que hemos llamado Rd’) , circulara la corriente de base y para que la tensión Vo
no se modificara se cambió el valor de resistencia de dicha rama al valor (1 + hfe ) . Rd’. Tal característica es una
propiedad de la unión base-emisor y puede describirse diciendo que las resistencias (en general impedancias) del
circuito de emisor se reflejan sobre la base, amplificadas en (1 + hfe ) veces.
Ahora, a partir del circuito equivalente de la figura II.10. haremos el proceso inverso, es decir imponiendo
la condición de que las diferencias de potencial de todas las ramas no se modifique, hallaremos otro circuito
equivalente forzando a que las corrientes en las diversas ramas del circuito de base se incremente en (1 + hfe ), es
decir pase a nivel de corriente de emisor Ie. Es evidente que para que ello ocurra, las resistencias (en general
impedancias) conectadas en dichas ramas del circuito de la base, deben disminuir (1 + hfe ) veces.
Entonces, con dicha relación de equivalencia del circuito de la figura II.10. se puede pasar a otro,
equivalente a aquel, tal como se observa en la figura II.11. de tal manera que la resistencia de salida que se busca es:
Vo (Rs//RBT) hie
68
Ro = -------- (II.27.) Ro = --------------- + ------------- (II.28.)

Io (1 + hfe ) (1 + hfe )
Mas tarde si se incluye la red de polarización de emisor la Resistencia de Salida del Amplificador Colector
Común resulta ser:
RoA = Ro // RE (II.29.) y respecto al Sistema Amplificador: Ros = RoA // RL (II.30.)
siendo ambas normalmente dominadas por el bajo valor usual que adopta Ro de la ecuación (II.28.) y que también
constituye una característica particular de la configuración.
II.2.3. - Ejemplo del Amplificador Colector Común:
El ejemplo de aplicación consiste en verificar el comportamiento del circuito amplificador que se representa
en la figura II.12. Como se vé, en dicho circuito se han indicado los valores y tipo de los componentes que lo
constituyen.
R2 100
De (I.23.): VBT = Vcc . ------------- = 9 . ------------- = 6,77 V
R1 + R2 100 + 33
R1 . R2 100 . 33 . 103
y de (I.24.): RBT = -------------- = -------------------- = 24,8 KOhm
R1 + R2 100 + 33
VBT - VBEu 6,77 - 0,7

A partir de (II.8.): ICQ = ----------------------- = ------------------- = 3,37 mA
RE + (RBT /hFE ) (1,8 + 0) . 103
Para esta corriente, del Manual se obtiene un hFE = 110 por lo que (RBT / hFE) = 24800/110 = 225 Ohm que no es
del todo despreciable frente a RE = 1,8 KOhm, por lo que recalculando ICQ :
6,77 - 0,7
ICQ = ------------------------- = 3 mA no del todo estabilizados.
(1,8 + 0,225) . 103
69
Entonces, de (II.9.): VCEQ = VCC - ICQ . RE = 9 - 3 . 1,8 = 3,6 V
hora recurrimos nuevamente al Manual para la obtención de los parámetros híbridos. El fabricante
proporciona sus valores típicos absolutos para IC = 1 mA - VCE = 3 V - f = 1 Khz. - TA = 25 ºC y también
suministra las leyes de variación de dichos parámetros con respecto a la corriente IC. Operando con ellos para nuestra
ICQ = 3 mA se obtiene:
hfe = 0,9 . 100 = 90 - hie = 0,4 . 3,5 . 103 = 1,4 KOhm - hoe = 4 . 15,6 . 10-6 = 62,4 . 10-6 y ro = 16 KOhm
1,8 . 0,3 . 103

Entonces de (II.10.): Rd = RE // RL = -------------------- = 257 Ohm y dado el valor de ro , se verifica que Rd’ = Rd
1,8 + 0,3
En consecuencia de (II.16.):
Ri = hie + (1 + h fe) Rd‘ = 1,4 .103 + (1 + 90) 0,257 .103 = (1,4 + 23,4) .103 = 24,8 KOhm
24,8 . 24,8 . 103

De acuerdo con (II.18.): RiA = Ri // RBT = ----------------------- = 12,4 KOhm
24,8 + 24,8
con lo que por (II.21.) Ris = RiA + Rs = 12,4 . 10 + 12 . 10 = 24,4 KOhm
(1 + hfe) . Rd‘ 23,4

Reemplazando en (II.20): AV = ------------------------------ = ------------ = 0,94
[hie + (1 + hfe) . Rd‘] 24,8
RiA 12,4
y de acuerdo a (II.22.): AVs = AV . ------- = 0,94 . --------- = 0,48
Ris 24,4
Como puede comprobarse en este circuito se cumple con Rd’ . (1 + hfe ) >> hie en el orden de 15 veces y sin
embargo la ganancia de tensión AV no alcanza a ser unitaria (0.94) y lo que es peor, esta característica del colector
común se pierde en términos de AVs debido a la reducción a la mitad de RiA por la presencia de la red de
polarización de base. Por el contrario, se constata que en la entrada se prefirió lograr la adaptación de impedancias
(Rs = RiA ).
Por otra parte, para cálcular la ganancia de corriente, previamente calculamos:
1,8 . 16 . 103
RE’ = RE//ro = ------------------- = 1,62 KOhm
1,8 + 16
RE’ 1,62
en consecuencia de (II.25.): AI = (1 + hfe) . -------------- = 91 . ---------------- = 76,8
RE’ + RL 1,62 + 0,3
RE’ RBT 24,8

en tanto que de (II.26.): AIA = (1 + hfe) . -------------- . -------------- = 76,8 . ------------------ = 38,4
RE’ + RL RBT + Ri 24,8 + 24,8
Finalmente a los efectos de determinar las resistencias de salida determinamos:
12 . 24,8 . 103
Rs // RBT = ----------------------- = 8,09 KOhm
12 + 24,8
por lo que de acuerdo a (II.28), (II.29.) y (II.30):
70
(Rs//RBT) hie 8,09 . 103 1,4 . 103

Ro = --------------- + ------------- = -------------- + -------------- = 88,9 + 15,4 = 104,3 Ohm
(1 + hfe ) (1 + hfe ) 91 91
104,3 . 1800
RoA = Ro // RE = ------------------- = 98,6 Ohm
104,3 + 1800
98,6 . 300
Ros = RoA // RL = ----------------- = 74,2 Ohm
98,6 + 300
Los otros dos parámetros transferencia pueden determinarse procediendo de la siguiente forma:
a) Conductancia de Transferencia o Transconductancia:
Io (Vo/RL) AVs 0,48

Por definición GMs = ------- = ------------- = -------- = --------- = 1,6 (mA/V)
Vs Vs RL 300
b) Resistencia de Transferencia o Transresistencia:
Vo Io . RL
Por definición: RMA = ------- = ------------ = AIA . RL = 38,4 . 300 = 11,52 KOhm
Ii Ii
Finalmente el circuito amplificador de la figura II.12. puede ser interpretado mediante un circuito
equivalente dinámico, válido para pequeña señal, tal como el representado en la figura II.13., aclarándose que es solo
uno de los cuatro posibles, de acuerdo con el parámetro transferencia que se prefiera contemplar para un mejor
análisis.
II.3. - AMPLIFICADOR DE BAJO NIVEL TIPO EMISOR COMUN - Ejemplo:
En este caso el circuito con sus correspondientes datos se proporcionan en la figura II.14. siendo oportuno
puntualizar que en esta oportunidad y a título de ejemplo, se ha utilizado el modelo equivalente Northon para
representar al circuito de excitación del amplificador. Se observa asimismo que ahora, para la señal, dicha fuente de
excitación se ha conectado entre los terminales de base y tierra del amplificador, mientras que la carga se encuentra
vinculada entre el terminal de colector y masa. Dado que simultaneamente y a través del condensador CE el terminal
de emisor se encuentra conectado a masa, se desprende que la configuración de este circuito es la de Emisor Común.
Las variables que procederemos a estudiar son las mismas que se estudiaron para la configuración colector
común, para lo cual es necesario determinar los parámetros híbridos del transistor que sabemos dependen del punto de
reposo. En consecuencia pasamos a verificar las componentes estáticas de polarización:
R2 18 R1 . R2 18 . 39 . 103
VBT = Vcc . ------------ = 10 . ------------ = 3,18 V ; RBT = ------------- = ----------------- = 12,3 KOhm
R1 + R2 18 + 39 R1 + R2 18 + 39
71
VBT - VBEu 3,18 - 0,7

ICQ = ----------------------- = ------------------- = 2,07 mA
RE + (RBT /hFE ) (1,2 + 0) . 103
Para esta corriente, del Manual se obtiene un hFE = 107 por lo que (RBT / hFE) = 12300/107 = 115 Ohm que resulta diez
veces menor que RE = 1,2 KOhm, y recalculando ICQ :
3,18 - 0,7
ICQ = ------------------------- = 1,9 mA totalmente estabilizados.
(1,2 + 0,115) . 103
VCEQ = VCC - ICQ . (RC + RE)= 10 - 1,9 . (2,2 + 1,2) = 3,54 V
El circuito equivalente dinámico reemplazando el transistor por el modelo híbrido simplificado se obtiene el
esquema indicado en la figura II.15.
Ahora recurrimos nuevamente al Manual para la obtención de los parámetros híbridos. El fabricante proporciona
sus valores típicos absolutos para IC = 1 mA - VCE = 3 V - f = 1 Khz. - TA = 25 ºC y también suministra las leyes de
variación de dichos parámetros con respecto a la corriente IC. Operando con ellos para nuestra ICQ = 1,9 mA se obtiene:
hfe = 1 . 100 = 100 - hie = 0,6 . 3,5 . 103 = 2,1 KOhm - hoe = 2 . 15,6 . 10-6 = 31,2 . 10-6 y ro = 32 KOhm.
Para esta configuración, la resistencia de entrada del transistor cargado en emisor común se redefine ahora como:
Vbe
Ri = ------- (II.14’.) con lo que para esta configuración: Ri = hie (II.31.) cuyo valor es Ri = 2,1 KOhm
Ib
Para el amplificador emisor común:
Vbe 2,1 . 12,3 . 103

RiA = ------- (II.17’.), por (II.18.) en este caso: RiA = hie // RBT RiA = ----------------------- = 1,79 KOhm
Ii 2,1 + 12,3
Con este tipo de fuente de excitación la resistencia de entrada del sistema amplificador resulta ser:
Vbe 1 . 1,79 . 103

Ris = ------- (II.32.), y en este caso: Ris = RiA //Rs = hie // RBT//Rs (II.33.) Ris = -------------------- = 641,6 Ohm
72
Is 1 + 1,79
2,2 . 32 . 103
Por otra parte, para cálcular la ganancia de corriente, previamente calculamos RC’ = RC//ro = ------------------- = 2,06 KOhm
2,2 + 32
Io RC’ 2,06
en consecuencia AI = ------- (II.34.) AI = hfe . -------------- (II.35.) AI = 100 . ---------------- = 37,05
Ib RE’ + RL 2,06 + 3,5
Io RBT 12,3
en tanto que: AIA = ------- (II.36.) AIA = AI . -------------- (II.37.) AIA = 37,05 . ------------------ = 31,65
Ii RBT + Ri 12,3 + 2,1
y la ganancia de corriente del sistema será:
Io Rs 1
en tanto que: AIs = ------- (II.38.) AIs = AIA . -------------- (II.39.) AIs = 31,65 . -------------- = 11,34
Is Rs + RiA 1 + 1,79
2,2 . 3,5 . 103

En este circuito: Rd = RC // RL = -------------------- = 1,3 KOhm y dado el valor de ro , se verifica que Rd’ = Rd
2,2 + 3,5
La ganancia de tensión de la etapa amplificadora emisor común es:
Vo - hfe . - 100
AVA = ------- (II.40.) AVA = -------- . Rd’ = - gm . Rd’ (II.41) AVA = ------------ . 1,3 . 103 = - 61,9
Vbe hie 2,1 . 103
Debe interpretarse el signo negativo como una inversión de fase de la tensión a la salida respecto de la de entrada.
Se comprueba que la etapa emisor común puede proporcionar simultaneamente ganancia de corriente y ganancia de tensión
superior a la unidad.
Visto el circuito desde el terminal de salida se tendrá:
Ro = ro (II.42) y su valor Ro = 32 KOhm.
32 . 2,2 . 103
RoA = Ro//RC (II.43) por lo que RoA = -------------------- = 2,06 KOhm
32 + 2,2
2,06 . 3,5 . 103

Ros = RoA//RL (II.44) por lo que Ros = -------------------- = 1,3 KOhm
2,06 + 3,5
Tomando como parámetro transferencia de interés a la ganancia de corriente de la etapa amplificadora, la misma
puede ser estudiada a través de un circuito equivalente tal como el de la figura II.16.
73
Por último, los otros dos parámetros transferencia resultan:
Io Io AIA 31,65
Por definición GMA = ------- = ------------- = -------- = ---------- = 17,68 (mA/V)
Vi Ii . RiA RiA 1790
Vo - Io . RL
Por definición: RMs = ------- = ------------ = - AIs . RL = -11,34 . 3,5 . 103 = - 39,69 KOhm
Is Is
II.4. - AMPLIFICADOR DE BAJO NIVEL TIPO BASE COMUN - Ejemplo:
Un circuito típico para esta configuración se representa en la figura II.17., en donde además se incluyen los datos
de los componentes del mismo con la finalidad de ir resolviendo un ejemplo numérico.
Debemos observar que para la señal, es decir considerando todos los condensadores como cortocircuito, se tiene
un amplificador excitado entre el terminal de emisor del transistor y tierra, mientras que la carga se encuentra conectada
entre el terminal de colector y masa y paralelamente el terminal de base, a través del condensador CB en corto circuito se
encuentra conectado con masa. Es decir que el terminal de base es común a los circuitos de excitación o de entrada y al de
carga o de salida. Se trata de una configuración de configuración Base Común.
En cuanto a la polarización del transistor, de cuya verificación nos ocuparemos seguidamente, debemos pensar
que si bien se trata de una configuración amplificadora diferente a las ya analizadas, si se pueden verificar adecuadas
condiciones de reposo expresadas en términos de ICQ y VCEQ (es decir como si se tratara de un emisor común) es razonable
consentir un satisfactorio comportamiento del transistor como amplificador en cualquier configuración tal como ya se
hiciera con el circuito de colector común.
Con tal finalidad en la figura II.18. se ha llevado a cabo un circuito equivalente estático, consistente en tener en
cuenta que para tales componentes, todos los condensadores del circuito original de la figura II.17. se comportan como
circuitos abiertos. Un recorrido con detalle de esta topología nos permite verificar que para las componentes estáticas este
circuito es coincidente al de la figura I.24. para iguales componentes. El circuito de la figura I.24. ya fue estudiado con
detalle, no obstante ello reexaminaremos el nuevo circuito para comprobar que las condiciones de funcionamiento estático
74
son las ya conocidas. Para tal fin se aplica el Teorema de Thevenin entre el terminal de base y tierra, a lo largo de la malla
constituida por la fuente Vcc, R1 y R2 .
La fuente de tensión y la resistencia equivalente de Thevenin resultan ser las mismas expresiones
R2 R1 . R2
VBT = Vcc . ------------- (I.23.) RBT = -------------- = R1 // R2 (I.24.)
R1 + R2 R1 + R2
Cuyos valores, para el ejemplo numérico son:
47 47 . 100 . 103
VBT = 12 . ------------- = 3,84 V RBT = -------------------- = 31,97 KOhm
100 + 47 100 + 47
En consecuencia se puede pasar a otro circuito equivalente mas simple, tal como el de la figura II.19. en donde
estamos indicando los sentido de referencia de corrientes y tensiones de modo que coincidan con los usados en los otros
circuitos ya estudiados. De la malla de entrada de este circuito surge la ecuación:
VBT - IB . RBT - VBE - IE . RE = 0
a partir de la cual, introduciendo las características del diodo base-emisor y de la ganancia hFE se obtiene la expresión que
permite obtener la corriente de polarización ya conocida:
VBT - VBEu
ICQ = ----------------------- (II.18.)
RE + (RBT /hFE )
y su valor es:
3,84 - 0,7 3,14
ICQ = -------------------- = 0,95 mA recalculando con hFE = 100 ICQ = ----------------------- = 0,87 mA
(3,3 + 0) . 103 (3,3 + 0,32) . 103
Finalmente considerando la malla exterior del circuito equivalente de la figura II.19. al plantear la ecuación de
malla para la corriente ICQ se obtiene:
VCEQ = VCC - ICQ . (RC + RE ) (I.22.)
cuyo valor es: VCEQ = 12 V - 0,87 . 10-3 . (4,7 + 3,3) . 103 = 5 V
En cuanto al estudio del comportamiento dinámico, en la figura II.20. se ha realizado un primer circuito
equivalente para estas componentes, resultante de reemplazar al transistor por su modelo incremental simplificado en base a
los parámetros híbridos para emisor común respetando el conexionado exterior de los demás elementos constitutivos del
amplificador en la configuración de base común que estamos estudiando.
A continuación tenemos en cuenta que de acuerdo a la ecuación (II.12.) el resultado de considerar la primer Ley
de Kirchoff en el nodo de emisor:
Ie = Ib + hfe . Ib = Ib . (1 + hfe )
por lo que la tensión de entrada del circuito equivalente incremental del transistor puede expresarse ahora como:
Ie veb hie 1
vbe = Ib . hie = ------------ . hie o bien ----- = ----------- = hib = ------ (II.45.)
(1 + hfe) -Ie (1 + hfe) gm
La ecuación (II.45.) establece la relación entre una tensión y una corriente de entrada de un cuadripolo transistor
con los sentidos de referencia para las mismas, coincidente con las que usualmente se utilizan en un cuadripolo, en donde el
terminal superior sería el de emisor mientras que el inferior y por lo tanto común con la salida el de base. De acuerdo a ello,
75
dicha relación estaría representando la Resistencia de Entrada del Transistor en Base Común, que hemos llamado hib.
Además se establece en dicha ecuación la relación que existe entre este hib con los parámetros de emisor común (hie y hfe) y
con el parámetro incremental gm.
Por otra parte si consideramos la fuente de corriente hfe . Ib del circuito de salida o colector, es posible hacer que
dicha fuente sea controlada por la corriente de entrada Ie en lugar de Ib, para cuyo fin también aquí introducimos la
ecuación (II.12.):
Ie hfe
hfe . Ib = hfe . ------------ . o bien hfe . Ib = ----------- . Ie = hfb . Ie (II.46.)
(1 + hfe) (1 + hfe)
estableciendo esta ecuación (II.46.) la relación de conversión del parámetro ganancia dinámica de corriente de emisor a
base común. Veamos los valores numéricos que corresponden al transistor usado en nuestro circuito y bajo las condiciones
de polarización ya determinadas. Para tal fin del manual extraemos que los valores típicos absolutos para IC = 1 mA -
VCE =3 V - f = 1 Khz. - TA = 25 ºC son:
hfe = 110 - hie = 3,5 . 103 = 3,5 KOhm - hoe = 15,6 . 10-6 (A/V)
suministrándose también las leyes de variación de dichos parámetros con respecto a la corriente IC. por lo que operando
con ellas para nuestra ICQ = 0,87 mA se obtiene:
hfe = 1 . 110 = 110 - hie = 1,1 . 3,5 . 103 = 3,85 KOhm - hoe = 0,9 . 15,6 . 10-6 = 14 . 10-6 y ro = 71 KOhm.
con lo que los dos parámetros de base común resultan:
hie 3,85 . 103 hfe 110

hib = ----------- = -------------- = 34,7 Ohm = Ri hfb = ----------- = -------- = 0,901
(1 + hfe) 111 (1 + hfe) 111
y las resistencias de entrada del amplificador y del sistema, en este caso serán:
RiA = Ri//RE = hib //RE (II.47.) y por los valores que adoptan ambas variables, normalmente RiA = hib = 34,7 Ohm
Ris = Rs + RiA = 300 + 34,7 = 334,7 Ohm
Por otra parte, la Resistencia de Carga Dinámica es:
4,7 . 5 . 103
Rd = RC//RL = ---------------- = 2,42 KOhm
4,7 + 5
En lo que sigue supondremos que la resistencia de salida de esta configuración es tan grande que en el circuito
analizado puede suponerse (1/hoe ) un circuito abierto. Así, la ganancia de tensión para la configuración base común es:
76
Vo - hfe 110
AV = ------- (II.48.) AV = -------- . Rd = gm . Rd (II.49) AV = -------------- . 2,42 . 103 = 69,14
Veb - hie 3,85 . 103
Por comparación de las ecuaciones (II.41.) y (II.49.) se desprende que un base común gana en tensión, lo mismo
que un emisor común con igual resistencia de carga dinámica con la diferencia que el base común no introduce el desfasaje
de 180 º entre la tensión de salida y la de entrada.
De igual forma a las otras configuraciones:

RiA 34,7
AVs = AV . ------- = 69,14 . --------- = 7,17
Ris 334,7
notándose una extrema disminución desde AV hacia AVs debido al reducido valor de RiA comparado con el correspondiente
a Rs. En cuanto a la ganancia de corriente:
Io hfe RC RC 4,7
AI = ------- (II.50.) AI = ----------- . ------------ = hfb . ----------- (II.51.) AI = 0,901 . ----------- = 0,437
Ie (1 + hfe) RC + RL RC + RL 4,7 + 5
Io RE 3,3
en tanto que: AIA = ------- (II.52.) AIA = AI . ------------ (II.53.) AIA = 0,437 . ------------------ = 0,432
Ii RE + Ri 3,3 + 34,7
con lo que se verifica que la configuración base común no presenta ganancia de corriente.
Realizaremos ahora el análisis detallado respecto de la resistencia de salida del transistor en la configuración base
común. A tal efecto partiendo del circuito equivalente de la figura II.20. y sólo para el transistor, con su entrada a circuito
abierto, procedemos a someterlo a la medición tal como se detalla en la figura II.21. En dicho circuito, planteando la
ecuación de malla se tiene:
V + (hfe + 1) Ib . (1/hoe) + Ib . hie = 0
hfe + 1
como la entrada se encuentra a circuito abierto Ie = 0, de modo que I = -Ib y como ---------- >> hie resulta que,
aproximadamente: hoe
I hoe 1
hob = ------ = ----------- o bien ----- = ro . (hfe + 1) (II.54)
V hfe + 1 hob
cuyo valor es:
hob = 14 . 10-6 /111 = 12,6 . 10-8 (A/V) ó (1/hob ) = 111 . 71 . 103 = 7,9 MOhm
77
En consecuencia, mediante las expresiones (II.45.), (II.46.) y (II.54.) se puede transformar el circuito equivalente
de la figura II.20. en otro en donde se represente al transistor mediante un modelo híbrido aproximado con los parámetros
de base común, tal como se indica en la figura II.22. Así, las resistencias de salida de esta configuración resultan:
Ro = (1/hob) = 7,9 MOhm - RoA = Ro//RC = RC = 4,7 KOhm - Ros = RoA//RL = Rd = 2,42 KOhm
II.5. - COMPARACIÓN CARACTERÍSTICAS DE LAS CONFIGURACIONES BIPOLARES:
En los apartados II.2., II.3. y II.4. se han estudiado las tres configuraciones básicas del transistor bipolar como
amplificador de pequeña señal. En lo que respecta al comportamiento dinámico en baja frecuencias se analizaron las
dependencias de la ganancia de tensión, ganancia de corriente, resistencia de entrada y resistencia de salida con respecto a
los parámetros dinámicos del transistor y a las resistencias de carga dinámica y del excitador, llevándose a cabo los cálculos
correspondientes al ejemplo numérico que se eligió para cada configuración.
Como resumen de todo ello puede indicarse que:
a) la configuración Emisor Común es la única que presenta a la vez ganancias de tensión y de corrientes mayores que la
unidad. Es la más versátil y útil de los tres tipos de etapas. Tanto Ri como Ro varían poco con los cambios en RL y Rs y
sus valores característicos se ubican entre los valores que corresponden a las otras dos configuraciones.
Para obtener la máxima ganancia de tensión no sólo Rs debe ser nula, sino que Rd debe ser mucho mayor que hoe-1 . Tales
valores de Rd superiores a 10 KOhm no son muy frecuentes en los casos prácticos.
Dicha ganancia de tensión posee una componente de 180º de fase por lo que se dice que es una ganancia inversora.
b) La etapa de Base Común no puede proporcionar ganancia de corriente. La ganancia de tensión es alta (aproximadamente
igual a la del emisor común con igual carga). La resistencia de entrada es la mas pequeña mientras que la resistencia de
salida es la mayor de las tres configuraciones.
Esta configuración tiene sólo algunas aplicaciones: para adaptar una alta resistencia de carga y ser excitada con un
generador de tensión de muy baja resistencia interna, como etapa con ganancia no inversora, como generador de
corriente
constante en circuitos de barrido y en etapas amplificadoras de muy altas frecuencias.
c) Esta configuración permite conseguir que la etapa se comporte como Seguidor de Emisor. En él la ganancia de corriente
es alta (aproximadamente igual que para la etapa Emisor Común), si bien no puede proveer ganancia de tensión, en el
seguidor se busca una transferencia unitaria, la resistencia de entrada es la más alta y la resistencia de salida es la mas
baja de las tres configuraciones.
Se emplea frecuentemente como etapa separadora entre una alta resistencia de excitación y una resistencia de carga
pequeña.
Parámetro Emisor Común Colector Común Base Común

AI AI = hfe AI = -(1 + hfe) AI = hfb = hfe/(1+hfe)
100 -91 0,901
AV AV = -gm . Rd A=1 AV = gm . RL
-61,9 0,94 69,14
Ri Ri = hie Ri = hie + (hfe +1)Rd Ri = hib
2,1 KOhm 24,8 KOhm 34,7 Ohm
Ro Ro = ro = hoe-1 Ro = hib +(Rs/hfe) Ro = hob-1
32 KOhm 104,3 Ohm 7,9 MOhm
Tabla II.1.
Asimismo, como metodología a emplear para el estudio de este tipo de amplificadores, sobre todo en etapas con
circuitos más complejos conviene señalar unas reglas simples que facilitarán dicha labor:
1.- El diagrama del circuito a analizar debe dibujarse con cuidado y limpieza;
2.- Para cada transistor del circuito marcar sus puntos B (Base), C (Colector) y E (Emisor) y tomarlos como
puntos de referencia a la hora de dibujar sus circuitos equivalentes;
3.- Reemplazar cada transistor por su modelo con parámetros h;
78
4.- Transferir los elementos pasivos del circuito desde el circuito original a este circuito equivalente del
amplificador. Mantener las posiciones relativas de estos elementos;
5.- Sustituir cada generador de continua por su resistencia interna: Normalmente sólo tendremos baterías o
fuentes de tensión constante que serán un cortocircuito para la señal;
6.- Resolver el circuito activo lineal resultante mediante el empleo de las Leyes y Teoremas de circuitos lineales
El planteamiento de estas reglas es un método general. Es conveniente, sin embargo, el desarrollar otros métodos
rápidos, que permitan el análisis casi por simple inspección, que puedan ser utilizados ante ciertas situaciones, como por
ejemplo las configuraciones en B.C., C.C. o sus derivadas.
II.6. - REFLEXIÓN DE IMPEDANCIAS EN LA UNIÓN BASE-EMISOR:
Los resultados obtenidos en el seguidor de emisor sugieren una regla o propiedad que facilita los cálculos
notablemente. Recordemos que en el seguidor de emisor, la resistencia de entrada, tal como se definía en la figura II.4. era:
Ri = hie + (hfe +1)Rd
Tal resultado muestra mirando desde la base, tal como se representa en la figura II.8. a la entrada del amplificador
C.C. se ve hie en serie con la impedancia original entre emisor y tierra multiplicada por (hfe + 1). Por supuesto la corriente
por esta resistencia (1 + hfe) Re es Ib = Ie / (1 + hfe).
En resumen, cuando estemos dibujando un circuito equivalente, podemos reflejar el circuito del emisor al terminal
B simplemente multiplicando la impedancia de este circuito de emisor por (hfe +1).
Si ahora consideramos la Resistencia de salida del mismo circuito en C.C., también de la figura II.4. y de acuerdo
con la expresión II.28. tenemos:
(Rs //RBT) hie
Ro = --------------- + -------------
(1 + hfe ) (1 + hfe )
Podemos ahora considerar que cuando reflejamos el circuito de base hacia el emisor, la impedancia del circuito de
base aparece dividida por (hfe +1). Tal situación viene reflejada en el circuito equivalente de la figura II.11.
Recordemos que estos resultados son aproximados por haberse despreciado el parámetro hre , hecho que no
introduce error práctico en la gran mayoría de los casos. La técnica de la reflexión de impedancias a través de la unión
base-emisor sirve como regla nemotécnica a la hora de efectuar análisis rápidos de estructuras algo mas complejas como las
que veremos en el futuro.
II.7. - CIRCUITO AMPLIFICADOR CON RESISTENCIA EN EMISOR (Emisor Común con Re sin Puentear):
El esquema circuital correspondiente a este amplificador se representa en la figura II.23. en donde puede
constatarse que los circuitos de excitación y carga se encuentran conectados como en el amplificador emisor común, es
decir excitador entre el terminal de base y tierra y carga entre el terminal de colector y masa. La diferencia ahora es que en
el terminal de emisor la resistencia total se halla constituida por dos resistores, uno que simultáneamente dispone de “by-
pass” para las componentes dinámicas (capacitor en paralelo) tal como ocurría en el emisor común, y otro generalmente de
mucho menor valor que forma parte tanto del circuito equivalente estático como del circuito equivalente dinámico (sin “by-
pass”).
Efectivamente, el circuito equivalente para las componentes de C.C. y su posterior análisis en nada se diferencian
a lo ya estudiado, con la única aclaración de que para dichas componentes, la resistencia total del circuito de emisor será
RE + Re . En cambio el circuito equivalente dinámico se diferencia de todos los ya estudiados atento a que para dichas
79
señales el transistor deja de tener su emisor a masa y para su análisis llevamos a cabo dicho circuito equivalente en la
figura II.24.
De acuerdo con los conceptos relativos a la función de RE para las componentes de C.C., se podría adelantar ya,
que en este circuito equivalente dinámico habrá una realimentación negativa también de las componentes de señal, por lo
que como ya se analizó, entre otros efectos, ello causará una disminución de la ganancia, con respecto a lo obtenido en el
amplificador emisor común de igual transistor y carga.
Partiendo del circuito de la figura II.24. y reemplazando al transistor por su modelo híbrido simplificado se
obtiene el circuito que se representa en la figura II.25.
En dicho circuito, desdoblando el generador controlado del circuito de salida conectado entre los nodos de
colector y emisor sin que se modifiquen las ecuaciones de la primera ley de Kirchoff de ambos nodos, se podrá pasar a
estudiar otro circuito equivalente, tal como el indicado en la figura II.26.
En este último circuito, la corriente por Re resulta ser la suma de la de base Ib más la de colector (hfe . Ib), por lo
que la diferencia de potencial en Re resulta ser:
Re . Ib + Re . hfe . Ib = Ib . (1 + hfe) . Re = VRe
Aquí puede obviarse la inclusión del generador controlado hfe . Ib de la parte de entrada del circuito, modificando
la resistencia desde el valor Re a un nuevo valor (1 + hfe) . Re , así al circular por ella solo la corriente de entrada Ib , en
dicho nuevo valor de resistencia se desarrollará la misma diferencia de potencial VRe y se habrá logrado un circuito
totalmente equivalente al de la figura II.26. pero mucho más simple, tal como se representa en la figura II.27.
80
Notar que una vez más el análisis precedente nos llevó a reconocer la propiedad de reflexión de impedencias de la
unión base-emisor ya que Re físicamente conectada en el circuito de emisor aparece en el circuito de la figura II.27,
reflejada sobre el circuito de base (ya que es circulada por la corriente Ib) y por ello su valor es amplificado por (1 + hfe). La
simplicidad a que alude el párrafo precedente puede apreciarse si se intenta determinar, por ejemplo la resistencia de
entrada Ri en circuitos.
Desactivando la fuente de excitación, en el circuito de la figura II.26 Ri no es posible determinarla por simple
asociación serie o paralelo (en este caso serie) de resistencias ya que las corrientes en ambas ramas no son homogéneas. En
cambio en el circuito de la figura II.27. tanto en hie como en la rama Re . (1 + hfe) circula la misma corriente Ib , motivo por
el cual, aquí si se puede establecer que:
Ri = hie + (1 + hfe) . Re (II.55.)
también: RiA = RBT // Ri o sea: RiA = RBT //[hie + (hfe + 1) Re] (II.56.) y Ris = Rs + RiA
La ecuación (II.55.) y por comparación con el amplificador emisor común, muestra otra propiedad de la
realimentación negativa de señal que incorpora la presencia del Re sin puentear: INCREMENTA LA RESISTENCIA DE
ENTRADA DEL AMPLIFICADOR.
En cuanto a la ganancia de tensión, en este amplificador, en la misma figura II.27. y con Rd = RC// RL se tiene:
Vo = -hfe . Ib . Rd y Vi = Ib . [hie + (hfe + 1) Re]

en consecuencia:
Vo - hfe . Rd
AVA = ------- y reemplazando: AVA = ----------------------- (II.57.)
Vi hie + (hfe + 1) Re
Nuevamente comparando este resultado con lo obtenido para la configuración emisor común en la ecuación
(II.41.) se comprueba lo ya anticipado en cuanto a que la presencia del Re sin puentear, es decir la realimentación negativa
de la señal hace disminuir la ganancia de tensión. Sin embargo y especialmente para aquellos excitadores de alta resistencia
interna (valor de Rs grande) dicha disminución de la ganancia de tensión puede ser recuperada debido a que el aumento de
la resistencia de entrada permitirá un mejor aprovechamiento de la tensión de excitación, lo cual puede comprobarse en
términos de:
RiA
AVs = AVA . -------
Ris
Finalmente y a los fines de evaluar la resistencia de salida de este circuito, pasaremos a estudiar el circuito
equivalente para la medición , según el procedimiento ya descripto, tal como se indica en la figura II.28. En él, planteando
la segunda Ley de Kirchoff en la malla que incluye al generador V. se tiene:
V - (I - hfe . Ib ) . hoe-1 + Ib . (Rs‘ + hie ) = 0
Re . (Rs‘ + hie ) Re
pero en el circuito base-emisor: Ib . (Rs‘ + hie ) = -I . ------------------------- por lo que Ib = -I . -----------------------
81
Re + (Rs‘ + hie ) Re + (Rs‘ + hie )
reemplazando en la ecuación de malla:

Re Re . (Rs‘ + hie)
V - (I + hfe . I . --------------------- ) . hoe-1 - I . ---------------------- = 0
Re + Rs‘ + hie Re + (Rs‘ + hie )
luego despreciando el último término frente al anterior:

Re
V = I (1 + hfe . --------------------- ) . hoe-1
Re + Rs‘ + hie
V
y como Ro = ------ resulta: Re
I Ro = hoe-1 . (1 + hfe . --------------------- ) (II.58.)
Re + Rs‘ + hie
pudiéndose observar que la presencia del resistor Re sin puentear produce también un aumento en la resistencia de salida
respecto a la configuración emisor común.
II.7.1. - Circuito Amplificador Divisor de Fase - Ejemplo:
En el circuito indicado en la figura II.29. se presenta otra aplicación práctica en donde a partir de la configuración
amplificadora recién estudiada y con el agregado de un segundo terminal de salida en el emisor se dispone de un
dispositivo tal que a partir de una única fuente de excitación, es capaz de entregar dos señales de salida con fase opuesta
entre sí y con la posibilidad de ser iguales en magnitud, circuito este último que recibe la denominación de Inversor de
habla o de fase.
Es de destacar que como veremos en el futuro puede surgir la necesidad de contar con dos señales iguales en
magnitud y opuestas en fase para excitar a algún dispositivo electrónico como por ejemplo a aquellos denominados
amplificadores simétricos.
a) Estudio del comportamiento estático:
Observemos que al abrir todos los condensadores del circuito amplificador de la figura II.29 se tiene el circuito
equivalente estático ya estudiado de la figura I.25, en donde:
R2 47 R1 . R2 82 . 47 . 103
VBT = Vcc . ------------- = 10 ------------- = 3,64 V; y RBT = -------------- = ------------------ = 29,88 KOhm
R1 + R2 82 + 47 R1 + R2 82 + 47
VBT - VBEu 3,64 - 0,7

Entonces: ICQ = ----------------------- = ------------------- = 0,89 mA
RE + (RBT /hFE ) (3,3 + 0) . 103
Para esta corriente, del Manual se obtiene un hFE = 100 por lo que (RBT / hFE) = 29880/100 = 299 Ohm que solo es
despreciable frente a RE = 3,3 KOhm.
Entonces: VCEQ = VCC - ICQ . (RC + RE )= 10 - 0,89 . (3,3 + 3,3) = 4,13 V
Ahora recurrimos nuevamente al Manual para la obtención de los parámetros híbridos. El fabricante proporciona sus
valores típicos absolutos para IC = 1 mA - VCE = 3 V - f = 1 Khz. - TA = 25 ºC y también suministra las leyes de
variación de dichos parámetros con respecto a la corriente IC. Operando con ellos para nuestra ICQ = 0,89 mA se obtiene:
hfe = 1 . 100 = 100 - hie = 1,1 . 3,5 . 103 = 3,85 KOhm - hoe = 0,9 . 15,6 . 10-6 = 14 . 10-6 y ro = 71 KOhm.
82
y procedemos a llevar a cabo el circuito equivalente dinámico tal como se indica en la figura II.30. En ella, la salida por
emisor se encuentra cargada por el resistor RE = 3,3 KOhm y dado el valor de ro , se verifica que Rd’ = RE. y en
consecuencia
Ri = hie + (1 + h fe) RE = 3,85 . 103 + (1 + 100) 3,3 . 103 = (3,85 + 333,3) .103 = 337,15 KOhm
29,88 . 337,15 . 103

Así, la resistencia de entrada al amplificador es: RiA = Ri // RBT = ---------------------------- = 27,45 KOhm
29,88 + 337,15
con lo que Ris = RiA + Rs = 27,45 . 103 + 2,7 . 103 = 30,15 KOhm
Voe (1 + hfe) . RE 333,3

Para dicha salida por emisor definimos una ganancia AVe = ------ = --------------------------- = ------------ = 0,99 (II.59.)
Vi [hie + (1 + hfe) . RE] 337,15
Voc - hfe . RC - 330

mientras que para la salida por colector se tiene otra AVc = ------ = ---------------------------- = ------------ = - 0,98 (II.60.)
Vi [hie + (1 + hfe) . RE] 337,15
RiA 27,47
y refiriéndolas a la fuente ideal de excitación:: AVs = AV . ------- AVes = 0,99 . --------- = 0,9 y AVcs = -
0,9
Ris 30,15
Uno de los inconvenientes que presenta este circuito es que la resistencia de salida por colector resulta notoriamente
distinta a la resistencia de salida por emisor, así mientras la primera se ajusta a la ecuación (II.58) y por lo tanto resulta:
RE 3,3
Ro = hoe-1 . (1 + hfe . --------------------- ) = 71 . 103 (1 + 100 ----------------------- ) = 2,44 MOhm
RE + Rs‘ + hie 3,3 + 2,48 + 3,85
la resistencia de salida por emisor es mucho menor y responde a la ecuación (II.28) arrojando como resultado un valor igual
a:
83
(Rs//RBT) hie 2,47 . 103 3,85 . 103

Ro = --------------- + ------------- = ---------------- + --------------- = 62,6 Ohm
(1 + hfe ) (1 + hfe ) (1 + 100) (1 + 100)
II.8.- AMPLIFICADOR SEGUIDOR BOOT STRAP - Ejemplo:
Según hemos visto las particulares características de cada una de las configuraciones amplificadoras de bajo nivel
estudiadas hasta aquí, particularmente a través de los ejemplos numéricos y los problemas de aplicación resueltos, pueden
verse enmascaradas o modificadas por la presencia de las redes auxiliares de polarización del transistor. Las expresiones de
las ecuaciones transferencia, resistencias de entrada y de salida tienen en cuenta dichas influencias. En los problemas de
proyecto de etapas amplificadoras simples puede observarse como estos circuitos de polarización condicionan el desarrollo
o solución de los mismos.
En el caso concreto de la configuración colector común, tal como la que se analizó en la figura II.12, por un lado
en la salida del amplificador el componente de polarización y estabilización RE produce influencia sobre el valor de la
resistencia de carga dinámica Rd y a través de ésta influye tanto sobre la ganancia AVA como en la resistencia de entrada Ri
ya que:
(1 + hfe) . Rd‘
Rd = RE // RL Ri = hie + (1 + h fe) Rd‘ AV = ------------------------------
[hie + (1 + hfe) . Rd‘]
Además la condición de seguidor imponía que la etapa cumpliera con la relación:
(1 + hfe ) Rd >> hie
lo cual puede verse dificultado ya que al intervenir en el equivalente paralelo Rd , la resistencia RE puede llegar a
entorpecer el cumplimiento de dicha condición.
Por otro lado, el circuito de polarización de la base del transistor a través de su equivalente RBT pone en evidencia
su influencia cuando se evalúa la resistencia de entrada del amplificador:
RiA = RBT // [hie + (1 + hfe ) Rd ]
y los requisitos de estabilización (que pueden llegar a requerir un cierto valor máximo de RBT ) pueden apantallar la
característica de etapa separadora inherente a su alto valor de resistencia de entrada. Pero no solo eso, esta influencia a su
vez puede llegar a anular la característica seguidora, ya que si bien AV puede llegar a hacerse próxima a la unidad, al
evaluarse la ganancia de tensión del sistema, la misma puede caer notoriamente, debido al divisor:
RiA
AVs = AV . -------
Ris
Se comprende entonces que al considerarse las redes de polarización las mismas no solo pueden llegar a
comprometer un alto valor de Resistencia de Entrada sino que tampoco es posible conseguir una Transferencia de
Tensiones del tipo Seguidora.
En algunas aplicaciones de muy bajo nivel, en donde es posible sacrificar requerimientos de estabilización y con
la finalidad de hacer prevalecer un comportamiento dinámico tan cercano como sea posible al de una etapa seguidora
pueden emplearse componentes y hasta configuraciones que no respeten las recomendaciones emanadas para un adecuado
comportamiento estático. Otras veces en donde a la par de la característica de alta resistencia de entrada se necesita buena
estabilización, es frecuente la utilización de otra configuración, también seguidora pero en donde se mejora la calidad
estabilizadora del circuito de polarización. Dicho circuito, denominado BOOT STRAP se representa en la figura II.31.
De dicho circuito analizaremos en primer término las condiciones de polarización y estabilización. Para tal fin
llevamos a cabo un circuito equivalente estático resultado de abrir todos los capacitores físicos del circuito y
posteriormente aplicar el Teorema de Thevenin entre el Nodo (3) y (T) a lo largo de la malla constituida por Vcc, R1 y R2 .
El circuito resultante se ha representado en la figura II.32 y el generador y resistencia de Thevenin se calculan
seguidamente:
R2 120 R1 . R2 120 . 47 . 103

V3T = Vcc . ------------- = 15 ------------- = 10,8 V; y R3T = -------------- = ------------------ =33,8 KOhm
84
R1 + R2 120 + 47 R1 + R2 120 + 47
. A partir del nuevo circuito equivalente, por similitud de la malla de entrada o (II) con los circuitos ya estudiados
se puede establecer que la corriente de reposo resultará:
VBT - VBEu 10,8 - 0,7

ICQ = ------------------------------- = ------------------------- = 2,05 mA con hFE del Manual: 200 para IC = 2 mA
RE + [(R3T +R3 )/hFE ] (4,7 + 0,22) . 103
La tensión de reposo se obtiene analizando la malla de salida o (I):
VCEQ = Vcc - ICQ . RE = 15 - 2 . 4,7 = 5,6 V
Con la corriente de reposo verificada y con idea de realizar seguidamente el estudio dinámico del circuito,
recurrimos al Manual para obtener los parámetros híbridos:
1
hfe = 200 ; hie = 3,7 Kohm ; hoe = 17 . 10-6 (A/V) así ro = -------- = 58,8 KOhm
hoe
con lo que el modelo dinámico para bajo nivel se indica en la figura II.33.
En esta configuración, como en todo circuito seguidor de emisor, los bornes de entrada o de excitación en donde
se conecta la fuente de señal con su respectiva resistencia interna (Vs , Rs ) es el de la base (b) y tierra (t) pudiéndose
observar que para las señales, el colector (c) se halla vinculado con tierra (t), mientras que la carga RL se encuentra
conectada entre los terminales de emisor (e) y tierra (t); es decir que los terminales superiores de base (b) y emisor (e)
conforman respectivamente, los terminales de entrada y de salida del amplificador.
Entre dichos terminales de entrada y salida se encuentra conectado el resistor R3 tal como se ilustra en la figura
II.34. en la que el cuadripolo representa al resto del circuito amplificador colector común con sus correspondientes
corrientes y tensiones de entrada y salida. En este esquema equivalente puede desarrollarse el Teorema de Miller que en
términos generales expresa la manera en que se refleja sobre la entrada y la salida del amplificador una impedancia
cualquiera conectada entre la entrada y la salida del mismo, tal como la R3 .
Si aquí Ii circulara enteramente a través de R3 la misma puede determinarse haciendo:
Vi - Vo
85
R3 = --------------
Ii
En nuestro caso al tratarse de un amplificador colector común su resistencia de entrada es normalmente mucho
mayor a R3 por lo que con cierto error puede suponerse que toda la Ii circula por R3 . Además en dicha configuración
Vo = AV . Vi con AV aproximadamente igual a la unidad, con lo que:
Vi ( 1 - AV )
R3 = -------------------
Ii
En el esquema estudiado, tal como se han planteado las cosas, el cociente (Vi / Ii ) representa la forma en que la
resistencia R3 se refleja sobre los terminales de entrada del amplificador y que llamaremos R3i . En nuestro caso:
R3 R3
R3i = ---------------- (II.61.) y analogamente, R3 reflejada sobre la salida resulta: R3o = ----------------- (II.62.)
( 1 - AV ) [ 1 - (1/AV )]
y si como se ha dicho AV posee un valor próximo a la unidad, ambas resistencias reflejadas resultan de valor tendiente a
infinito con lo que ya las características intrínsecas del colector común dejan de ser apantalladas por la presencia de la red
de polarización de base del transistor.
Hagamos el análisis del circuito de la figura II.33.. En él definimos como resistencia dinámica de carga al
paralelo:
Rd = R3T // RE // RL = 33,8 K // 4,7 K // 1 K = 0,8 KOhm
Entonces en la entrada:
R3
Ib = I . ------------ mientras que, en la salida: Vo = (I + hfe . Ib ) . Rd y la tensión de entrada Vi = Vo + I (R3 // hie )
R3 + hie
luego reemplazando Ib y determinando los pertinentes cocientes se obtiene:
R3
Rd [1 + hfe . ------------]
hie + R3 hie . R3 R3
AV = ------------------------------------------------ (II.63.) y Ri = ------------ + Rd [1 + hfe ------------]
(II.64.)
hie . R3 R3 hie + R3 hie + R3
86
------------ + Rd [1 + hfe ------------]

hie + R3 hie + R3
reemplazando los valores numéricos se obtiene:
10
800 [1 + 200 . ------------]
3,7 + 10 3,7 . 104 10
AV = ------------------------------------------------- = 0,98 y Ri = ------------ + 800 [1 + 200 -----------] = 120,3
KOhm
3,7 . 104 10 3,7 + 10 3,7 + 10
------------ + 800 [1 + 200 ------------]
3,7 + 10 3,7 + 10
mientras que por Miller, la carga de R3 a la entrada y a la salida sería:
104 104
R3i = ----------------- = 500 KOhm y R3o = ------------------- = 490 KOhm
( 1 - 0,98 ) [ 1 - (1/0,98 )]
que como puede comprobarse, casi no cargan sobre dichos circuitos.
87
III - Transistores Unipolares - Polarización y Bajo Nivel
CAPITULO III - Transistores Unipolares - Polarización y Bajo Nivel
III.1. - INTRODUCCION:
En el presente Capítulo continuaremos estudiando amplificadores constituidos por una sola etapa en donde
ahora el elemento activo será un Transistor Efecto de Campo (TEC o bien FET), y para tal fin aprovecharemos los
conceptos ya adquiridos con los transistores bipolares, motivo por el cual resulta oportuno establecer en este punto
de partida, las principales diferencias entre este componente activo y el transistor bipolar ya estudiado.
En primer término diremos que los transistores efecto de campo basan su funcionamiento en el
establecimiento y control de una corriente formada únicamente por portadores mayoritarios, a diferencia de los
transistores bipolares en donde la corriente que se controla es sostenida por electrones y huecos motivo por el cual a
los primeros se los denomina como Transistores Unipolares. A los bipolares se los suele reconocer simplemente
como transistores debido al hecho de que su característica de amplificación se basa en el efecto de Transresistencia
que tiene lugar entre la baja resistencia base-emisor y la alta resistencia base-colector a lo largo de una corriente
constante (IC = IE ).
En el caso de los Unipolares, la denominación de Efecto de Campo proviene del hecho de que la acción de
gobierno o modulación de potencia eléctrica inherente a la amplificación tiene lugar en base al establecimiento y
gobierno de un campo eléctrico desarrollado entre cargas eléctricas fijas en el interior del dispositivo. Otros nombres
usuales de los transistores unipolares se derivan de sus métodos de fabricación o bien de su característica particular
de funcionamiento: de Unión o Juntura (JFET), de Compuerta Aislada (IGFET), Metal-Oxido-Semiconductor
(MOSFET), de Canal Permanente, de Canal Inducido, de Vaciamiento, de Refuerzo o de Vaciamiento/Refuerzo. A
su vez todos ellos pueden ser del tipo Canal N o de Canal P.
Para identificarlos circuitalmente suele utilizarse una simbología apropiada, tal como a título de ejemplo se
ilustra en la figura III.1 para los Transistores Efecto de Campo de Juntura,. en sus variantes Canal N y Canal P. En
Dicha figura las letras colocadas en los terminales corresponden a la identificación de los regiones de semiconductor
en donde se encuentran conectados los mismos y que reciben los nombres de: D - Drenaje, Drenador o Sumidero; S -
Fuente; G - Compuerta o Puerta y B - Sustrato.
La resistencia de entrada que presentan los FETs, por ejemplo los JFETs, para una configuración fuente
común (análoga al emisor común) como veremos, corresponde a una juntura polarizada en inversa a diferencia de la
resistencia base-emisor (rbe ) que corresponde a una juntura polarizada en directo. Por tal motivo los JFETs tienen
resistencia de entrada mucho mayor que la de un transistor bipolar para igual configuración. En el caso de los
MOSFETs la resistencia de entrada equivalente corresponde a la aislación de un pequeño capacitor de muy alta
calidad (pérdidas despreciables) formado por el "sandwich" METAL-OXIDO-SEMICONDUCTOR.
A partir de esta característica se deriva la principal gran deferencia entre los transistores unipolares y los
bipolares: " Los Transistores Efecto de Campo presentan una muy elevada resistencia de entrada", del orden varios
cientos de KOhm hasta el MOhm en el caso de los de Juntura y de varios MOhms en el caso de los de Compuerta
Aislada, en comparación con los KOhms o a lo sumo decenas de KOhms que presentan los bipolares.
Como consecuencia de esta principal diferencia se deduce otra característica distintiva de este nuevo tipo de
componentes activos en comparación con el bipolar y es que, mientras a los transistores bipolares se los controla por
corriente (IB ), en los unipolares, precisamente dada su gran resistencia de entrada, no existe tal corriente de control
sino que a estos últimos se los maneja por medio de una tensión (VGS ).
121
Visto desde la salida, este nuevo dispositivo posee una característica similar a la de un transistor bipolar, es
decir que se lo puede considerar como una fuente de corriente de relativamente alta resistencia interna, tan alta como
la de los bipolares (105 á 106 Ohms), aunque con la ventaja de una mayor constancia debido a que en ellos no tiene
lugar el efecto Hall.
En cuanto a la influencia de la temperatura en la operación, a diferencia de los bipolares, en cierto rango de

funcionamiento, los transistores unipolares presentan un coeficiente térmico negativo en su corriente de salida.
Desde el punto de vista tecnológico si bien se ven afectados por una apreciable dispersión de fabricación,
similar o superior tal vez, a la de los bipolares, en el caso de los FETs, se presenta la ventaja de que para su
integración requieren un menor volumen en la pastilla, pudiéndose lograr una mayor densidad de integración,
haciéndolos especialmente recomendados en los circuitos integrados de gran escala de integración (LSI).
La principal desventaja que presentan los transistores unipolares respecto a los bipolares es su relativamente
bajo producto ganancia por ancho de banda, es decir que a consecuencia de su baja transconductancia, a igual ancho
de banda que un amplificador bipolar, los unipolares presentan una menor ganancia.
III.2.- INTERPRETACIÓN PRINCIPIO DE FUNCIONAMIENTO DEL JFET:
El objetivo de este apartado es realizar una breve revisión de las características de funcionamiento de los
JFETs, tendiente a reconocer las principales condiciones que deben respetarse para lograr su funcionamiento como
amplificador con un comportamiento lo mas lineal posible, tal como se hiciera en su momento con el transistor
bipolar.
Una grosera pero a la vez simple interpretación de su constitución física y su mecanismo de funcionamiento
se presenta en la figura III.2. Se trata de una barra semiconductora realizada en este caso (canal N) en material
122
semiconductor del tipo N, levemente impurificado (es decir dopado con limitada cantidad de impurezas donoras). En
ambos extremos de dicha barra, por medio de una intensificación del dopado y posterior soldadura se han agregado
los terminales metálicos correspondientes a las regiones de Fuente (S) y Drenaje (D).
En ambas caras laterales de la citada barra, por algún procedimiento de difusión o aleación se realizan dos
zonas de reducido espesor, fuertemente impurificadas con impurezas aceptadoras, vale decir de semiconductor tipo
P con alta concentración de huecos o lagunas. A la barra resultante de material N entre ambas zonas P, se la
denomina Canal N. De ambas zonas de material tipo P se toma el terminal de Compuerta (G).
Tal como se explicara en el inicio del primer Capítulo, el solo hecho de poner en contacto dos materiales de
polaridad opuesta, produce a ambos lados de la juntura metalúrgica, un reacomodamiento de cargas eléctricas
móviles (electrones y huecos) que arroja como resultado una zona de transición en donde tales portadores
desaparecen y quedan únicamente átomos ionizados con carga de polaridad positiva en el canal N y polaridad
negativa en las zonas de compuerta P. Debido a la distinta concentración de impurezas en el material P y en el N,
dicha zona de transición, tal como se ha marcado en la figura III.2., penetra mucho mas adentro de la región N que
en la región P+.
Si originalmente la barra N presentaba una dada resistencia entre la fuente (S) y el drenaje (D), ahora,
debido al hecho de realizar el canal entre ambas zonas de compuerta (G), dicha resistencia se ha incrementado como
consecuencia de haberse vaciado de portadores mayoritarios (electrones) las zonas de transición.
Debido a tal reacomodamiento de cargas aparece el potencial de contacto o barrera de potencial Vu y se

crea la barrera de energía que impide que otros portadores mayoritarios pasen del lado N al P y viceversa. Tal como
se describía en el primer Capítulo, dicha barrera puede ampliarse o disminuirse aplicando una tensión de
polarización externa entre los terminales de compuerta (G) y fuente (S) VGS tal que polarice inversa o directamente a
la juntura P-N. En la figura III.3. se realiza una representación esquemática de este fenómeno supuesto que se
pudieran identificar los diferentes anchos de la zona de transición para cada valor de dicha tensión de polarización.
Es posible aceptar que incrementando la polarización inversa de la juntura Compuerta-Canal, para una dada
tensión de polarización inversa ambas zonas de transición lleguen a rozarse tangencialmente a lo largo del canal, en
cuyo caso se interpreta que se ha "vaciado" totalmente el canal de portadores mayoritarios produciéndose el mayor
valor posible de resistencia del canal.. A dicha tensión de polarización inversa se la denomina TENSIÓN DE
BLOQUEO DEL CANAL (Vp ), debiéndose notar que para un JFET de Canal N, dicho valor resulta negativo.
Nuevamente en términos esquemáticos, la figura III.4. representa una conexión típica de nuestro JFET de
canal N reconocida como configuración Fuente Común similar al emisor común que se ha estudiado para los
bipolares. Puede observarse que ahora, además de la polarización externa en el circuito de compuerta-fuente, se hace
interactuar también un circuito de polarización externo entre los terminales de Drenaje y Fuente, tal que en nuestro
caso hace positivo al D respecto de la S. En dicho circuito, la presencia del resistor RD tiene como objetivo adecuar
el valor de la diferencia de potencial VDS , mientras que RG se agrega al solo efecto de no cortocircuitar el circuito de
entrada del FET para las señales ya que mientras la juntura compuerta-canal permanezca polarizada en inversa no
habrá corriente a través de ella (IG = 0).
123
La distribución de carga espacial en la zona de transición es ahora más compleja, ya que la tensión de
polarización inversa de la juntura compuerta-canal depende no solo de la tensión VGS sino que con ella ahora
interactúa la tensión VDS resultando que tal polarización inversa es mayor a medida que recorriendo el canal desde S
hasta D nos alejemos del terminal de fuente. Esta característica explica el formato que adopta la zona de transición
tal como se ha marcado sobre la cara frontal de la barra semiconductora en dicha figura III.4.
A continuación pasaremos a estudiar algunos casos particulares de polarización en donde tienen lugar
efectos notables y trascendentes que reflejaremos gráficamente en las figuras III.5. y III.6. suponiendo que al operar
con el circuito de polarización antes descripto resultara posible visualizar sobre la cara frontal de la barra
semiconductora el formato que para cada caso adopta la zona de transición dentro del canal del semiconductor N:
Figura III.5.a.): Se supone disponer una muy pequeña polarización VDS >0 de modo de establecer una
Apenas apreciable corriente en el canal entre S y D (ID ), de valor del orden de los nA. Esto se hace
así para poder suponer que la pequeña VDS necesaria no influye apreciablemente en la
estructura y distribución de cargas asociadas a la polarización inversa compuerta-canal. En
estas condiciones incrementamos la polarización negativa de la compuerta respecto de fuente
(VGS ) hasta que las zonas de vaciamiento de cada lado llegan a ser tangentes entre si, cosa que
se comprueba ya que si a partir de allí luego incrementamos VDS , la corriente Id
permanece invariable en aquel pequeño valor dispuesto al principio de la experiencia. Se
observa que el canal se ha vaciado totalmente, es decir que el canal se ha ESTRANGULADO y al
no existir portadores en él se impide el incremento en la corriente a través del mismo.
Por definición a la tensión VGS que produce dicha condición se la denomina TENSIÓN DE
BLOQUEO DE CANAL (Vp ).
Alcanzada dicha situación si incrementamos el potencial VDS la corriente ID no se incrementa ya
que en el canal no han quedado portadores capaces de establecer dicho incremento.
124
Figura III.5.b.): Se representa una situación genérica en la que VDS > 0, ID > 0 y VGS < Vp destacándose que la
polarización inversa de la juntura compuerta-canal para cada punto del eje longitudinal del canal
(eje x) depende tanto de la tensión VGS como de la tensión entre ese punto considerado y la fuente,
como producto de la corriente del canal (ID) por la resistencia del canal entre dichos puntos y
que hemos llamado VCSx.
En la figura se ha tomado un punto cualquiera "x" marcándose las diferencias de potencial VCSx y
VGCx .
Así, planteando la segunda ley de Kirchoff en dicho esquema circuital resulta:
VGS - VGCx - VCSx = 0
con lo que la polarización inversa compuerta-canal en dicho punto es: VGCx = VGS - VCSx
Bajo estas condiciones puede observarse que modificando VDS , al variar la forma de penetración
de las zonas vaciadas del canal se modifica la resistencia del mismo, por lo que suele
describirse a esta forma de trabajo como de RESISTENCIA CONTROLADA POR TENSIÓN.
En ambas figuras recién descriptas se han marcado las líneas de Campo Eléctrico (E) que se establece entre
las cargas fijas de la zona de transición (átomos ionizados positivamente en el canal N y átomos ionizados
negativamente en la compuerta P) y que da origen a la denominación del dispositivo.
Figura III.6.: Se representa aquí una nueva condición de trabajo, que corresponde a la situación en que por acción
simultánea de VDS y VGS las zonas de transición se disponen en forma tangencial pero ahora en un solo
125
punto del canal, dado el formato de las mismas (punto T). De acuerdo con el análisis precedente:
VGCT = VGS - VCST
Pero cuando esto ocurre, la polarización inversa debe ser: VGCT = Vp y dada la proximidad del punto
T con la zona de intensificación N+ del terminal de Drenaje que permite admitir: VCST = VDS , todo
ello nos permite inferir que alcanzado el estrangulamiento o bloqueo del canal en un punto se debe
cumplir que:
VDS = VGS - Vp (III.1.)
A partir de esta situación si se continúa aumentando la tensión VDS la corriente ID no se incrementa

apreciablemente debido a que se ha alcanzado la saturación o bloqueo del canal, es decir que no se dispone de
portadores suficientes para permitir efectivizar tal aumento. Aumentando VDS por encima del valor de la condición
establecida por la ecuación (III.1.) lo único que ocurre es que se incrementa la movilidad de los portadores
mayoritarios en el canal pero no el número de ellos.
Es justamente en esta condición de funcionamiento, es decir con:
VDS > [( VGS - Vp ) > 0 ] (III.2.)
como se trabaja con el JFET como amplificador, ya que como veremos en esta forma puede proveer amplificación
con una transferencia lo mas parecida a la transferencia lineal..
Las distintas condiciones de funcionamiento del JFET (para canal N) se pueden describir matemáticamente
mediante un conjunto de ecuaciones que son solo válidas en una región de operación y que, en términos de valores
totales se describen seguidamente:
1) iG = 0 para todo vGS < + 0,5 Volt (polarización no directa de la juntura G-canal) (III.3.)
2) iD = 0 si (vGS - Vp ) < 0 (o sea vGS < Vp - con Vp negativo para los JFETs de Canal N) (III.4.)
3) iD = K .[ 2 (vGS - Vp ) . vDS - vDS2 ] para todo VDS < [( VGS - Vp ) > 0 ] (III.5.)
que corresponde a la ZONA DE RESISTENCIA CONTROLADA POR TENSIÓN.
4) iD = K . (vGS - Vp )2 para todo VDS > [( VGS - Vp ) > 0 ] (III.6.)
ZONA DE CANAL ESTRANGULADO o ZONA DE TRABAJO COMO AMPLIFICADOR

LINEAL.
Notar que en esta zona ID es constante independientemente de cuanto varíe vDS .
La situación esquematizada en la figura III.5.b.) y descripta por la ecuación (III.5.) expresa que en dicha
región la función iD = f (vDS ) se encuentra compuesta por una parte lineal y otra del tipo parabólica o cuadrática
que se resta a la primera, es decir que gráficamente dicha función puede interpretarse tal como se muestra en la
figura III.7.
La composición de ambas partes adopta la forma típica de las curvas de drenador o de salida del JFET en la
configuración fuente común tal como la proporcionan sus fabricantes para un entorno de variación desde
vDS = 0 hasta vDS = (vGS - VP), es decir para la zona de resistencia controlada por tensión
Pero la misma figura III.7. muestra que a partir del valor vDS = (vGS - VP) al alcanzarse la condición de
canal bloqueado en un punto, a medida que vDS crece la corriente se mantiene constante, en un valor descripto por la
ecuación (III.6.) y gráficamente representada por una recta horizontal, tratándose ahora de la zona de trabajo como
amplificador lineal. En esta última ecuación, si además se impone la condición de un vGS = 0, la corriente de drenaje
para tensión compuerta-fuente nula resultará:
IDSS
126
IDSS = K . (-VP )2 y por lo tanto K = -------- (III.7.)

VP2
luego, la ecuación (III.6.) también puede describirse como:
IDSS vGS
para todo VDS > [( VGS - Vp ) > 0 ] se tiene iD = ------- . (vGS - Vp )2 o bien iD = IDSS . ( 1 - ------ )2
(III.8.)
VP2 VP
que es la condición como debe hacerse funcionar al transistor para que opere como amplificador lineal.
En la práctica la constitución física del JFET no es tan simple como la analizada debido a la imposibilidad
de realizar la implantación de las dos zonas P+ de compuerta en ambos lados del bloque semiconductor. Su
constitución física vista en una sección transversal suele ser la indicada en la figura III.8. En realidad para ganar
mayor superficie, dicha sección transversal se prolonga en una mayor longitud tal como se indica en la misma figura
cuando se muestra al bloque semiconductor como estructura de tres dimensiones.
Se puede observar que las expresiones (III.5.) y (III.6.) dependen del valor que adopte la tensión vGS por lo
que haciendo variar dicho parámetro, en lugar de una sola curva como se obtuvo en la figura III.7. se obtendrá una
familia de curvas tal como la que se representa en la figura III.9. En dicha figura se representa una familia típica de
curvas de salida del JFET y se observa en la misma que en la zona de tensiones VDS tales que en conjunto con VGS
hacen alcanzar la tensión de ruptura por avalancha de la juntura compuerta - canal se produce una escapada de la
corriente de salida (ID ), efecto este siempre destructivo y que por lo tanto no debe ocurrir en una operación normal
del JFET.
Por su parte en la figura III.10. se representa una característica de transferencia del JFET para la condición
de canal bloqueado en un punto, Dicha condición de funcionamiento se halla indicada sobre las características de
salida por medio de la función tipo parabólica dibujada en línea de trazos. Tal línea marca el límite impuesto por la
condición:
127
VDS > [( VGS - Vp ) > 0 ]
en consecuencia entre dicha línea punteada y la zona de ruptura o avalancha de compuerta se desarrolla la ZONA
ÚTIL de trabajo del JFET COMO AMPLIFICADOR LINEAL, zona esta a su vez limitada por el eje de ID = 0 (o
ZONA DE CORTE) y para este tipo de FET por la zona de corriente máxima establecida por la corriente IDSS .
Si bien todo lo precedentemente descripto se refiere a un JFET de canal N, el principio de funcionamiento y las
características típicas para un canal P son totalmente análogas . En este caso el sustrato base del semiconductor será del tipo
N+ lo mismo que las regiones de compuerta, mientras que el canal se desarrollará en una región semiconductora
impurificada levemente del tipo P. En consecuencia, con los sentidos de referencia adoptados, para un JFET de canal P la
tensión de bloqueo de canal resultará un valor positivo y la corriente ID será una magnitud negativa y en lo relativo a la
simbología, el canal P se identificará con el sentido inverso en la flechita dibujada sobre el terminal de compuerta.
III.3.- REVISIÓN DEL PRINCIPIO DE FUNCIONAMIENTO DE LOS MOSFETs:
Como ya se mencionara anteriormente, este tipo de FETs se puede dividir a su vez en dos grandes grupos,
aquellos denominados de Canal Permanente y los otros reconocidos como de Canal Inducido.
La constitución física de este tipo de dispositivos es naturalmente muy diferente a los JFETs recién analizados.
Particularmente en los MOSFETs de Canal Permanente (uno del tipo N por ejemplo) el mismo se encuentra realizado sobre
una pastilla o sustrato del tipo P, en el que se realiza una difusión N de carácter superficial en una de las caras de dicha
pastilla, que genera un canal de tales características. En los extremos de la citada pastilla (y de la citada difusión) y por
medio de sendas difusiones mucho más profundas y más contaminadas se realizan regiones N+ sobre las que se llevan a
cabo las conexiones metálicas de los terminales de drenaje (D) y fuente (S).
Sobre el canal superficial ya mencionado se realiza la deposición de una delgada capa de dioxido de silicio y
sobre esta última se dispone una nueva capa metálica realizada en aluminio, en donde se toma el terminal correspondiente a
la compuerta (G). En la cara opuesta del sustrato se ejecuta una nueva metalización sobre la que se conecta el terminal de
sustrato (B) (o bien G2 ). En la figura III.11. se representa dicha disposición física y además se indica la distribución de la
zona de transición resultante de la desaparición de portadores mayoritarios en la juntura PN en equilibrio, zona en la cual
únicamente restan los átomos fijos cargados.
Si aplicamos una polaridad negativa a la compuerta G1 , cuya capa metálica se comporta como una placa de un
capacitor de placas paralelas, formado por el Si O2 como dieléctrico entre la anterior y el semiconductor tipo N, se llevará a
cabo un reacomodamiento de cargas eléctricas produciéndose una acumulación de cargas positivas en el canal superficial N
128
a consecuencia de un vaciamiento de los portadores mayoritarios en el canal N o sea electrones, aumentando así la
resistencia del canal y disminuyendo uniformemente el ancho efectivo del mismo.
Si aumentamos la VG (negativamente para un canal N) llegará un cierto valor, que volvemos a llamar "tensión de
bloqueo de canal" (VP ), para la cual el canal desaparece totalmente y no puede establecerse una corriente entre S y D; el
transistor se encuentra en funcionamiento a canal bloqueado o al corte. Una polaridad positiva aplicada a la compuerta
producirá un efecto contrario al relatado, es decir reforzará la cantidad de portadores mayoritarios del canal disminuyendo
la resistencia de dicho canal entre S y D.
Si se aplica una polaridad positiva al terminal de D por efecto de que dicha tensión interactua en la polarización
de la juntura canal-sustrato, se estará reforzando la zona de transición en la región cercana a la zona neutra de drenaje, es
decir dicha polarización será más intensa en la región cercana al terminal de D, produciéndose una distribución no
uniforme de cargas fijas, con mayor densidad de ellas en la zona cercana a D, tal como se aprecia en la figura III.12.
Es posible admitir entonces que mediante una combinación de valores de las tensiones vGS y vDS puede lograrse el
estrechamiento del canal en un punto, tal como ocurría en el JFET. Logrado el bloqueo del canal en un punto y establecida
la corriente entre S y D, a partir de allí si se continua aumentando vDS la corriente permanece constante ya que se repite el
efecto estudiado para los JFETs, es decir no puede aumentar debido a la falta de portadores en el canal, lo único que logra
dicho aumento es incrementar la velocidad con que los portadores mayoritarios en el canal N (electrones) pasan del canal a
la región N+ de drenaje.
El campo eléctrico que ejerce la acción de gobierno de la corriente iD es resultante de la acumulación de cargas
fijas generadas en este transistor por dos efectos simultáneos: el de la zona de transición de una juntura PN canal-sustrato
polarizada en forma inversa y el de un condensador cargado.
Dado que su principio de funcionamiento es tan similar al de los JFETs, las ecuaciones físico matemáticas que
describen el funcionamiento de estos dispositivos son totalmente coincidentes con las de los JFETs, con la sola excepción
que ahora, la tensión de polarización de compuerta puede ser tanto negativa (Modo de Trabajo: de VACIAMIENTO) como
positiva (modalidad: DE REFUERZO) mientras que la corriente de compuerta resulta nula (en realidad del orden de los
nA) dado que la aislación del capacitor MOS es excelente.
Debido a la reducida dimensión o espesor de la capa de Si O2 , dado el efecto de ruptura dieléctrica, existe una
limitación en el valor de la tensión vDS que rara vez puede superar los 20 o 25 v. Las curvas características de salida (en
configuración fuente común y las correspondientes de transferencia para canal estrangulado se presentan en las figuras
III.13. y III.14.
En cuanto a los MOSFETs de canal inducido (tipo N) simplemente diremos que se trata de una estructura similar
a la detallada para los de canal permanente, solo que en este caso no se efectúa la difusión de material N en la superficie del
sustrato entre las regiones N+ de S y D. Así, si graficamos la concentración de portadores mayoritarios en función de la
129
profundidad en el sustrato (x) para una situación de equilibrio térmico, se tendrán las funciones indicadas en la figura
III.15. con línea de trazos.
Si mas tarde se aplica una pequeña polaridad positiva (vGS > 0) a la compuerta, por efecto de la carga del
capacitor MOS se produce un aumento de la concentración de portadores minoritarios en la zona superficial del sustrato,
así como una disminución de la concentración de los mayoritarios, tal como se indica en la misma figura III.15 pero ahora
con trazo continuo.
Incrementando luego la tensión de polarización positiva de compuerta, la concentración superficial de portadores

que originalmente eran minoritarios pasan a superar a los valores de los originalmente mayoritarios lográndose la llamada
INVERSIÓN DEL TIPO DE SEMICONDUCTOR, tal como se indica en el gráfico de la figura III.16., hecho este que se
produce desde la superficie de la pastilla, hasta una profundidad x1 .
Si un potencial positivo interactua en drenaje, el mismo tiende a vaciar de portadores la zona del canal inducido
cercana al drenaje, pudiéndose lograr el bloqueo del canal en forma similar a lo ya descripto, en un punto. En estos
dispositivos sin polarización positiva (canal N) sobre el terminal de compuerta, la corriente de drenaje o corriente en el
canal resulta nula ya que tal canal no existe o bien que la cantidad de portadores existentes es despreciable. Como su
130
denominación lo indica, para que pueda establecerse dicha corriente se deben inducir portadores en el canal, vale decir que
se debe formar el canal.
Llamaremos VT a la tensión necesaria aplicada a la compuerta, tal que permita el establecimiento de la corriente
iD (tendría un significado similar a la tensión de umbral o de arranque de una juntura PN). Así, las ecuaciones que
representan aproximadamente dichos mecanismos son:
1) iG = 0 (III.9.)
2) iD = 0 para todo vGS < VT (para Canal N VT es un valor positivo) (III.10.)
3) iD = B . [ 2 (vGS - VT ) . vDS - vDS2 ] para todo VDS < [( VGS - VT ) > 0 ] (III.11.)
que corresponde a la ZONA DE RESISTENCIA CONTROLADA POR TENSIÓN.
4) iD = B . (vGS - VT )2 para todo VDS > [( VGS - VT ) > 0 ] (III.12.)
ZONA DE CANAL ESTRANGULADO o ZONA DE TRABAJO COMO AMPLIFICADOR LINEAL.

Notar que en esta zona ID es constante independientemente de cuanto varíe vDS .
Al igual que la constante K de las anteriores ecuaciones, B depende de la resistividad del semiconductor base, de
las concentraciones de impurezas de las difusiones y de las dimensiones en que se establece el canal. Mientras en los JFETs
y en los MOSFETs que son capaces de funcionar en modo de vaciamiento la constante K queda definida por los parámetros
IDSS y VP , dado que en los MOSFETs de canal inducido iD = 0 para vGS = 0 ya no tiene sentido la definición de IDSS , la
constante B solo puede definirse prácticamente por medición de algún punto característico de trabajo.
Atento a tales condiciones de funcionamiento los MOSFETs de canal inducido presentan las curvas características
de salida y de transferencia que se representa en las figuras III.17. y III.18.
III.4.- LIMITACIONES EN LA TRANSCONDUCTANCIA DE LOS JFETs:
Según quedó expresado, la principal desventaja de los FETs frente a los transistores bipolares era que presentaban
una menor conductancia de transferencia gm. A fin de establecer una rápida comparación de valores típicos,
consideraremos por un lado a un transistor bipolar trabajando en un punto de reposo de 5 V - 10 mA., para el cual, como es
ya conocido gm = 40 . ICQ , o sea gm = 400 mA/V.
131
Por otro lado consideraremos el caso de un FET capaz de trabajar en vaciamiento, cuyas características son las de
un IDSS = 10 mA y VP = -3 V, tal que operando a canal estrangulado posee una VGSQ = 0 V y por lo tanto
IDQ = IDSS = 10 mA.
Partiendo de su definición:: d iD vGS

gm = --------- y recordando que según (III.8): iD = IDSS . ( 1 - ------- )2
d vGS VP
luego, efectuando la operación derivada: IDSS vGS

gm = (-2 . ---------) . ( 1 - ---------) (III.13.)
VP VP
finalmente introduciendo la misma (III.8):
IDSS IDQ
gm = (-2 . ---------) . ( ---------)1/2 (III.13'.)
VP IDSS
por lo tanto, para el mismo punto de reposo del bipolar:

10-2
gm = (-2 . -------- ) = 6,66 mA/V
-3
pudiéndose constatar la gran diferencia entre la transconductancia de uno y otro transistor, aún como en este caso, para la
misma corriente de reposo.
III.5.- CIRCUITOS DE POLARIZACIÓN:
Consideraremos un circuito elemental de polarización de un FET en modo de vaciamiento, idéntico al presentado

en la figura III.4. en oportunidad en que se reviera su principio de funcionamiento. En este circuito se conoce que sus
componentes poseen los siguientes datos:
RG = 1 MOhm - RD = 3,3 KOhm - VGG = 2 V - VDD = 12 V - mientras que del JFET se conocen:
VP = -3 V - IDSS = 12 mA - IGSS = 10 nA - BVDSS = 20 V
Se observa en el circuito que las únicas fuentes de alimentación existentes no son variables en el tiempo por lo
que las corrientes y tensiones que se desarrollarán en el mismo serán "estáticas" y para su análisis les asignamos los
sentidos de referencia indicados en el mismo diagrama circuital.
132
En primer lugar, la verificación de la proximidad de la zona de trabajo con la ruptura del diodo compuerta - canal,
arroja como resultado la siguiente relación:
VDD 12
---------- = ------ = 0,6
BVDSS 20
que se considera aceptable aún si hubiera llegado hasta un 75 % de BVDSS , al igual como ocurría para los transistores
bipolares (carga resistiva pura).
En segundo término, para la malla de entrada o G - S, se puede plantear la siguiente ecuación:
-VGG - IG . RG - VGS = 0
Dado que la única corriente en G es como máximo, la especificada como IGSS , es decir de sólo 10 nA, y atento a
que la caída que origina en RG resulta ser:
IG . RG = 10-8 . 106 = 0,01 V
y por lo tanto totalmente despreciable frente a la VGG = 1,5 V, la ecuación de la malla de entrada se reduce a:
- VGG - VGS = 0 o sea: VGS = - VGG (III.14.) y en nuestro caso VGS = -2 V
Luego, incorporando las condiciones de funcionamiento que impone el propio JFET, la corriente de drenaje
suponiendo el canal estrangulado, se podrá determinar mediante la ecuación (III.8.), es decir:
vGS 2
IDQ = IDSS . ( 1 - ------- )2 = 12 . 10-3 . ( 1 - --------- )2 = 1,33 mA
VP 3
Luego de la malla de salida, a partir de la ecuación de malla, se podrá calcular la tensión de reposo:
VDSQ = VDD - IDQ . RD = 12 - 1,33 . 10-3 . 3,3 . 103 = 7,6 V
Toda vez que hemos utilizado la ecuación (III.8.), que proporciona la corriente de salida únicamente para la
condición de canal bloqueado, procedemos inmediatamente a verificar si tiene lugar dicha condición de funcionamiento, es
decir:
VDS > [( VGS - Vp ) > 0 ] mientras que en nuestro caso:
VGS - Vp = -2 - (- 3) = 1 V y por lo tanto > 0
VDSQ = 7,6 V y por ello > (VGS - Vp )

133
Puede constatarse el cumplimiento de la condición de canal bloqueado, deduciéndose así la consistencia del
procedimiento de cálculo utilizado.
Si se hubiera considerado un JFET de canal P se deberían haber cambiado las polaridades de las fuentes de
alimentación, tal como se observa en la figura III.20. y los resultados de VDSQ e IDQ hubieran arrojado valores negativos,
aunque numéricamente idénticos si los componentes del circuito y las características del JFET fuesen las mismas.
El circuito propuesto, como se pudo verificar, polariza satisfactoriamente pero presenta el inconveniente de
utilizar dos fuentes de alimentación, en este caso de diferente valor y de polaridad opuesta lo que lo hace poco práctico.
La posibilidad de utilizar solo una fuente de alimentación que sea compartida por las mallas de entrada y salida,
inicialmente se presenta en el circuito de la figura III.21.:
Para este circuito en la malla de entrada se tendrá VRG = 0 ; ya que se podrá considerar IGSS = 0, cosa que
verificaremos mas tarde. Entonces la ecuación de esta malla resultará ahora:
VGSQ + IDQ . R = 0 o sea VGSQ = - IDQ . R (III.15.)
ecuación esta última que es comúnmente llamada de AUTO POLARIZACIÓN ya que es la misma corriente de reposo IDQ
la que polariza la compuerta G respecto del terminal de fuente S.
Por ejemplo, si en el circuito se tiene VDD = 15 V y RD = 1 KOhm y se dispone de un MOSFET de canal

permanente N, con las siguientes características:
IDSS = 10 mA ; VP = -4 V
calcularemos los restantes componentes del circuito de modo que se opere con una corriente de reposo IDQ = 5 mA, es
decir en modo de vaciamiento. Para tal fin y con el objeto de introducir la característica del MOSFET consideramos aplicar
la ecuación (III.8.) despejando de ella la tensión VGS
IDQ
VGSQ = VP . [ 1 - ( -------- )1/2 ] (III.16.)
IDSS
reemplazando los valores numéricos se tendrá:
5
VGSQ = -4 . [ 1 - ( ------- )1/2 ] = -1,2 V
10
Luego, a partir de la ecuación (III.15.), la resistencia de autopolarización resulta:
134
VGSQ -1,2
R = ----------- = ------------------ = 0,24 . 103 Ohm
-IDQ -5 . 10-3
Seleccionamos el valor comercial más cercano, es decir: R = 220 Ohm. Y como en todo proyecto es preciso
realizar ahora la correspondiente verificación, cosa que hacemos operando con el par de ecuaciones (III.15.) y (III.16) y
llevando a cabo un cuadro de valores tal como se muestra en la figura III.22.
Del análisis de la última columna de dicho cuadro de valores se concluye que la solución resulta:
IDQ = 5,14 mA - VGSQ = -1,13 V

luego de la malla de salida:
VDSQ = VDD - IDQ . (RD + R ) = 15 - 5,14 . 10-3 . (1 + 0,22) . 103 = 8,73 V

y dado que:
VGSQ - VP = -1,13 - (-4) = 2,87 V
mayor que cero y bastante inferior a la VDSQ verificada, la operación por tanto se realiza a canal estrangulado y el
procedimiento empleado es el apropiado.
Si bien la solución propuesta es válida para polarizar en modo de vaciamiento, para el modo de refuerzo la
autopolarización tal cual fue presentada no resultaría eficaz, ya que no podría proporcionar un VGS > 0. Con lo visto hasta
el presente esta modalidad de trabajo solo podría conseguirse con el circuito de las dos fuentes de alimentación invirtiendo
la polaridad de la pila (VGG ).
Antes de buscar otra solución que utilice una única fuente para la polarización en modo de refuerzo, trataremos la
forma de incorporar al análisis a la Dispersión de Fabricación, que como ya se ha dicho, en estos componentes es tan
importante como la c considerada para los bipolares.
Se adelantó ya que en los FETs de vaciamiento por ejemplo, la dispersión se manifiesta en que para una misma
serie de fabricación de un mismo tipo de FET estos se presentan con diferentes valores de tensión de bloqueo de canal y
con distintos valores de corriente IDSS . Es decir que tales parámetros se ubican dentro de una gama de variación
comprendida entre:
VPmin - VPmax e IDSSmin - IDSSmax
Lo precedente indica que en la práctica no existe "una curva" de transferencia (a canal estrangulado) válida para
un número "n" de transistores unipolares sino que se tendrá una "franja de transferencia", tal como la representada en la
figura III.23.
En los MOSFETs de canal inducido la dispersión de fabricación puede detectarse a través del rango de variación
de la tensión de umbral VT , lo que se traduce igualmente en que a los mismos se les puede adjudicar una franja de
transferencia, similar a la representada en la figura pero trasladada sobre el eje de vGS , sobre la porción de valores
positivos. El siguiente análisis es entonces igualmente válido para cualquier tipo de FET.
En la misma figura III.23. también se ha representado la ecuación de la malla de entrada para el circuito que
polariza en base a la utilización de dos fuentes de alimentación (figura III.19.) y que arroja como resultado una recta
vertical trazada por el valor vGS = VGG . De acuerdo con los conceptos adquiridos para el caso de los transistores bipolares,
la polarización del FET surge como solución simultánea de la característica de transferencia del mismo y de la ecuación de
la malla de entrada o G-S. En el caso que estudiamos resultará de la intersección de la recta antes hallada con la franja de
transferencia debido a la dispersión.
135
calcularemos los restantes componentes del circuito de modo que se opere con una corriente de reposo IDQ = 5 mA, es
decir en modo de vaciamiento. Para tal fin y con el objeto de introducir la característica del MOSFET consideramos aplicar
la ecuación (III.8.) despejando de ella la tensión VGS
IDQ
VGSQ = VP . [ 1 - ( -------- )1/2 ] (III.16.)
IDSS
reemplazando los valores numéricos se tendrá:
5
VGSQ = -4 . [ 1 - ( ------- )1/2 ] = -1,2 V
10
Luego, a partir de la ecuación (III.15.), la resistencia de autopolarización resulta:
VGSQ -1,2
R = ----------- = ------------------ = 0,24 . 103 Ohm
-IDQ -5 . 10-3
Seleccionamos el valor comercial más cercano, es decir: R = 220 Ohm. Y como en todo proyecto es preciso
realizar ahora la correspondiente verificación, cos Se verifica que el resultado podrá ubicarse entre un valor IDQMAX y
otro IDQmin , es decir que habrá una indeterminación ∆IDQ . Dicha indeterminación es tan importante como la oportunamente
estudiada para el caso de los bipolares y podrá producir similares efectos negativos, tal como los observados en aquella
oportunidad (distorsión de la señal).
Si mas tarde consideramos la misma característica pero ahora correspondiente al circuito de autopolarización
representado en la figura III.24. , para el mismo la ecuación de su malla de entrada resultó ser la expresión III.15. que
seguidamente se reproduce:
VGSQ = - IDQ . R
y que representada gráficamente en la figura III.24. arroja como resultado una nueva recta, que pasa ahora por el orígen de
coordenadas (VGS = 0 ; ID = 0 ) y posee una pendiente negativa e inversamente proporcional a R, tal como la identificada
Recta de Polarización (1) en dicha figura.
Para una situación genérica, tal como la considerada, se observa que el solo hecho de disponer una inclinación de
la Recta de Polarización (en este caso recta de autopolarización) produce que el circuito presente una menor
indeterminación en el valor de IDQ (∆IDQ1 ) frente a la misma dispersión de fabricación del FET en comparación a la que se
daba en la figura III.23.
136
Quiere decir que otra recta de polarización del tipo de la que en la misma figura III.24. hemos llamada Recta de
Polarización (2), es decir mas acostada respecto a la (1) (que implica una mayor resistencia de autopolarización R),
presenta una ventaja aún superior, ya que como allí se observa, el correspondiente ∆IDQ3 es todavía menor. El
inconveniente de esta última recta (2) es que nos obligaría a trabajar con una reducida corriente IDQ que puede resultar
inconveniente para el caso que nos ocupa.
Si bien las dispersiones relativas en ambos casos analizados no presentan significativa diferencia, lo interesante es
que el principio de disminución del ∆IDQ puede ser aprovechado y extendido, introduciendo una modificación en la malla
de polarización de entrada, de modo de que simultáneamente esta disminución del ∆IDQ no signifique una reducción en el
valor absoluto de IDQ . Frente al mismo transistor disperso ya estudiado y tal como se observa en la figura III.25 dicha
solución se presenta al considerar el caso de una Recta de Polarización señalada con (3) con la que, puede constatarse, con
el mismo nivel de IDQ se consigue el menor ∆IDQ3
Matemáticamente ya que la ecuación correspondiente a dicha nueva Recta de Polarización (3) responde a la
forma:.
VGS = VGG - ID . R (III.17.)
la malla de entrada que la satisface vuelve a contener una adicional fuente de alimentación VGG con una polaridad tal que
para el caso de los canales N haga positiva a la compuerta G respecto de su fuente S, tal como se indica en el circuito de la
figura III.26.
La solución práctica como respuesta a la necesidad de utilizar solo una fuente de alimentación, surge de
considerar a la rama compuesta por VGG y RG como el equivalente Thevenin de un circuito divisor resistivo de tensión
conectado entre la misma fuente VDD y el terminal de compuerta G, es decir de una topología totalmente idéntica a la ya
ampliamente estudiada para los circuitos con transistores bipolares, tal como se observa en el circuito de la figura III.27.
137
En dicho circuito, lo dicho precedentemente puede verificarse fácilmente, aplicando el Teorema de Thevenin
entre los terminales de compuerta G y tierra T, a lo largo de la malla integrada por la fuente VDD y los resistores R1 y R2 ,
ya que se obtendría:
R2 R1 . R2
VGT = VGG . ------------- (III.18.) y RGT = -------------- (III.19.)
R1 + R2 R1 + R2
con lo que la nueva ecuación de la malla de entrada del circuito equivalente al de la figura III.27. o ecuación de
autopolarización resulta equivalente a la propuesta (III.17), es decir:
VGS = VGT - ID . R (III.17'.)
Por otra parte, esta misma ecuación indica que el circuito se encuentra capacitado para polarizar tanto a un canal
N como a un canal P (adaptando la polaridad de la fuente de alimentación VDD ) y para ambos casos ya sea en modo de
vaciamiento [VGT < ( ID . R ) y por lo tanto VGS < 0 ] o bien en modo de refuerzo [VGT > ( ID . R ) y por lo tanto
VGS > 0 ] con solo ajustar los valores de los componentes y así obtener la IDQ requerida.
Todavía más, con el mismo circuito puede imponerse un VGS superior a una tensión de arranque VT de un
eventual MOSFET de canal inducido por lo que el mismo circuito puede utilizarse para cualquier tipo de FET.
III.6.- VERIFICACIÓN DE UN CIRCUITO AMPLIFICADOR UNIPOLAR CON SEÑALES FUERTES:
A modo de ejemplo consideremos un circuito amplificador como el de la figura III.27. en donde sus componentes
responden a las siguientes características:
VDD = 20 V ; R = 8,2 KOhm ; R1 = R2 = 1 MOhm ; RD = 2,7 KOhm ; Tamb = 70 ºC
Transistor Unipolar (T.U.) tipo 2N3967 del que por medición se conocen: VP = -2 V e IDSS = 6 mA.
(Notar que se trata de un efecto de campo de canal N tal que por efectos de la dispersión en el manual se proporcionan los
valores: VPmin = -2 y , VPMAX = -5 V así como los valores extremos: IDSSmin =2,5 mA e IDSSMAX = 10 mA).
En primer lugar verificaremos si el valor de la tensión de la fuente de alimentación es adecuado a la región normal
de trabajo, lo suficientemente alejado de la ruptura de la juntura Compuerta-Canal. Para tal fin del Manual extraemos que
VDSmax = 30 V y ya que en las peores condiciones, cuando el transistor opere al corte, toda la tensión de dicha fuente (VDD )
caerá entre D - S, se verifica que:
138
VDD 20
---------- = --------- = 0,66
VDSmax 30
resultando por consecuencia una condición aceptable ya que para el tipo de carga resistiva pura incluye un adecuado factor
de seguridad.
Seguidamente pasamos a realizar la verificación de la polarización y en tal sentido a partir del circuito original y
por aplicación del Teorema de Thevenin pasamos a un circuito equivalente idéntico al de la figura III.26. en donde los
parámetros equivalentes se obtienen por aplicación de las ecuaciones (III.18. y (III.19.):
R2 1 R1 . R2 1 . 106
VGT = VGG . ------------- = 20 . ------------ = 10 V y RGT = -------------- = -------------- = 500 KOhm
R1 + R2 1 + 1 R1 + R2 1 + 1
En el nuevo circuito equivalente, la ecuación de la malla de entrada esta descripta por la ecuación (III.17'.), es
decir:
VGS = VGT - ID . R = 10 - ID . 8,2 . 103 (III.17")
mientras que la característica de transferencia a canal estrangulado descripta por la ecuación (III.16.) en nuestro caso es:
ID ID
VGS = VP . [ 1 - ( -------- )1/2 ] = (-2) . [ 1 - (---------)1/2 ] (III.16')
IDSS 0,006
con lo que adoptando el método de resolución por interpolaciones sucesivas y operando con las ecuaciones (III.17".) y
(III.16'.)se puede confeccionar el cuadro de valores que se presenta en la figura III.28.
De dicho cuadro surge que el juego de valores VGS e ID que simultáneamente satisface a ambas ecuaciones y que
por lo tanto serán las componentes de reposo buscadas (VGSQ e IDQ ) resultan:
VGSQ = -1,05 V e IDQ = 1,35 mA
Para esta corriente de reposo, a partir de la ecuación de la malla de salida se podrá determinar la tensión drenaje-
fuente (VDS ) de reposo:
139
VDSQ = VDD - IDQ . ( R + RD ) = 20 - 1,35 . 10-3 . ( 8,2 + 2,7 ) . 103 = 5,3 V
Con este valor de VDSQ = 5,3 V y con el objeto de comprobar si el procedimiento matemático de cálculo es
apropiado, procedemos a verificar si el FET se encuentra operando a canal estrangulado de modo de validar la ecuación
(III.16.) empleada para su resolución:
a) para que el FET se halle fuera de la zona de corte (VGS - VP ) > 0 y en nuestro caso la situación es:
VGS - VP = -1,05 - (-2) = 0,95 V

es decir, dentro de la zona activa.
b) para que el FET se encuentre polarizado con el canal estrangulado VDS > (VGS - VP) , mientras que en nuestro
problema efectivamente se halla en dicha situación, ya que:
VDSQ = 5,3 V y ( VGSQ - VP ) = 0,95 V
concluyéndose entonces que el procedimiento empleado es correcto y por lo tanto el punto de operación estático es:
IDQ = 1,35 mA - VDSQ = 5,3 V - VGSQ = -1,05 V
La potencia disipada por el FET será máxima cuando la señal se anule (Clase A), en cuyo caso:
Pdm = VDSQ . IDQ = 5,3 . 1,35 . 10-3 = 7,15 mW
mientras que, a partir del manual se extrae que para una temperatura ambiente de 25 ºC (o debajo) el transistor permite
disipar hasta 300 mW y de acuerdo a la información gráfica, ésta disminuye a razón de 2,4 mW/ºC hasta anularse para 150
ºC de temperatura ambiente. De todo ello deducimos que:
1
Tjmax = 150 ºC - θja = ------- = 0,416 ºC/mW
2,4
con lo que para la temperatura ambiente suministrada como dato, el FET puede disipar hasta:
Tjmax - Tamb 150 - 70

Pdmax = -------------------- = ------------------ = 192 mW
θja 0,416
verificándose que como en toda etapa de bajo nivel se registran condiciones de trabajo en que Pdm < Pdmax .
Para condiciones dinámicas de funcionamiento determinaremos la excursión simétrica máxima que puede
obtenerse en la etapa. Consideramos que el FET se halla cargado con una Resistencia de Carga Dinámica que en este
circuito es solo RD por lo que hacia el corte, la excursión máxima posible resulta:
Vdsmax = IDQ . RD = 1,35 . 10-3 . 2,7 . 103 = 3,65 V
Para que dicha excursión máxima pueda ser simétrica, el punto de máxima excursión hacia la zona de resistencia controlada
por tensión (punto que llamamos M) y cuyas coordenadas son:
vDSM = VDSQ - Vdsmax =5,3 - 3,65 = 1,65 V - iDM = 2 IDQ = 2,70 mA
debe hallarse dentro de la zona activa y lineal del FET, por lo que procedemos a verificar la condición de canal bloqueado
para dicho punto de máxima excursión:
iDM 2,70
vGSM = VP . [ 1 - ( -------- )1/2 ] = (-2) . [ 1 - (---------)1/2 ] = - 0,66 V
IDSS 6
vGSM - VP = -0,66 - (-2) = 1,34 V
140
y como vDSM > (vGSM - VP ) se determina que la excursión máxima se encuentra limitada por el corte, es de 3,65 V y se
trata de un punto de reposo que es casi un punto que permite la máxima excursión simétrica (diferencia entre 1,65 V y
1,34 V).
III.7.- EJEMPLO DE APLICACION CON UN MOSFET DE CANAL INDUCIDO:
Sea el circuito amplificador de la figura III.29. que emplea un MOS de técnica Vertical (VMOS), de potencia, de
canal N inducido, identificado por su fabricante INTERSIL como VN66AF:
En dicho circuito los componentes conocidos son:
VDD = 45 V ; R1 = 560 KOhm ; R2 = 120 KOhm ; RD = 220 Ohm ; Rs = 5 KOhm ; RL = 200 Ohm
y se desea que el transistor opere bajo una corriente de reposo de 120 mA. La temperatura de trabajo es Tamb = 25 ºC.
III.7.1.- Cálculo de la Resistencia de Autopolarización:
Es evidente que para imponer la corriente IDQ = 120 mA se debe terminar el proyecto del circuito hallando el
valor correspondiente a la resistencia de autopolarización R. Para tal fin, en primer lugar buscamos el ciruito equivalente de
C.C., luego de aplicado el Teorema de Thevenin entre los nodos de Compuerta (G) y Tierra (T) sobre el circuito divisor de
tensión conformado por V , R1 y R2 , tal como se presenta en la figura III.30., en donde:
R2 120 R1 . R2 560 . 120

VGT = VDD . -------------- = 45 . --------------- = 7,94 V y RGT = --------------- = ---------------- = 99 KOhm
R1 + R2 560 + 120 R1 + R2 560 + 120
En la malla de entrada de este último circuito se tiene:

VGS = VGT - ID . R
que debe satisfacerse para la corriente pedida, es decir:

VGSQ = 7,94 - 120 . 10-3 . R (III.18.)
Por otra parte, de la física de los MOSFET de canal Inducido se vió que:
141
ID
ID = B . (VGS - VT )2 vale decir que VGS = VT + ( ------- )1/2 (III.19.)
B
Asimismo, del manual se obtienen los siguientes datos correspondiente a este MOSFET:
BVDSS (Ruptura D - S )mínima = 60 V
y para un punto de funcionamiento tipico con VDS = 25 V ; VGS = 10 V se obtiene una ID (on)min = 1 A
mientras que la tensión compuerta-fuente de umbral, denominada en el manual como VGSth (GATE - THERESHOLD
VOLTAGE) y que en nuestra nomenclatura hemos llamado VT , obtenida para una VDS = VGS (a canal estrangulado) e
ID = 1 mA (ID > 0) se especifica en sus valores mínimo VTmín = 0,8 V y típico VTtip = 1,7 V. Con este conjunto
de datos es posible determinar la constante B incluida en las ecuaciones de la física del MOSFET de canal inducido, es
decir:
ID (on) 1
B = ----------------- = ---------------- = 14,5 mA/V con lo que la ecuación (III.19.) resulta:
(VGS - VT )2 (10 - 1,7)2
ID 0,120
VGS = 1,7 + ( ---------- )1/2 y para nuestra corriente IDQ se tiene VGSQ = 1,7 + ( ----------)1/2 = 4,58 V
0,0145 0,0145
7,94 - 4,58
Luego, a partir de la (III.18.) se tiene R = -------------------- = 28 Ohm por lo que elegimos R = 27 Ohm
0,12
III.7.2.- Verificación de la polarización:
De la malla de salida del circuito equivalente estático de la figura III.30. se plantea:
VDSQ = VDD - IDQ . ( RD + R ) = 45 - 120 . 10-3 . ( 0,22 + 0,027 ) . 103 = 15,34 V
por lo que dada la forma operativa requerida es preciso ahora realizar algunas verificaciones, tales como:
a) Protección por operación en zona de ruptura:
VDD 45
------------ = ------------ = 0,75 que resulta un factor de seguridad aceptable.
BVDSmin 60
b) Operación a canal estrangulado:
Se determinó precedentemente que para una IDQ = 120 mA se debe polarizar de modo que VGSQ = 4,58 V y
dado que VT = 1,7 V, para que el canal permanezca estrangulado se debe verificar que:
VDSQ > [ ( VGSQ - VT ) > 0 ] cosa que en nuestro caso se cumple, ya que: 15,34 > [ ( 4,58 - 1,7) > 0 ]
c) Corriente de Compuerta despreciable:
Hasta ahora siempre hemos considerado que en los FETs la IG = 0. Ello es factible si la caída de potencial en la
RG o bien RGT debida al valor típico de IGSS (máximo IG posible), resulte despreciable frente al VGSQ del circuito
analizado.
En nuestro caso, a partir del Manual obtenemos la especificación IGSS = 0,01 µΑ medidos para VGS = 10 V ;
VDS = 0 y temperatura ambiente 25 ºC. Y dado el RGT calculado, surge:
IGSS . RGT = 10--8 . 99 . 103 = 1 mV
que resulta totalmente despreciable frente al valor VGSQ
142
d) Disipación de Potencia:
Pdm. = IDQ . VDSQ = 0,12 . 15,34 = 1,84 W
Para disipar dicha potencia eléctrica, a la temperatura ambiente de trabajo de 25 ºC y para no sobrepasar la
Tjmax = 150 ºC que especifica el fabricante, se requiere una resistencia térmica juntura-ambiente de hasta:
Tjmax - Tamb 150 - 25

θja = -------------------- = ------------------ = 67,9 ºC/W
Pdm 1,84
y dado que el encapsulado TO-202 al aire libre presenta una resistencia térmica entre la juntura y el ambiente de 104 ºC/W,
se deduce la necesidad de agregar un disipador de modo que considerando θjc = 10,4 ºC/W su resistencia térmica sea
inferior a θda = 50 ºC/W en modo de permitir una θcd = 7,5 ºC/W.
III.7.3.- Verificación de las condiciones dinámicas de funcionamiento:
a) Excursión simétrica máxima:
La resistencia de carga dinámica para este circuito es: 220 . 200

Rd = RD // RL = ---------------- = 105 Ohm
220 + 200
en consecuencia la máxima excursión hacia el corte resulta:

IDQ . Rd = 0,12 . 105 = 12,6 V
para que dicha excursión sea simétrica el punto de excursión límite hacia la zona de resistencia controlada por tensión, que
llamamos punto M, definido por las coordenadas:
IDM = 2 . IDQ = 240 mA - VDSM = VDSQ - IDQ . Rd = 15,34 - 12,6 = 2,74 V
debe pertenecer a la zona activa y lineal, por lo que procedemos a verificar el funcionamiento del MOSFET en dicho punto
M:
IDM 0,24
VGSM = VT + ( -------- )1/2 = 1,7 + ( ---------- )1/2 = 6,17 V
B 0,0145
VGSM - VT = 6,17 - 1,7 = 4,5 V
comprobándose que no se cumple la condición VDSM > (VGSM - VT ) , vale decir que la excursión queda limitada por la
región de resistencia controlada por tensión, en un valor que por interpolación se encuentra muy cercano a 109 mA en
términos de corriente y 11,44 V en términos de tensión ya que recalculando:
IDM 0,218
VGSM - VT = ( -------- )1/2 = (-----------)1/2 = 3,87 V
B 0,0145
VDSM = VDSQ - IDQ . Rd = 15,34 - 11,44 = 3,9 V
b) Potencia de salida y rendimiento:
La potencia de señal de salida se obtiene haciendo:
Vdsmax . Idmax 11,44 . 0,109

Ps = ---------------------- = -------------------- = 0,623 W
2 2
mientras que la potencia consumida por el circuito amplificador y entregada por la fuente de alimentación es:
Pcc = VDD . IDQ = 45 . 0,12 = 5,4 W

143
con lo que el rendimiento de conversión de potencia es:
Ps 0,623
η = −−−−−−− . 100 = −−−−−−− . 100 = 11,54 %
Pcc 5,4
constituyendo éste un valor típico de los amplificadores de clase A.
III.8.- MODELOS DE BAJO NIVEL PARA EL TRANSISTOR UNIPOLAR EN BAJAS FRECUENCIAS:
Si bien, tal como se vio en la revisión de sus características, el transistor efecto de campo desarrolla un
comportamiento netamente alineal, cuando se halla convenientemente polarizando, operando a canal estrangulado y
simultáneamente es excitado con una pequeña señal, con cierto error generalmente bien tolerado, el mismo puede ser
considerado como un cuadripolo lineal. El orden de aproximación que se consigue con este método de estudio es el mismo
con el que se operó en el caso de los transistores bipolares.
Para describir el comportamiento de bajo nivel de este dispositivo (visto desde sus pares de terminales de entrada
y salida) suelen tomarse en bajas frecuencias ( 1 Khz. como en los bipolares), a las dos tensiones presentes en los
terminales de dicho cuadripolo como variables independientes, con lo que es posible plantear el siguiente sistema de
ecuaciones:
iG = 0 (III.20.)
iD = f (vGS ; vDS ) (III.21.)
Mientras la ecuación (III.20.) describe al dispositivo desde el punto de vista de la entrada (dada su alta resistencia
de entrada el valor total de corriente de compuerta siempre resulta despreciable), la ecuación (III.21.) lo representa en lo
que hace a su comportamiento en la salida. El objetivo siguiente es encontrar la función capaz de expresar a dicho
comportamiento.
Con esa finalidad y recordando los conceptos matemáticos ya aplicados, del diferencial o incremental total, la
función que describe a la ecuación (III.21.) puede ser desarrollada como:
δiD δiD
∆iD = -------- . ∆vGS + --------- . ∆vDS (III.22.)
δvGS δvDS
Dadas las hipótesis de operación lineal impuestas, la función buscada resulta ser de primer orden por lo que sus
primeras derivadas parciales incluidas en la ecuación (III.22.) resultan unas constantes con dimensiones de admitancia, así
interpretando a las variaciones de los valores totales como componentes dinámicas, el mismo sistema de ecuaciones puede
describirse como:
ig = 0 (III.20'.)
id = gm . vgs + gd . vds (III.21".)

en donde:
δiD id δiD id
gm = -------- = -------- (III.23.) y gd = --------- = -------- (III.24.)
δvGS vgs δvDS vds
La ecuación (III.23.) representa a la transconductancia del FET, ya analizada anteriormente cuando se lo

comparaba con el transistor bipolar, y la ecuación (III.24.) tiene en cuenta a la resistencia de salida de este dispositivo.
Ambos parámetros generalmente son especificados por los fabricantes más allá que la transconductancia también pueda ser
evaluada conocidos los parámetros físicos del FET, tal como lo indican las ecuaciones (III.13.) y (III.13'.).
El modelo circuital correspondiente al juego de ecuaciones (III.20'.) y (III.21'.) se representa en la figura III.31..
Por otra parte, existe otro modelo que puede utilizarse para representar al FET operando en bajo nivel y el mismo es la
resultante simplemente de aplicar el Teorema de Thevenin sobre la salida del circuito equivalente de la figura III.31. de
cuya aplicación se deduce:
1
vds (Thevenin) = - gm . vgs . rd (III.25.) y R (Thevenin) = rd = -------
gd
144
Por definición, el Factor de Amplificación µ es:

vds
µ = - --------- para id = 0
vgs
por lo que a partir de la ecuación (III.25.):
µ = gm . rd (III.26.)
luego, la tensión de Thevenin será:

vds (Thevenin) = - µ . vgs
y el modelo circuital equivalente se indica en la figura III.32.
III.9. - ESTUDIO DE UNA CONFIGURACIÓN DRENAJE COMÚN (SEGUIDOR DE FUENTE):
Un circuito típico que responde a esta configuración se representa en la figura III.33., cuyo comportamiento en
C.C. fue ya estudiado, por lo que ahora procedemos a realizar el análisis de bajo nivel. Con Rd = (R // RL ) el circuito
equivalente dinámico resulta ser el indicado en la figura III.34.
En este circuito se tiene: Vi - Vgs - Vo = 0 por lo que Vgs = Vi - Vo y en consecuencia: gm Vgs = gm Vi - gm Vo

por lo que aplicando el principio de sustitución, el circuito equivalente dinámico se transforma de acuerdo a lo indicado en
la figura III.35.
Sobre dicho circuito procedemos a determinar las transferencias y los parámetros resistencia de entrada y salida:
145
RiA = RG ; Ris = RiA + Rs ; Ris = Rs + RG (III.27.)
1 1 1
Ro = ( ------ ) // rd y como: ( ------ ) << rd resulta: Ro = ------- (III.28.)
gm gm gm
1 1
RoA = Ro // R = ( ----- ) // R y Ros = ( ----- ) // Rd (III.29.)
gm gm
Vo 1 Vi gm . Rd
AVA = ------- = gm . [( -----) // rd //Rd ] . ------ por lo que AVA = ----------------------- (III.30.)
Vi gm Vi ( 1 + gm . Rd )
Vo Vo Vi . RG
AVs = ------- = ------- . ------- por lo que AVs = AVA . --------------- (III.31.)
Vs Vi Vs Rs + RG
En la mayoría de las aplicaciones de este circuito se busca la condición de seguidor, o sea AVA = 1 por lo que
es conveniente, dada la limitación de gm, hacer R lo más amplia posible. Sin embargo una R elevada daría origen a bajos
valores de IDQ con la consecuente disminución , entre otras de gm, lo que invalidaría el procedimiento.
Una de las posibles soluciones a estos inconvenientes sería utilizar el circuito de autopolarización VGS = VGT - ID . R ,
vale decir con el divisor R1 y R2 sobre el circuito de compuerta. Otras veces se prefiere subdividir el resistor R en una
parte para la C.C. y en su totalidad para la señal, tal como se indica en el circuito de la figura III.36.
Se observa en este circuito que para las componentes de C.C. se tendrá: VGS = - ID . RA
y se hace RA << RB para polarizar con una IDQ adecuada a la necesidad.
Desde el punto de vista de la señal, el circuito equivalente se representa en la figura III.37. y en él la corriente a
través de RG , que llamaremos Ii resulta ser:
Vi - Vo Vo
Ii = ---------------- y dado que AVA = ------ = 1 resulta Ii =
0
RG Vi
y por lo tanto no hay caída sobre RG con lo que se puede retirar del circuito tal como se indica en el circuito equivalente de
la figura III.38. En este nuevo circuito determinamos:
Vo Vo gm
146
AVs = ------- = ------- = --------------------------------------------------

Vs Vi gm +[1/(RA + RB )] + (1/RL ) + (1/rd )
y dado que gm >> (1/rd ) , llamando ahora Rd = RL // (RA + RB ) , se tendrá nuevamente:
gm . Rd 1
AVs = ---------------------- (III.30'.) ; Ro = ------- (III.31.) y RoA = Ro // (RA + RB ) (III.32.)
( 1 + gm . Rd) gm
mientras que para la resistencia de entrada analizaremos el circuito indicado en la figura III.39. En dicho circuito la
corriente de entrada Ii resulta:
(Vi - V )
Ii = ---------------- y como RG es muy grande
RG
RB Vi . {1 - AVs.[RB /(RA + RB)]}

V = Vo . --------------- y dado que Vo = AVs .Vi , reemplazando en la ecuación de Ii : Ii = -----------------------------------
-
(RA + RB ) RG
y la resistencia de entrada será:

Vi 1
Ri = ------- = RG . ------------------------------- (III.33.) y Ris = Ri + Rs (III.34.)
Ii 1 - AVs.[RB /(RA + RB)]
III.10.- CONFIGURACIÓN COMPUERTA COMÚN:
147
El objetivo ahora es estudiar el comportamiento del circuito amplificador que se representa en la figura III.40. En
él, desde el punto de vista de la C.C., aplicando el Teorema de Thevenin entre compuerta (G) y tierra (T)
R2 R1 . R2
VGT = VDD . ------------- y RGT = --------------
R1 + R2 R1 + R2
con lo que el circuito equivalente de C.C. queda como se indica en la figura III.41. En la malla de entrada, despreciando la
pequeña caída en RGT se tendrá:
VGS = VGT - ID . R
y de la malla exterior:
VDS = VDD - ID . (RD + R)
vale decir que se obtienen ecuaciones formalmente idénticas a las ya estudiadas para las configuraciones de fuente común y
drenaje común.
En lo que respecta al comportamiento dinámico, utilizando el modelo circuital serie para reemplazar al FET, el
circuito equivalente se representa en la figura III.42.
Aquí, en la parte de salida se llamará Rd = RD // RL por lo que:
Vgs - Ii . Rd - Ii . rd + µ . Vgs = 0 por lo que Ii . (Rd + rd) = (1 + µ) . Vgs
luego la resistencia de entrada del FET en configuración compuerta común resultará:
Vgs (Rd + rd )
Ri = ------ = ----------------- (III.35.)
Ii (1 + µ )
luego también: RiA = Ri // R y Ris = RiA + Rs
Mas tarde, si aplicamos el teorema de Thevenin hacia la izquierda de los bornes de fuente (S) y compuerta (G) de
la figura III.42., se tendrá:
R Rs . R
Vs ' = Vs . ---------------- y Rs ' = --------------
Rs + R Rs + R
y el circuito equivalente resultante se representa en la figura III.43.
148
Vo
En este ultimo circuito, anulando Vs' para así poder medir la resistencia de salida Ro = ------- se tendrá:
Io
Vo - Io . rd + µ . Vgs + Vgs = 0 o bien Vo - Io . rd + ( µ + 1) . Vgs = 0
pero como: Vgs = - Io . Rs' reemplazando en la ultima Vo - Io . rd - ( µ + 1) . Io . Rs' = 0
La resistencia de salida será entonces:
Ro = rd + ( µ + 1) . Rs' (III.36.) y también: RoA = Ro // RD ; Ros = RoA // RL
Por último, de acuerdo con la ecuación (III.35.) y la interpretación de R el circuito amplificador puede ser
reemplazado por un circuito equivalente tal como el indicado en la figura III.44. en el cual puede ser analizada la
amplificación de tensión:
Vo Vgs
AvA = -------- pero como Vo = - Ii . Rd y a su vez, en la entrada: Ii = -------
-Vgs Ri
reemplazando, la ganancia resulta ser: Rd Rd

AvA = --------- = (µ + 1) . --------------- (III.37.)
Ri (Rd + rd )
y para el sistema amplificador:
RiA
Avs = AvA . --------------- (III.38.)
(RiA + Rs )
III.11.- INFLUENCIA DE LA TEMPERATURA:
Tal como se adelantara en oportunidad de compararse a los FETS con los transistores bipolares, debido a que el
principio de funcionamiento de estos componentes se basa en el control de la corriente soportada por solo un tipo de
portadores; los mayoritarios del canal resulta que el coeficiente térmico de la corriente ID es negativo, es decir:
∆I D
--------- < 0
∆T
con muy buena aproximación se ha determinado que en la mayoría de los FETs dicho coeficiente térmico resulta ser:
∆I D
--------- = -0,007 . ID
∆T
149
Asimismo se ha determinado también que:

∆VGS
--------- = -2,2 mV/ºC
∆T
Esto determina que las curvas de transferencia en modo de vaciamiento para distintos valores de
temperatura T1 < T2 < T3 , adoptan la forma indicada en la figura III.45.
En dicha figura puede observarse que para un dado VGS1 se tiene: ID1 > ID2 > ID3 mientras que para otro valor
VGS2 ocurre que: ID1 < ID2 < ID3 por lo que debe existir un dado VGS3 para el cual ID permanece constante
independientemente de las variaciones de la temperatura.
Para hallar dicho valor VGS3 procedemos a relacionar ambos coeficientes térmicos y dado que un ∆VGS y ∆ID se
hallan vinculados a través de la transconductancia gm:
∆I D ∆VGS
--------- = gm . -----------
∆T ∆T
reemplazando los valores numéricos: 0,007 . ID = gm . 2,2 . 10-3
entonces, incorporando las ecuaciones de ID y gm para la condición de canal estrangulado:
VGS IDSS VGS

0,007 . IDSS . (1 - --------- )2 = (-2) . --------- . (1 - --------- ) . 0,0022
Vp Vp Vp
0,007 . ( Vp - VGS ) = -0,0044
-VGS = -Vp - 0,63 (III.39.)
150
De lo precedente surge que si se deseara proyectar el circuito de polarización con la condición de una IDQ
independiente de las variaciones térmicas y en modo de vaciamiento, la tensión de polarización compuerta-fuente debe ser
630 mV inferior a la tensión de bloqueo del canal (la ecuación III.39. se describe para un canal N).
En cuanto a los coeficientes térmicos de los parámetros dinámicos de los FETs, dicha información deberá
recabarse de los respectivos manuales, no obstante ello y a título informativo, en la figura III.46. se presentan las leyes de
variación típicas de la transconductancia y la resistencia de salida de un FET.
III.12.- EJEMPLO DE PROYECTO DE UN FUENTE COMÚN:
Dado el circuito amplificador que se ilustra en la figura III.47., en donde parte de sus componentes en el mismo se
indican, se requiere completar el cálculo de sus componentes de modo que el mismo provea una ganancia de tensión
referida a la fuente de excitación (Avs ) no inferior a 10 veces y una excursión simétrica mínima de 4 V, condicionando su
funcionamiento de modo de lograr la estabilización térmica del FET cuyos datos son:
IDSS = 5 mA - VP = -2 V - rd > 500 KOhm - BVDSS > 40 V
Además en el circuito: RL = Rs = 100 KOhm - R1 = 2,5 MOhm y R2 = 1,5 Mohm
III.12.1.- Condiciones de polarización para estabilización térmica:
a) Para no incursionar en la zona de ruptura puede adoptarse la fuente de alimentación de modo que:
VDD < (0,75 . BVDSS ) = 0,75 . 40 = 30 V
pero por protección, en principio adoptamos VDD = 24 V.
b) Circuito de Autopolarización para coeficiente térmico nulo:
Como el divisor resistivo de polarización de compuerta es conocido se puede determinar el circuito equivalente
Thevenin entre compuerta y tierra:
R2 1,5 R1 . R2 2,5 . 1,5

VGT = VDD . ------------- = 24 . ------------- = 9 V y RGT = -------------- = -------------- = 0,937 MOhm
R1 + R2 1,5 + 2,5 R1 + R2 1,5 + 2,5
Para imponer el coeficiente térmico nulo: -VGSQ = -Vp - 0,63 = 2 - 0,63 = 1,37 V
` 0,63 0,63
y para dicha condición IDQ = IDSS . (----------)2 = 5 . 10-3 . (---------)2 = 0,5 mA
Vp 2
en consecuencia la resistencia de autopolarización será:

VGT - VGSQ 9 + 1,37
R = ------------------ = --------------- = 20,74 KOhm
IDQ 5 . 10-4
151
pudiéndose adoptar un componente comercial R = 18 KOhm.
III.12.2.- Punto de reposo que permita la excursión simétrica máxima pedida:
La frontera con la zona de resistencia controlada por tensión para una excursión hasta 2 IDQ es:
2. IDQ 1
VGSM - VP = ( ----------- )1/2 = 2 . (-------)1/2 = 0,89 V
IDSS 5
entonces para separar el punto de reposo de dicha frontera de modo de permitir la excursión pedida:
VDSQ = (VGSM - VP ) + Vdsmax = 0,89 + 4 = 4,89 V
y de la malla estática de salida:

(RD . IDQ ) < (VDD - VDSQ - IDQ . R) = 24 - 5 - 5 . 10-4 . 18 . 103 = 10 V
con lo que el RD máximo es: 10

RD < --------- = 20 KOhm
0,0005
Asimismo, para permitir la excursión simétrica pedida hacia el corte:
Vomax 4V
IDQ . Rd > Vomax por lo tanto Rd > ---------- = ----------- = 8 KOhm
IDQ 0,0005 A
y dado que Rd = RD // RL con la RL dada como dato, surge un valor mínimo para RD :
8 . 103 . 105
RD > ---------------------- = 8,85 KOhm
105 - 8 . 103
Desde este punto de vista cualquier valor de RD comprendido entre los valores mínimo y máximo antes calculado
satisface los requerimientos del dispositivo. Antes de seleccionarlo tendremos en cuenta la ganancia de tensión solicitada
que como sabemos es directamente proporcional a la carga.
152
III.12.3.- Requisitos del comportamiento lineal de bajo nivel:
En la figura III.48 se ha representado el circuito equivalente dinámico de bajo nivel en base a los parámetros gm y
rd . En él llamaremos RL' al equivalente paralelo entre la resistencia de salida del FET (rd ) y la resistencia de carga RL.
RL . rd 105 . 5 . 105
RL' = ------------- = --------------------- = 83 KOhm y redefiniendo Rd = RL' // RD
RL + rd 105 + 5 . 105
Por su parte, el parámetro gm se puede determinar haciendo:
- 2 . IDSS (-2) . 5 . 10-3 IDQ 0,5

gmo = ------------- = ---------------------- = 5 mA/V y gm = gmo . ( --------)1/2 = 5 . 10-3 . ( ----- )1/2 = 1,58 mA/V
VP (-2) IDSS 5
Del estudio del comportamiento de dicho circuito equivalente de bajo nivel se obtiene que:
Vo Vo Vgs RGT
Avs = -------- = ------- . ------- = - gm . Rd . -------------- (III.40.)
Vs Vgs Vs RGT + Rs
RGT 0,937
en esta última: -------------- = ----------------- = 0,9 , gm se calculó precedentemente y para Avs se pide un valor
mínimo
RGT + Rs 0,937 + 0,1
por lo que ello se podrá cumplimentar con un cierto valor mínimo de Rd que procedemos a calcular:
Avs -10
Rd > -------------- = ---------------------- = 7,027 KOhm y RD > 7,7 KOhm
- 0,9 . gm -0,9 . 1,58 . 10-3
determinándose entonces que el valor mínimo queda condicionado por la excursión simétrica máxima pedida.
Debe seleccionarse entonces una resistencia: 8,85 KOhm < RD < 20 KOhm y uno posible es RD = 15 KOhm,
sugiriéndose al lector realizar las verificaciones correspondientes.
153
IV - Multietapas de Bajo Nivel: Amplificador Diferencial y Fuentes de Corriente
CAPITULO IV-Multietapas de Bajo Nivel Amplificador Diferencial y Fuentes de Corriente
IV.1. - INTRODUCCION:
Como Multietapas denominamos a todos aquellos dispositivos amplificadores que se encuentran constituidos por
más de un elemento activo amplificador o etapa amplificadora, vale decir que en dichos amplificadores debe encontrarse
necesariamente un acoplamiento entre transistores (tanto bipolares como unipolares o una combinación de estos).
A este nuevo tipo de dispositivos amplificadores se los suele clasificar de acuerdo al tipo de circuito de
acoplamiento que utilicen en: Amplificadores de Corriente Continua por un lado, en Amplificadores que no amplifican la
frecuencia cero y en aquellos que emplean el Optoacoplamiento. Dejando de lado a los que emplean optoacopladores, en el
primer grupo recién definido se utilizan circuitos de acoplamiento directo (que acoplan C.C. y señal simultáneamente),
mientras que en los restantes, principalmente en bajo nivel y bajas frecuencias se utiliza el llamado acoplamiento a
resistencia-capacidad (o acoplamiento a RC).
El acoplamiento capacitivo entre etapas, que en lo precedente se ha utilizado y justificado ampliamente para
conectar Cargas o Excitadores a la etapa amplificadora, si bien presenta la ventaja de permitir independizar las condiciones
operativas de C.C. respecto al resto del circuito acoplado, presenta el inconveniente de una disminución de la ganancia a
medida que bajan las frecuencias de operación debido a la limitación práctica de lograr capacitores tan altos como para
permitir el paso de la frecuencia cero.
En un gran número de aplicaciones no reviste importancia la información que puede hallarse contenida entre la
frecuencia cero y el límite inferior de frecuencias a partir del cual el acoplamiento a RC puede ser efectivo, en tanto que el
hecho de mantener independizadas a las componentes estáticas de cada parte o etapa acoplada hace sumamente ventajosa la
utilización de este tipo de configuraciones amplificadoras denominadas en general como Multietapas con Acoplamiento de
Alterna.
Desde el punto de vista de su estudio este tipo de dispositivos de acoplamiento de alterna resultan sumamente
sencillos de analizar ya que solo bastará remarcar, respecto a lo visto en monoetapas, la importancia de haber definido a las
Resistencias de Entrada y de Salida de la etapa amplificadora (RiA y RoA) que al analizar una etapa contigua se deberán
interpretar como resistencia equivalente de carga o de excitación (RiA de la etapa siguiente se debe interpretar como RL de
la anterior y RoA de la etapa precedente debe estudiarse como la Rs de la etapa posterior). El Método de estudio es entonces
analizar etapa por etapa tanto las condiciones de operación estáticas como dinámicas, lo cual significa respecto a lo ya visto
solo un mayor volumen de trabajo.
En cuanto a los amplificadores de continua puede anticiparse una muy importante desventaja respecto de los
anteriores en cuanto a que cualquier desplazamiento de las componentes de reposo de una etapa previa (debido a una
variación térmica por ejemplo) es amplificado por las etapas posteriores a causa del mismo tipo de acoplamiento y puede
llegarse a producir una operación en el corte o en la saturación en las etapas finales de la cadena. También es muy
importante la ventaja ya que un buen número de aplicaciones requiere que el amplificador procese linealmente a las
componentes de C.C.
De hecho todos los circuitos amplificadores integrados lineales son de acoplamiento directo, debido además, a la
dificultad tecnológica de integrar valores apreciables de capacidad en volúmenes de integración adecuados.
En este trabajo estudiaremos a ambos tipos de circuitos amplificadores multietapa, dedicándose con mayor énfasis
al estudio de aquellos con acoplamiento directo, ya que constituyen la base de la electrónica analógica integrada de
actualidad. Además por su simplicidad, la otra variante de acoplamiento será considerada a través de algunos ejemplos
típicos.
Consecuentes con ello y entrando ya a la categoría de amplificadores multietapa de acoplamiento directo pueden
detectarse ciertas conexiones o arreglos muy frecuentemente utilizados y que proporcionan desempeños bien definidos y
particulares y es sobre la base de su comportamiento en que se hallan basados los circuitos lineales integrados; ellos son a
veces denominados subcircuitos y un ejemplo claro lo constituyen el Amplificador Diferencial y las Fuentes de Corriente
Activas, que por lo tanto pasaremos a estudiar seguidamente.
IV.2.- AMPLIFICADORES DIFERENCIALES:
107
Analizaremos la configuración circuital más sencilla, aunque no práctica, correspondiente a un amplificador

diferencial bipolar, tal como se muestra en la figura IV.1.
El circuito presentado, un tanto elemental y teórico, no incluye al circuito de polarización comúnmente llamado
Fuente de Corriente ya que estas serán motivo de un estudio particular y por ahora la representamos mediante un circuito
equivalente de Norton: es decir un generador de corriente ICQ3 en paralelo con su respectiva resistencia interna Ro3, circuito
que sin mayor análisis puede asociarse con la salida de un tercer transistor.
Asimismo, para este estudio asumiremos que existe una exacta simetría entre las dos ramas del amplificador
diferencial, sobre todo en lo que respecta a los transistores y a las resistencias del circuito de base de los mismos. Si bien en
esta oportunidad supondremos también que ambas resistencias de colector son igualmente coincidentes, veremos más
adelante que este aspecto de la simetría no es en realidad muy necesario y de hecho muchos circuitos prácticos no lo
respetan.
IV.3.1.- Estudio del Comportamiento Estático:
Al iniciar el estudio comenzaremos por determinar las condiciones estáticas de funcionamiento de los transistores
T1 y T2 . En tal sentido, dadas las condiciones de simetría impuestas para las mallas de entrada de ambos transistores y la
identidad en las características base-emisor de los mismos, la corriente ICQ3 se dividirá en dos partes exactamente iguales,
una para cada una de las ramas diferenciales. Dicho lo cual puede aceptarse que:
ICQ3
ICQ1 = ICQ2 = --------- (IV.1.)
2
Si bien lo que sigue resulta dependiente de los valores que adopten los componentes RB1 = RB2 , ocurre
regularmente que las pequeñas caídas que producen las corrientes de base de ambos transistores resultan despreciables,
sobre todo si las ganancias estáticas de corriente de los mismos es apreciable, tal es así que en la totalidad de los casos
pueden despreciarse frente a la tensión base-emisor de umbral de los transistores (VBEu), de modo que con muy pequeña
cuota de error puede afirmarse que planteando las ecuaciones de ambas mallas equivalentes estáticas (v1 = v2 = 0) de
entrada:
VET1 = VET2 = -VBEu1-2 = -0,6 ó -0,7 V (IV.2.)
108
Por otra parte, si planteáramos las ecuaciones de las mallas equivalentes estáticas de salida de ambos transistores
se tiene:
VCT1-2 = VCC - ICQ1-2 . RC1-2
y dado que:
VCEQ1-2 = VCT1-2C - VET1-2
teniendo en cuenta la (IV.2.):

VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 (IV.3.)
quedando claro que tanto los valores absolutos como las condiciones de estabilización de dichas componentes de reposo
resultan dependientes de las características del circuito de la Fuente de Corriente que proporciona ICQ3 .
Puede observarse asimismo que si las resistencias del circuito de colector de ambas ramas diferenciales no fueran
idénticas como se ha planteado, lo único que ocurriría es que los transistores, trabajando ambos a la misma corriente de
polarización, se hallarían sometidos a diferentes tensiones colector-emisor de reposo (VCEQ1 diferente a VCEQ2 ), lo cual,
dentro de límites aceptables, no introduciría diferencias apreciables en el comportamiento dinámico de ambos transistores,
ya que como se vio dichos parámetros dinámicos no son fuertemente dependientes de dicha tensión de reposo VCEQ, por lo
menos no como lo son respecto de la corriente ICQ.
IV.3.2.- Análisis del Comportamiento Dinámico:
Con la finalidad de encarar el estudio del funcionamiento del circuito frente a señales de bajo nivel, en este caso
previamente haremos algunas definiciones que resultan imprescindibles, entre otras razones, para permitir una
simplificación de la tarea, a la par de hacer uso de ciertos parámetros un tanto particulares que los propios fabricantes de
circuitos integrados utilizan para describir y valorizar el funcionamiento de sus productos.
Llamaremos entonces TENSIÓN DE MODO DIFERENCIAL DE ENTRADA o simplemente Modo Diferencial

de Excitación o modo diferencial, a la diferencia entre las dos tensiones de excitación dispuestas en el circuito. Ello con
independencia de que ambas existan simultáneamente en una aplicación real o bien con independencia de su valor. En
consecuencia dadas las v1 y v2 por definición la tensión de excitación de modo diferencial vd es:
v1 + v2
vd = v1 - v2 (IV.4.) vc = ------------- (IV.5.)
2
La expresión (IV.5.) representa otra definición, la correspondiente a la TENSIÓN DE MODO COMÚN DE

ENTRADA que como se ve puede interpretarse como el promedio entre las dos tensiones de entrada. Cabe aclarar al
respecto que puede encontrarse bibliografía en donde tales definiciones difieran respecto a lo precedentemente expresado y
que en este trabajo se optado por ellas para ajustarla a las especificaciones más comunes de los Manuales de los fabricantes
de componentes.
En la figura IV.2. se lleva a cabo una interpretación gráfica de una situación dada y arbitraria en un instante de
tiempo determinado para ambas tensiones de excitación v1 y v2 y los modos recién definidos.
. Como corolario de tal observación las tensiones de excitación originales de ambas bases pueden ser descriptas en
función de ambos modos ya definidos:
vd vd
v2 = vc + ------ y v1 = vc - ------ (IV.6.)
2 2
Volviendo a nuestro circuito amplificador diferencial digamos que en él se busca por sobre cualquier otra
característica, que:
vo = K . vd
Desafortunadamente ello es solo posible en un amplificador diferencial ideal, ya que en la práctica, en la salida de
dicho circuito se tendrá en general una tensión de salida formada por una parte proporcional a la tensión diferencial vd y
otra parte proporcional a la tensión de modo común vc, vale decir:
vo = vod + voc
109
Llamando Ganancia de Tensión de Modo Diferencial o simplemente Amplificación Diferencial (Avd) y

Ganancia de Tensión de Modo Común o bien Amplificación de Modo Común (Avc ), a la relaciones:
vod voc
Avd = ------- (IV.7.) y Avc = ------- (IV.8.)
vd vc
la tensión de salida de la etapa diferencial puede expresarse según:

vc / vd
vo = Avd . vd + Avc . vc o bien: vo = Avd . vd . ( 1 + ------------- )
Avd / Avc
Esta última expresión detalla lo dicho respecto a la conformación de la tensión de salida de la etapa y puede
observarse que tal como se adelantara, los resultados obtenidos a la salida del circuito amplificador difieren notoriamente
respecto de lo esperado, ya que además de la parte de vo dependiente de la señal diferencial de excitación vd (Avd . vd ) ,
se incluye un error (relativo) ε expresado por:
vc / vd
ε = ---------------
Avd / Avc
y que para minimizarlo, cualquiera sea el tipo de excitación presente (vc / vd ) debe conseguirse que:
Avd >> Avc
Para poder cuantificar esta característica del circuito, se define el parámetro llamado RELACION DE RECHAZO
DE MODO COMUN (C.M.R.R. = ρ ):
Avd
C.M.R.R. = ρ = -------- (IV. 9)
Avc
con lo cual la expresión de la tensión de salida de la etapa diferencial resulta:

vc / vd
vo = Avd . vd . ( 1 + ------------- ) (IV.10.)
ρ
En dicha relación, el término dependiente de la C.M.R.R. expresa la característica real del circuito y su
valorización en la práctica permitirá determinar la medida en que el amplificador diferencial real (C.M.R.R. finito) se
aparta del circuito ideal para el cual C.M.R.R. resulta infinito.
La realidad práctica si bien no permite en la actualidad obtener comportamientos diferenciales ideales, consigue
circuitos amplificadores diferenciales que presentan C.M.R.R. suficientemente elevadas como para poder tolerar
perfectamente los pequeños errores que subsisten.
Es así que a la fecha resultan incontables las aplicaciones que se pueden encontrar en la utilización de los circuitos
amplificadores diferenciales, cuya característica dinámica de funcionamiento quedó representada por la ecuación (IV.10.)
precedente. Desde su desempeño como dispositivo de mezcla o comparación entre una señal de referencia y otra exterior en
cualquier sistema de control, pasando por el empleo como etapa separadora de una señal útil entre otras interferentes, hasta
llegar a convertirse en la etapa de entrada de cualquier Amplificador Operacional, como veremos más adelante en este
trabajo.
Por ahora nos interesa encontrar cuales son las relaciones que vinculan a los parámetros dinámicos recién
definidos y las constantes de los componentes del circuito bajo estudio. Con ese objetivo y al imponer las condiciones de
funcionamiento de bajo nivel y bajas frecuencias, representamos a dicho circuito haciendo uso del modelo híbrido
simplificado para reemplazar a ambos transistores, resultando un circuito equivalente tal como el representado en la figura
IV.3.
110
A partir de este circuito, desdoblando las fuentes controladas Ic2 (hfe . Ib2 ) e Ic1 (hfe . Ib1 ) según procedimiento
ya estudiado con anterioridad, despreciando la parte de salida de T1 (ya que su colector no se carga para la señal), y
absorbiendo los generadores (tanto para T1 como para T2) del circuito de entrada por modificación de las corrientes de
malla y cambio de las impedancias correspondientes, es posible pasar a estudiar el circuito equivalente representado en la
figura IV.4. En este último además se reemplazaron los generadores de excitación de acuerdo a las definiciones de los dos
modos de excitación, se tuvo en cuenta que la resistencia de carga dinámica es Rd = RL // RC2 // ro y que la expresión
(II.45.) establece una relación entre los parámetros hib y hie .
Obtenemos así un circuito en donde intervienen dos fuentes de excitación dinámicas ( vc y vd /2 ) por lo que para
estudiar su comportamiento total, dada la condición de linealidad impuesta, es posible aplicar el principio de superposición.
En tal sentido, en primer lugar analizamos su comportamiento frente a la acción de la señal de modo común (vc ), anulando
simultáneamente a la señal de modo diferencial (vd ) con lo que la parte de entrada del circuito resultante se reduce al
esquema representado en la figura IV.5.
En dicho circuito las corrientes de ambas mallas, es decir las que hemos llamado Iec1 e Iec2 (corrientes de emisor
para el modo común de excitación) serán idénticas en magnitud y fase atento las condiciones de simetría de ambas mallas,
de modo que por la resistencia Ro3 se tendrá una corriente total que puede ser:
2 . Iec1 = 2 . Iec2
Entonces nuevamente se podrá pasar a otro circuito equivalente, valido únicamente para la señal de modo común,
que solo represente la parte correspondiente al transistor al cual se halla conectada la carga (T2 ) pero sin dejar de
considerar la presencia y actividad del transistor restante. Esto se ha logrado en el circuito equivalente indicado en la figura
IV.6. en donde para tener en cuenta lo dicho en el último párrafo se ha duplicado la resistencia de la rama central del
111
circuito de la figura IV.5. (2 . Ro3 ) que permite mantener la caída de tensión en dicha rama cuando actúa un solo transistor.
Debe observarse asimismo que en el último circuito se ha agregado la parte de salida del transistor T2 , dado que
seguidamente procedemos a determinar la tensión de salida para el modo común (voc ).
vc
voc = - Iec2 . Rd con Iec2 = ----------------------------------------
2 . Ro3 + hib1-2 +(RB1-2 / hfe1-2)
esta última expresión, dado los valores usuales que adoptan tanto Ro3 como los restantes dos términos del denominador,
puede aproximarse con error despreciable y entonces describir a la tensión de salida como:
vc . Rd - Rd
voc = - ----------- (IV.11.) y la ganancia de tensión de modo común: Avc = ----------- (IV.11.)
2 . Ro3 2 . Ro3
es decir que la ganancia de tensión de modo común, además de ser proporcional a la carga dinámica del transistor, resulta
inversamente proporcional a la resistencia de salida de la fuente de corriente de polarización.
Volvamos ahora al circuito equivalente completo y pongamos en práctica el segundo paso del principio de
superposición, anulando ahora a la señal de modo común y estudiando el comportamiento del circuito frente a la señal de
excitación de modo diferencial. El circuito equivalente que representa esta condición se indica en la figura IV,7,
En este circuito, dada la oposición de fase entre los generadores de tensión de excitación de modo diferencial, en
la entrada, por la rama central que contiene a Ro3 no se registra ninguna corriente por lo que en ella no se desarrolla
diferencia de potencial alguna debido a este modo, en razón de que el balance de ambas ramas es perfecto. Si en Ro3 no se
desarrolla diferencia de potencial diferencial, se puede realizar otro circuito equivalente al precedente pero de uno solo de
los transistores, nuevamente el T2 que es el que se halla cargado, pero otra vez sin dejar de considerar la presencia del
transistor restante. Ello se concreta en el circuito equivalente de la figura IV.8.
Puede constatarse que en la figura IV.8. se ha tenido en cuenta la presencia del transistor T a través de la
consideración de que el nodo unión de emisores (E) se comporta como una "Tierra Virtual", derivado de que al no existir
caída en Ro3 dicho nodo se encuentra virtualmente conectado a masa para dicha señal diferencial. El estudio de las mallas
de entrada y de salida de dicho circuito equivalente dinámico nos permite escribir las siguientes ecuaciones:
vd
vod = - Ied2 . Rd con Ied2 = ---------------------------------
2 . [ hib1-2 +(RB1-2 / hfe1-2)]
luego reemplazando Ied2 en vod se obtiene:
112
vd . Rd - Rd
vod = - ----------------------------------- (IV.13.) y así la ganancia Avd = -----------------------------------
(IV.14.)
2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2 . [ hib1-2 +(RB1-2 / hfe1-2)]
que también puede escribirse como:

- hfe1-2 . Rd
Avd = ------------------------ (IV.14'.)
2 . ( hie1-2 + RB1-2)
arrojando como resultado una ganancia igual a la mitad de la que le correspondería a una etapa emisor común con igual
carga.
Continuando con la aplicación del principio de superposición, llevamos a cabo ahora el tercer paso, es decir que
hallamos el total de la tensión de señal a la salida sumando los productos de dicha componente para cada uno de los modos
de entrada que nos proporcionan las expresiones (IV.11.) y (IV.13.), vale decir:
vo = voc + vod
- Rd - hfe1-2 . Rd
vo = vc . ------------ + vd . ------------------------- (IV.15.)
2 . Ro3 2 . ( hie1-2 + RB1-2)
que resulta concordante con lo expresado por la ecuación (IV.10.) de modo que reemplazando en la definición de la
Relación de Rechazo de Modo Común se obtiene:
Ro3
C.M.R.R. = ρ = ----------------------------- (IV.16.)
hib1-2 + (RB1-2 /hfe1-2 )
Algunas conclusiones pueden mencionarse al analizar los resultados obtenidos hasta aquí:
a) el apartamiento o error existente entre el comportamiento del amplificador diferencial real y el ideal ( ε ) no solo
depende
de la relación de rechazo de modo común (C.M.R.R. = ρ) sino que igualmente es función de la relación entre los
valores que asuman los modos diferencial y común de excitación (vc / vd ). Algunos ejemplos numéricos desarrollados
más adelante nos ilustran al respecto.
b) es posible reducir dicho apartamiento, independientemente de la relación de los modos de excitación, haciendo al
rechazo todo lo grande como sea posible (idealmente infinito), para lo cual resulta necesario polarizar a la configuración
diferencial con fuentes de corriente de gran resistencia de salida (idealmente Ro3 infinito).
Observemos algunos resultados numéricos. Supongamos en tal sentido los siguientes casos:
1º) v1 = 50 mV ; v2 = -50 mV. Para: a) ρ = 10 ; b) ρ = 100 ; c) ρ = 1000. Se pide determinar el error

debido a la eventual presencia de modo común de excitación.
Dado que vd = -100 mV y vc = 0 , independientemente de los valores de ρ el error es nulo, es decir:
εa = εb = εc = 0
a la salida del amplificador diferencial solamente se obtendrá señal proporcional a la tensión de entrada de modo
diferencial.
2º) v1 = 150 mV ; v2 = 50 mV. Para iguales valores de ρ de acuerdo a lo indicado en el punto anterior, se solicita
también ahora determinar el error debido a la presencia de modo común de excitación.
Nuevamente vd = -100 mV. mientras que ahora vc = 100 mV por lo que los errores serán, para cada relación de
rechazo:
εa = 10 % - εb = 1 % - εc = 0,1 %
113
3º) v1 = 1050 mV ; v2 = 950 mV. y nuevamente para iguales valores de una vez mas se requiere determinar los errores
en cada caso.
En este caso se tiene vd = -100 mV y ahora la tensión de modo común de excitación resulta vc = 1000 mV. Los
errores resultantes son:
εa = 100 % - εb = 10 % - εc = 1 %
Debiéndose notar que para disminuir estos errores por debajo del 0,1 % se deben conseguir relaciones de rechazo de 104
o más.
Estudiaremos ahora las Resistencias de Entrada y de Salida del Amplificador Diferencial. Para tal fin recordemos
uno de los primeros circuitos equivalentes que hemos realizado en la figura IV.3. A partir de dicho circuito y con la
finalidad de estudiar su transferencia, en los estudios realizados hasta aquí se procedió a uniformar la corriente de las
mallas de entrada a nivel de corriente de emisor ( Ie ).
Pretendemos ahora estudiar la resistencia de entrada del circuito amplificador y dado que los puntos de excitación
los hemos definido en los terminales de base de los transistores, al intentar uniformar las corrientes en las dos mallas de
entrada lo haremos tomando como referencia a la corriente de base ( Ib ). Tal procedimiento lo pondremos en práctica para
cada uno de los dos tipos de señales de excitación.
En primer lugar, para la señal diferencial, atento a la característica de TIERRA VIRTUAL del terminal de unión
de los emisores ( Nodo E ), la malla de entrada uniformada, solo para la corriente de base diferencial se representa en la
figura IV.9.
A partir de allí, la resistencia de entrada Diferencial del amplificador resultará:
Rid = 2 . hie1-2 (IV.17.)
mientras que si consideramos a la resistencia interna de los generadores de excitación, la resistencia de entrada Diferencial
del sistema amplificador será:
Rids = 2 . ( hie1-2 + RB1-2 ) (IV.18.)
Para la señal de modo común en cambio, el circuito equivalente de las mallas de entrada, uniformado a nivel de
corriente de base de modo común ( Ibc ) se representa en la figura IV.10. y entonces las resistencias de entrada de Modo
Común, tanto para el amplificador como para el sistema amplificador resultan ser:
Ric = hie1-2 + 2 . hfe1-2 . Ro3 (IV.19.) - Rics = RB1-2 + hie1-2 + 2 . hfe1-2 . Ro3 (IV.20.)
114
IV.3.3.- Ejemplos de Amplificadores Diferenciales:
a) Polarización con elementos pasivos
En este caso el circuito amplificador diferencial se encuentra polarizado mediante un resistor llamado RE que se
conecta entre la unión de los dos emisores y la fuente de alimentación, (en este caso de polaridad negativa al tratarse de
transistores del tipo NPN), tal como se indica en la figura IV.11.
Dado dicho circuito, nos proponemos verificar el comportamiento del mismo, especificando particularmente la
excursión simétrica máxima potencial y la tensión de salida proporcional a la señal diferencial de entrada, así como el error
debido al eventual modo común de entrada frente a las siguientes dos condiciones de excitación: 1) v2 = 10 mV ;
v1 = -10 mV y 2) v2 = 110 mV ; v1 = 90 mV. Asimismo se solicita verificar cual sería la limitación que se presentaría
si se pretende disminuir el error antes determinado por debajo de un 0,3 % sin modificar el esquema de circuito. Finalmente
se solicitan las resistencias de entrada frente a los dos modos de excitación.
Para el análisis estático, particularmente su malla de entrada puede ser estudiada mediante el circuito equivalente
presentado en la figura IV.12. Se debe constatar que el mismo solo representa la entrada de uno cualquiera de los dos
transistores y para tener en cuenta la presencia del restante se ha duplicado el valor de RE . Así, en dicho circuito
equivalente:
VEE - VBEu
ICQ = ------------------------
2 RE + (RB / hFE )
Del Manual obtenemos que para una IC = 1 mA estos transistores integrados presentan un valor típico de hFE de
100, en consecuencia dado los valores de RB y de RE , al reemplazarlos en la expresión anterior nos queda:
10 - 0,6
ICQ = ----------------- = 0,47 mA
2 104
que es tanto válida para T1 como para T2 .
Asimismo, a partir del estudio de las mallas de salida de ambos transistores se tiene que:
VCEQ1-2 = VCT1-2 - VET1-2 en donde VET1-2 = -VBE1-2 - IB1-2 . RB1-2 = - 0,6 - (0,47/85) . 300 . 10-3 = -0,6 V
115
mientras que VCT1 = VCC = +10 V y VCT2 = VCC - ICQ . RC2 = 10 - 0,47 . 10-3 . 2,2 . 103 = 9 V
en consecuencia: VCEQ1 = 10,7 V y VCEQ2 = 9,7 V
Verificamos en consecuencia que ambos puntos de reposo son prácticamente iguales y así los consideraremos a
los efectos de obtener, a partir del Manual, los parámetros dinámicos de los transistores.
La excursión simétrica máxima posible y que para este tipo de amplificador hemos definido como "potencial", ya
que como se verá más adelante la misma puede ser acotada por requerimientos de linealidad de la etapa, se obtiene
analizando la separación del punto de reposo recién hallado con las zonas alineales del corte y saturación. Así
-por saturación Vodmax < ( VCEQ2 - VCE(sat) ) = 9,7 - 1 = 8,7 V
-por corte Vodmax < I . R = 0,47 . 10-3 . (2,2 Kohm//2 Kohm) = 0,9 V
-la menor de las dos constituye la excursión simétrica máxima: Vodmax = 0,9 V
En las figuras IV.13. y IV.14. se han realizado una vez más, los circuitos equivalentes respectivamente para la
señal diferencial y para la señal de modo común. De dichos circuitos equivalentes se obtienen las expresiones de las
ganancias de tensión, tanto de señal diferencial como de señal de modo común que utilizaremos seguidamente para las
determinaciones numéricas. Previamente y a partir de las especificaciones del Manual obtenemos:
Para IC == 0,5 mA y VCE = 3 V: hie = 1,8 . 3,5 KOhm = 6,3 KOhm y hfe = 1 . 100 = 100 luego:
-Rd -1900
Avd = ----------------------------------- = ---------------------- = - 14,4
2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2 . ( 63 + 3 )
-Rd -1900
Avc = ----------------------------------------- = ---------------------- = - 0,0947
2 . RE + hib1-2 +(RB1-2 / hfe1-2) 20 . 103 + 66
Entonces la relación de rechazo de modo común resulta:
RE 104
C.M.R.R. = ρ = ----------------------------- = --------------- = 151,5
hib1-2 + (RB1-2 /hfe1-2 ) 63 + 3
En consecuencia , dado que para el caso 1) vd = 20 mV y vc = 0 ; y para el caso 2) vd = 20 mV y vc = 100 mV

y teniendo en cuenta que:
vc / vd
vo = Avd . vd . ( 1 + ------------- ) para cada caso se tendrá:
ρ
116
1) vo = vod = Avd . vd = -14,4 . 20 . 10-3 = -0,288 mV y por lo tanto ε = 0 independientemente del ρ.
2) vo = -14,4 . 20 . 10-3 . [ 1 + (5/151,5) ] = -0,2975 mV con lo que contiene un ε = 3,3 %
A continuación se analizará la posibilidad de reducir el error calculado en el caso 2) hasta un 0,3 %, es decir un
poco mas de 10 veces:
vc / vd 100 / 20 100 / 20
------------- = ---------------- < 0,3 % por lo tanto -------------- < ρ o sea ρ > 1667
ρ ρ 0,003
si como se solicita, el circuito esquemáticamente no se modifica y tampoco cambiamos las condiciones de reposo, para
lograr dicha relación deberíamos incrementar el valor de RE también un poco mas de 10 veces, lo que nos llevaría a una
diferencia de potencial de C.C. sobre él de:
2 . ICQ1-2 . RE = 2 . 0,47 . 100 = 100 V aproximadamente
que deben ser proporcionados por la fuente VEE , es decir VEE > 100 V lo que constituye una limitación para el uso de
transistores cuya ruptura se produce en valores marcadamente inferiores ( en nuestro caso V(BR)CEo tip < 24 V).
Por último, en cuanto a las resistencias de entrada, en las figuras IV.9. y IV.10. se definieron las mismas tanto
para la señal de modo diferencial como para la señal de modo común resultando las expresiones IV.17/18. y IV.19/20.
respectivamente, las que utilizaremos seguidamente para su evaluación:
Rid = 2 . hie1-2 = 2 . 6,3 . 103 = 12,6 KOhm y Rids = 2 . ( hie1-2 + RB1-2 ) = 13,2 KOhm
Ric = hie1-2 + 2 . hfe1-2 . RE = 6,3 + 2 . 100 . 104 = 2 MOhm y Rics = RB1-2 + hie1-2 + 2 . hfe1-2 . Ro3 = 2 MOhm
b) Polarización mediante un tercer transistor:
A través del ejemplo anterior se apreció la limitación del circuito con polarización pasiva, sobre todo respecto a la
obtención de mejores relaciones de rechazo del modo común. La función de dicha parte del circuito es únicamente permitir
que se establezca la corriente 2 . ICQ1-2 a lo largo de un resistor RE que desde el punto de vista de C.M.R.R. conviene que
sea del mayor valor posible. Ello nos permite inferir que mediante la utilización de un tercer transistor se puede concretar
tal función de polarización con mucho mayor eficiencia, por lo que nos proponemos verificar el comportamiento del
circuito amplificador diferencias que se representa en la figura IV.15.
117
Puede observarse que al usar el mismo circuito integrado CA3086 ahora se están empleando los otros tres
transistores sueltos y no el par internamente unido por emisor empleado en el ejemplo anterior, ya que en el nuevo circuito
se han dispuesto sendas pequeñas resistencias en los emisores de ambas ramas diferencial. Asimismo podrá repararse que
ahora la resistencia de carga RL se encuentra conectada en forma aislada de masa, entre ambos colectores de las ramas
diferencial.
VCC = VEE = 10 V - RE3 = 2,2 KOhm - R1 = R2 = 22 KOhm - RL = 100 KOhm
RC1 = RC2 = 3,3 KOhm - RB1 = RB2 = Re = 100 Ohm - T1 , T2 , T3 : CA3086
A los fines de llevar a cabo el estudio del comportamiento estático el circuito de polarización se analiza
por separado, tal como se indica en la figura IV.16. En la misma se han dispuesto los convenientes sentidos de referencia de
corrientes y tensiones que nos permite establecer por un lado que a los efectos de tener en cuenta la estabilización I
>> IB3 y por el otro, las siguientes relaciones y cálculos:
VEE R1 22
I = -------------- ; VBT3 = - I . R1 = -VEE . -------------- cuyo valor es VBT3 = -10 . -------------- = -5 V
R1 + R2 R1 + R2 22 + 22
R2 22
mientras que VR2 = I . R2 = VEE . -------------- y cuyo valor es VR2 = 10 . -------------- = 5 V
R1 + R2 22 + 22
entonces, planteando la ecuación de la malla de entrada de T3 y despejando IEQ3 se tiene:
VR2 - VBEu 5 - 0,6

IEQ3 = ------------------- = --------------- = 2 mA
RE 2200
118
En cuanto a la tensión de reposo VCEQ3 , ya que esta etapa no maneja señal la misma debe ser solo lo
suficientemente grande como para que T3 opere fuera de la región de saturación, de modo de mantener un alto valor de
resistencia de salida (ro3 = 1/hoe3 ). Dicha tensión se encuentra calculando:
VCEQ3 = VCT3 - VET3
en donde, despreciando las pequeñas caídas en RB1-2 y en Re:
VCT3 = - VBEu1-2 = -0,6 V

mientras que:
VET3 = -VBEu3 + VBT3 = -0,6 V + VBT3
en consecuencia:
VCEQ3 = -VBEu1-2 - (-VBEu3 + VBT3 ) = -VBT3 = 5 V
Igual análisis para los transistores T1 y T2 nos lleva a los siguientes valores:
ICQ3
I CQ1 = ICQ2 = ------- = 1 mA y dada la simetría en colectores: VCEQ1 = VCEQ2 = VCT1-2 - VET1-2
2
en donde:
VCT1-2 = VCC - ICQ1-2 . RC1-2 = 10 - 10-3 . 3,3 . 103 = 6,7 V y VET1-2 = -VBEu1-2 = -0,6 V
VCEQ1 = VCEQ2 = 6,7 V -(-0,6 V) = 7,3 V
entonces, los puntos de reposo de ambos transistores son iguales y se ubican con una corriente de 1 mA y una tensión de
7,3 V.
Debemos pasar seguidamente al análisis de bajo nivel, para ello en primer lugar recurrimos al Manual para la
obtención de los parámetros híbridos de estos transistores tanto para 2 mA (T3 ) como para 1 mA (T1 y T2 ):
Para f = 1 Khz, VCE = 3 V e IC = 1 mA se especifica hie = 3,5 KOhm - hfe = 100 - hoe = 15,6 . 10-6 (A/V)
mientras que con las curvas de corrección de parámetros, para IC = 2 mA hfe no cambia, hie se reduce al 80 % de su
valor y hoe se incrementa al doble de su valor, es decir:
hie = 2,8 KOhm - hfe = 100 - hoe = 31,2 . 10-6 (A/V)
La resistencia de salida del circuito conformado por el transistor T3 es decir compatible con aquella que le
correspondió a una etapa amplificadora emisor con resistencia RE sin puentear resulta ser la resistencia equivalente Ro3 que
se definió para el circuito de polarización de la etapa diferencial, por lo que en este caso la misma puede ser calculada de
acuerdo a la ecuación (II.58.) como:
RE3
Ro3 = hoe3-1 . (1 + hfe3 . ----------------------- ) con RB3 = R1 // R2 = 11 KOhm , así
RE3 + RB3 + hie3
2,2
Ro3 = 32,05 . 103 . ( 1 + 100 . ----------------------- ) = 32050 . 13,85 = 473 KOhm
2,2 + 11 + 2,8
En este caso el circuito equivalente dinámico para la señal diferencial se representa en la figura IV.17. y en la
misma se aprecia por un lado la presencia de los resistores Re en serie con ambos emisores y la conexión de la carga RL en
forma diferencial, es decir entre los dos colectores del par diferencial. Asimismo, dado el valor de RL , puede aproximarse
el análisis asumiendo que la totalidad de las corrientes Ied1-2 circularán por las resistencias de colector RC1-2 . En
consecuencia, definiendo a la tensión de salida diferencial sobre la carga diferencial (vodd ) como:
vodd = vod2 - vod1 (IV.21.)

en donde vod2 = - Ied2 . RC2 y vod1 = Ied1 . RC1 con lo que por simetría: vodd = -2 . Ied1-2 . RC1-2
y se puede pasar a estudiar un circuito equivalente para la señal diferencial, tal como el indicado en la figura IV.18.
119
A partir de dichos circuitos equivalentes se destaca que la ganancia de tensión diferencial Avd . tal cual fue
definida se reduce ahora debido a la presencia de la resistencia de emisor Re debido a que:
vod2 -RC2 -3300

Avd = -------- = ------------------------------------------- = -------------------------- = - 12,13
vd 2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re] 2 . ( 35 + 1 + 100)
y definiendo ahora, a la Ganancia de Tensión Diferencial con Salida Diferencial a:
vodd -2 . Ied1-2 . RC1-2

Avdd = -------- = -------------------------------------------------- = 2 . Avd = - 24,26 (IV.22.)
vd 2 . Ied1-2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re]
Por otra parte, para la señal de modo común se tiene:
-RC1-2
Avc = ------------------------------------------------
2 . Ro3 + hib1-2 + (RB1-2 / hfe1-2) + Re
debiéndose notar que al tomarse la salida en forma diferencial el modo común sobre la carga RL resulta nulo
independientemente del valor de dicha ganancia y siempre que el circuito sea perfectamente simétrico. No obstante ello si
subsistiera cierta asimetría el modo común remanente sería rechazado según una relación de rechazo que ahora resulta:
Ro3 473 . 103

C.M.R.R. = ρ = ------------------------------------ = ----------------------- = 3478 (IV.23.)
hib1-2 + (RB1-2 /hfe1-2 ) + Re 35 + 1 + 100
Si bien el valor numérico de esta Relación ha aumentado con referencia al ejemplo anterior, debe tenerse presente
que dicho incremento se logra únicamente por haberse empleado el circuito de polarización activo (con T3 ) en lugar del
circuito pasivo utilizado antes ( Ro3 >> RE ). Pero al mismo tiempo cabe puntualizar que debido a la presencia de las
120
resistencias de emisor Re y tal como la expresión (IV.23.) lo indica, debe esperarse una reducción del Rechazo al Modo
Común toda vez que las mismas se utilicen.
Por último verificaremos que las resistencias Re también modifican los niveles de resistencia de entrada:
Rid = 2 . ( hie1-2 + hfe1-2 . Re ) = 2 . (3,5 . 103 + 104 ) = 27 KOhm (IV.24.)
Ric = hie1-2 + hfe1-2 . (Re + 2 . Ro3 ) = 3,5 . 103 + 100 . (100 + 2 . 473 103 ) = varios Mohm (IV.25.)
con la aclaración de que en este caso, dado los valores resultantes esta resistencia de salida quedaría limitada por la
presencia de las resistencias rµ que en los modelos del transistor bipolar no se han considerado por simplificación.
IV.3.4.- Máxima Excitación de Modo Común:
Esta característica suele ser una especificación bastante frecuente en la mayoría de los circuitos integrados
lineales. Para su interpretación consideraremos el caso de un amplificador diferencial polarizado por una fuente de
polarización activa tal como se estudiara en el ejemplo anterior. En su funcionamiento normal, dada la característica de
amplificador de C.C., suele presentarse el caso en que sobre una de las bases de la etapa diferencial se encuentre aplicada
una tensión continua de polaridad positiva respecto de masa. En tal caso dicha tensión debe ser considerada como una
excitación de modo común y la situación puede representarse como lo indica la figura IV.19.
Para que, en este caso los transistores NPN ya sea T1 como T2 , no incursionen en la zona de saturación es preciso
que el valor máximo de la tensión continua positiva aplicada en su base no alcance el nivel de tensión VCT que dispone el
circuito de polarización del par diferencial. Por lo tanto la máxima excitación de Modo Común de polaridad Positiva se
hallará limitada por:
VM+ < VCT1-2 (IV.26.)
Por otro lado, para el caso en que la polaridad de dicha tensión continua aplicada entre alguna base del par
diferencial y masa sea negativa, situación que se representa en la figura IV.20., deberá tomarse la precaución de que el
transistor que desempeñe las funciones de fuente de corriente activa, en el ejemplo citado llamado T3 , opere fuera de su
121
zona de saturación de modo que su resistencia de salida (1/hoe3 ) no se minimice por efecto de una incursión en dicha zona
inconveniente. Es decir que T3 siempre deberá mantener:
VCT3 > VBT3
y dado que en el circuito considerado ante la presencia de tal excitación, en la malla de entrada de T1 o de T2 se tiene:
VCT3 + VBEu1-2 + VM- = 0 por lo que en el límite VBT3 < - VM- - VBEu1-2
y en consecuencia:
VM- < (-VBT3 - VBEu1-2 ) (IV.27.)
En el ejemplo anterior los valores numéricos que correspondería especificar para este Máximo Modo Común de
Entrada serían:
VM+ < 6,7 V y VM- < ( 5 - 0,6) = 4,4 V
Debe apreciarse que las expresiones (IV.26.) y (IV.27.) se han obtenido a partir del estudio de un circuito
conformado por transistores NPN. De tratarse de transistores PNP el cambio consistirá en intercambiar los resultados
numéricos obtenidos y lo que para los NPN corresponde al máximo pico positivo en los PNP corresponderá al máximo pico
negativo y viceversa.
IV.3.5.- Circuito Amplificador Diferencial con fuente de corriente compensada:
El problema consiste ahora en analizar el comportamiento del circuito amplificador diferencial que responde al
esquema circuital mas arriba indicado. Cabe aclarar que dicha topologia es comercialmente conocida como un producto de
RCA y se la identifica como CA3000.
En nuestro caso tomaremos para un ejemplo numérico, los siguientes valores de los componentes de circuito:
RC1 = RC2 = 12 KOhm - VCC = VEE = 6 Volt - R1 = R2 = 8,2 Kohm - RE3 = 5,6 KOhm - RE4 = RE5 = 22 KOhm
T1 .......T5 : hFE = hfe = 100 - VEARLY = 100 Volt - Re = 50 Ohm - RL = 150 KOhm .
122
Comenzaremos con la resolución de la polarización. Para tal fin, en el circuito de la derecha se ha reproducido la
fuente de corriente de polarización que como puede comprobarse se encuentra estabilizada con resistencia en el emisor y
divisor de polarización en base y además posee incorporada la técnica de compensación térmica de las variaciones de la
tensión de umbral de la juntura B-E mediante la conexión de sendos diodos (D1 y D2 ) en serie dentro de malla de
polarización de la unión B-E del transistor T3 .
En consecuencia para una buena estabilización, la corriente I >> IB3 y en consecuencia:
VEE - 2 Vu 6 - 1,2
I = ------------------- = --------------- = 0,29 mA
R1 + R2 16400
VEE . R2 2 .Vu . R2 2 .Vu . (R1 + R2)

VR2 = I . R2 por lo que VR2 + 2 Vu = --------------- - --------------- + ------------------------
(R1 + R2) (R1 + R2) (R1 + R2)
Así la segunda Ley de Kirchoff en la malla de entrada resulta:

VR2 + 2 Vu - VBEu
VR2 + 2 Vu - VBEu - ICQ3 . RE3 = 0 luego - ICQ3 = ---------------------------
RE3
VEE . R2 2 .Vu . R1
En esta ultima ecuación VR2 + 2 Vu - VBEu = --------------- + --------------- - VBEu
(R1 + R2) (R1 + R2)
se puede observar el mecanismo de compensación térmica apropiado para el caso de semiconductores de Silicio en donde
la mayor influencia se registra a través de las variaciones de la tensión VBEu . Efectivamente si como ocurre en nuestro
ejemplo numérico se cumple que R1 = R2 entonces los dos últimos términos de esta ecuación se cancelan y la corriente
de polarización de T3 queda:
VEE 6
ICQ3 = ------------ = ------------ = 0,5 mA
2 . RE3 2 . 5600
que como se vé, solo depende de la fuente de alimentación y de la resistencia de emisor de dicho transistor, sin hallarse
comprometida por las variaciones de hFE ya sea térmicas o de dispersión ni de las correspondientes a la tensión de umbral
B-E (y por tratarse de silicio tampoco dependientes de las variaciones de ICBo ). Notar que al ser hFE = 100 la corriente de
base de T3 resulta ser de solo 5 µA , es decir que se cumple con la desigualdad supuesta al inicio del presente análisis (I
= 290 µA)
En consecuencia las corrientes de reposo de los transistores T1 y T2 , por simetría de circuitos:
ICQ3 0,5 mA
ICQ1-2 = -------- = ------------ = 0,25 mA
2 2
En cuanto a los transistores T4 y T5 , tomando como potencial de masa al de sus bases y considerando que las
corrientes de base de T1 y T2 despreciables frente a las de emisor de los primeros, las mismas se pueden calcular como:
VEE - VBEu 6 - 0,6

ICQ4-5 = ----------------- = -------------- = 0,245 mA
RE4-5 22000
En cuanto a las tensiones de reposo y ya que:
VET1-2 = - 2 . VBEu = - 1,2 Volt y VCT1-2 = VCC - ICQ1-2 . RC1-2 = 6 - 0,25 12 = 3 Volt
VCEQ1-2 = VCT1-2 - VET1-2 = 3 - (- 1,2) = 3 + 1,2 = 4,2 Volt
VCEQ4-5 = VCC - VBEu = 6 - (- 0,6) = 6 + 0,6 = 6,6 Volt
Asimismo y despreciando las pequeñas caídas en los resistores Re la tensión de reposo de T3 resulta ser:
123
VCEQ3 = VET1-2 - (-VEE + ICQ3 . RE3 ) = (- 1,2) – (-6 + 0,5 . 5,6) = 2 Volt
y por lo tanto suficiente para sacarlo de la zona de saturación, de modo que su resistencia de salida (1/hoe ) sea elevada.
En cuanto a las condiciones dinámicas de funcionamiento se puede considerar el acoplamiento directo de sendas
etapas colector común, conformadas por los transistores T4 y T5 conectadas a la entrada de la etapa diferencial realizada
con T1 y T2 ambos con una pequeña resistencia de emisor y cargados en la salida por colector en forma simétrica o
diferencial.
Así, las resistencias de entrada de los colectores comunes pero considerada en forma diferencial, es decir entre sus
dos bases es:
Rid4-5 = 2 . hie4-5 + hfe4-5 . ( Rid1-2 //2.RE4-5) con Rid1-2 = 2. hie1-2 + 2 . hfe1-2 . Re
hfe
En consecuencia como para todos los transistores: gm = 40 . ICQ = 10 mA/V y hie = ------- = 10 KOhm
gm
Rid1-2 = 30 KOhm - Rid1-2 //2.RE4-5 = 17,8 KOhm y Rid4-5 = 1,8 MOhm
Asimismo, dados los valores resultantes precedente, en ambas etapas C.C. se cumple ampliamente la condición
seguidora, de modo que las transferencias de tensiones de las mismas son prácticamente unitarias y la ganancia de tensión
de todo el sistema puede considerarse solo a la ganancia del diferencial cargado en forma diferencial, es decir
AVdd = 2 . AVd.
En consecuencia dado el circuito equivalente indicado en la figura IV.18:
vod2 -RC2 -12000

Avd = -------- = ------------------------------------------- = -------------------------- = - 40
vd 2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re] 2 . ( 100 + 0 + 50)
y definiendo ahora, a la Ganancia de Tensión Diferencial con Salida Diferencial a:
vodd -2 . Ied1-2 . RC1-2

Avdd = -------- = -------------------------------------------------- = 2 . Avd = - 80 (IV.22.)
vd 2 . Ied1-2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re]
En cuanto al rechazo al modo común, dada la carga conectada entre los dos colectores, si el circuito diferencial
posee ambas ramas perfectamente simétricas, la salidas por ambos colectores debido al modo común es exactamente la
misma de forma tal que la diferencia de potencial de salida, sobre la carga para este modo resultaría nula. Si tal simetría no
resultara perfecta, el modo común remanente sería rechazado en forma proporcional a la resistencia de salida de la fuente
de corriente de polarización, es decir:
RE3
Ro3 = hoe3-1 . (1 + hfe3 . ----------------------- ) con RB3 = R1 // R2 = 4,1 KOhm , así
RE3 + RB3 + hie3
5,6
Ro3 = 200 . 103 . ( 1 + 100 . ----------------------- ) = 200000 . 382 = 76,4 MOhm
5,6 + 4,1 + 5
y en consecuencia:
Ro3 76,4 . 106

C.M.R.R. = ρ = ------------------------------------ = ----------------------- = 5,1 . 105
hib1-2 + (RB1-2 /hfe1-2 ) + Re 100 + 0 + 50
IV.4.- FUENTES DE CORRIENTE ACTIVAS:
La anterior exposición acerca del funcionamiento de los amplificadores diferenciales, en su configuración básica,
así como los resultados obtenidos en los ejemplos considerados precedentemente nos permiten aceptar la necesidad de una
124
fuente de corriente constante para asegurar la "constancia" de la suma de las corrientes de emisor del par de transistores de
las ramas diferenciales.
En el desarrollo de las ecuaciones básicas se impuso esta condición mediante el empleo de la fuente ICQ3 - Ro3 y
posteriormente se demostró que resultaba necesaria, para la obtención de un buen rechazo de señales de modo común, una
fuente de corriente constante ideal que presentara precisamente una Ro3 infinita.
Los cálculos numéricos realizados en los ejemplos antes mencionados por si solo expresan las limitaciones que en
la práctica se presentan para lograr tal objetivo, sobre todo con un circuito de polarización pasivo y hasta con fuentes de
corriente conformadas por un tercer transistor.
Paralelamente a lo expuesto, la orientación de la especialidad, dirigida hacia el empleo y estudio de los circuitos
integrados lineales o analógicos, nos obliga a adelantar que entre las técnicas específicas que se emplean, resulta muy
frecuente la utilización de un mayor número de componentes activos en reemplazo de los pasivos que en general son más
difíciles de integrar. Asimismo recurrentemente puede observarse que la polarización de todo el circuito integrado se
extraiga o dependa de la fuente de corriente constante destinada inicialmente a polarizar al amplificador diferencial y que
en otras ocasiones, las mismas configuraciones circuitales de dichas fuentes de corriente se empleen como cargas activas de
otras partes de circuito.
Esta circunstancia nos obliga a llevar a cabo un estudio particular de los diferentes tipos o configuraciones que se
observan más frecuentemente en los circuitos integrados lineales.
IV.4.1.- Fuente de Corriente Espejo (Mirror):
El esquema circuital de esta fuente de corriente se representa en la figura IV.21. , en donde puede observarse la
sencillez del circuito constituido por dos transistores, uno de ellos operando como diodo. En este caso en que se emplean
transistores NPN una fuente de alimentación de polaridad positiva se conecta entre el extremo del resistor R y masa, en
cambio si se dispusiese de una fuente de polaridad negativa la misma podría ser utilizada en reemplazo de la anterior,
conectándola entre la unión de los emisores y masa.
El punto (A) de colector del transistor T2 lo interpretamos como el punto de utilización de la fuente, vale decir
que los circuitos a polarizar por ejemplo, se deberán conectar a dicho punto (A). El principio de funcionamiento requiere
una exacta simetría entre ambos transistores característica que hace a este esquema específicamente apropiado a incorporar
en los circuitos integrados.
Dada la polaridad de la fuente de alimentación ambos transistores disponen sus uniones base-emisor polarizadas
en forma directa por lo que es apropiado admitir que en el circuito se establezcan las corrientes y tensiones cuyos sentidos
de referencia se han marcado en la misma figura. Entonces la corriente por el resistor R se encuentra vinculada con la de
colector de T1 y las dos corrientes de base IB1 e IB2 según la ecuación de la primera Ley de Kirchoff aplicada al nodo
unión de ambas bases, es decir:
IR = IC1 + IB1 + IB2 (IV.28.)
La característica topológica de este arreglo es que ambas uniones base-emisor, al ser espejo una de la otra,
comparten la misma tensión de polarización VBE1 = VBE2 por lo que dada la simetría de transistores en ambas ramas se
tendrá:
IB1 = IB2 - hFE1 = hFE2 - IC1 = IC2 (IV.29.)
Por otra parte, al considerar la 2da. Ley de Kirchoff en la malla constituida por el transistor T1 :
VCC - VBEu1
VCC - IR . R - VBEu1 = 0 por lo que: IR = ------------------ (IV.30.)
R
125
luego introduciendo (IV.28.) y (IV.29.) en (IV.30.) y considerando valores de ganancia estática de corriente de los
transistores lo suficientemente elevadas como para poder considerar 2 . IB1-2 << IC1-2 , para un análisis de primera
aproximación y en lo que haga al empleo práctico de esta fuente se tendrá:
VCC - VBEu1
IC2 = IR = ------------------ (IV.31.)
R
que es la corriente de utilización que impone esta fuente de corriente.
En lo que sigue y a los efectos de justificar algunas modificaciones en la estructura circuital de esta fuente o bien
la aparición de otros circuitos para el cumplimiento de las mismas funciones, se llevará a cabo un estudio de mayor
precisión. Por una parte, en lo precedente, para arribar a la ecuación (IV.31.) al contemplarse simetría perfecta entre T1 y
T2 se supuso que por el hecho de compartir ambos la misma tensión de polarización base-emisor (VBE1 = VBE2 ) ambas
corrientes de colector eran idénticas (IC1 = IC2 ).
Ello es parcialmente cierto ya que un estudio del comportamiento del transistor bipolar nos lleva a admitir que la
ecuación del diodo base-emisor tiene también una dependencia de las tensiones de polarización de la restante juntura, es
decir que tanto IC1 como IC2 dependen de las tensiones VCE1 y VCE2 respectivamente, a través de las ecuaciones
aproximadas:
(VBE1 /VT ) VCE1 (VBE2 /VT ) VCE2
IC1 = Is - e . (1 + --------) - IC2 = Is - e . (1 + --------)
VA VA
En nuestro caso no obstante la simetría considerada y que la tensión de Early VA >> VCE , mientras
VCE1 = VBEu1-2 = 0,6 V , en general VCE2 es bastante mayor que 0,6 V por lo que habrá de registrarse una pequeña
diferencia entre dichas corrientes.
IC1 1 + (VBEu1 / VA )
------- = ------------------------
IC2 1 + (VCE2 / VA )
Por otro lado, para establecer la ecuación (IV.31.) fue preciso despreciar (2 . IB1-2 ) frente a IC1-2 lo cual es
aceptable cuando la ganancia estática de los transistores toma valores normales. En cambio para transistores con baja
ganancia aparecería un nuevo componente de error en el cálculo de la corriente de utilización por dicha expresión, ya que si
se emplea una mayor precisión en el análisis y a partir de la expresión (IV.28.) se tendría:
2 . IC2 IR
IR = IC2 + 2 . IB1-2 = IC12 + ------------- vale decir: I2 = ----------------------- (IV.32.)
hFE2 1 + (2 / hFE2 )
126
IV.4.2.- Variante de la Fuente Espejo:
Una forma de atenuar los inconvenientes apuntados precedentemente, es decir que los apartamientos por
asimetrías de las VCE y por baja ganancia se minimicen, se consigue introduciendo una modificación en la topología de la
fuente de corriente presentada precedentemente, tal como se observa en la figura IV.22. En este nuevo circuito se ha
reemplazado el corto circuito que antes se tenía entre base y colector de T1 mediante la incorporación de un tercer
transistor.
El colector de T3 o nodo (B) puede ser retornado por la fuente de polaridad positiva ya sea directamente o bien a
través de algún otro componente. Debe apreciarse que en este nuevo circuito el transistor T1 se halla sometido a una
tensión de polarización que ahora es:
VCE1 = VBE2 + VBE3 = 2 . VBEu = 1,2 V
por lo que se logra una mejora con respecto a la desadaptación de IC1 e IC2 por diferencia de tensiones VCE1 y VCE2.
Asimismo, en este circuito se tiene: IE3 = IB1 + IB2 = 2 . IB1 = 2 . IB2 vale decir: IE3 = 2 . IB1-2
IE3
y también IB3 = --------------- por lo que despreciando la unidad frente a hFE3 y considerando IC1 = IC2
(hFE3 + 1)
en consecuencia: IE3 2 . IB1-2 2 . IC1-2

IR = IC2 + IB3 = IC2 + --------- = IC2 + -------------- = IC2 + ------------------
hFE3 hFE3 hFE1-2 . hFE3
IR
vale decir: IC2 = ------------------------------- (IV.33.)
1 + (2 / hFE1-2 . hFE3)
por lo que comparando con el resultado obtenido en (IV.32.) se aprecia también ahora una ventaja con respecto al circuito
anterior ya que aún para bajos valores de hFE , prácticamente no existirá diferencia entre IC2 e IR .
En consecuencia, con esta fuente espejo modificada y en primera aproximación o bien en forma práctica se podrá
determinar la corriente de utilización mediante:
VCC - 2 . VBEu1-3
IC2 = IR = ------------------------ (IV.34.)
R
IV.4.3.- Fuente de Corriente WIDLAR:
Algunas de las características deseables que deben ofrecer estos circuitos requeridos para la polarización de los
circuitos integrados lineales, entre ellos las etapas amplificadoras diferenciales, son las de a) entregar corrientes de
utilización poco dependientes de los valores de las tensiones de alimentación de modo que tales circuitos integrados no se
encuentren limitados a ser alimentados por un determinado valor de tensión de alimentación, b) proporcionar altos valores
de resistencia de salida de manera de conseguir los mas altos valores de Rechazo al Modo Común y c) permitir el
establecimiento y control de bajos valores de corriente de utilización sin requerir resistores R de alto valor que compliquen
o impidan su integración.
Precisamente el perfeccionamiento de los aspectos señalados anteriormente, admitiendo las limitaciones de los
circuitos recién estudiados se logra en el circuito WIDLAR que se representa en la figura IV.23. En este circuito, el hecho
de haberse incorporado un resistor en uno de los emisores del par de transistores que conforman la fuente de corriente, hace
que las mallas de entrada de los mismos ya dejen de ser espejo una de la otra, con lo que planteando la ecuación asociada a
dichas mallas se tiene:
VBE2 = VBE1 - IC2 . RE2 (IV.35.) con lo que es de esperar que IC1 > IC2
127
Para establecer dicha relación de desigualdad, consideraremos nuevamente la ecuación del diodo base-emisor en
su primera aproximación:
(VBE / VT)
IC = Is . e de donde VBE = VT . ln (IC / Is )
por ello, planteando dos ecuaciones similares, una para T1 y la otra para T2 y reemplazando en la expresión (IV.35.):
VT . ln (IC2 / Is ) - VT . ln (IC1 / Is ) + IC2 . RE2 = 0 o sea: VT . ln (IC1 / IC2 ) - IC2 . RE2 = 0
en consecuencia el resistor RE2 que permite disminuir IC2 con respecto a IC1 resulta:
VT IC1 VCC - VBEu1

RE2 = ------- . ln (---------) (IV.36.) en donde además: IC1 = -------------------
(IV.37.)
IC2 IC2 R
A través de los ejemplos numéricos veremos como emplear estas expresiones tanto para proyecto como para el
análisis de circuitos, y verificaremos asimismo la medida en que pueden imponerse relaciones de hasta 100 veces entre los
valores de IC1 e IC2 , así como el grado de dependencia de la corriente de utilización IC2 con respecto a las variaciones en
el valor te la tensión de alimentación VCC .
En cuanto a la resistencia de salida de este fuente de corriente la misma es compatible con la de una etapa con
resistencia de emisor sin puentear, de modo que ahora considerando:
RE2
Ro2 = hoe2-1 . (1 + hfe2 . ----------------------- ) con RT = R // hib1 (IV.38.)
RE2 + RT + hie2
IV.4.4.- Fuente de Corriente CASCODE:
En este caso la configuración se halla constituida por cuatro transistores tal como se observa en la figura IV.24.
Tanto los transistores T3 como T4 poseen su juntura base-colector en cortocircuito por lo que se hallan funcionando como
diodos, sobre los cuales se desarrollan las tensiones de umbral VBEu3 = VBEu4 = 0,6 V. En consecuencia, la corriente a lo
largo del resistor R resulta ser:
VCC - 2 . VBEu3-4
IR = ------------------------
R
Despreciando las pequeñas corrientes de base IB2 e IB4 y atento la conexión directa de colector de T3 con emisor
de T4 , se tendrá IC4 = IC3 = IR luego, por tratarse de una configuración espejo entre T1 y T3 se tendrá también:
IC1 = IC3 y debido nuevamente a la conexión directa del emisor de T2 al colector de T1 : IE2 = IC1 = IC2 = IR por lo
que:
VCC - 2 . VBEu3-4
IC2 = IR = ------------------------ (IV.39.)
R
Veremos seguidamente el error que se comete al aceptar dicha igualdad:
128
1
IE2 = IC2 + IB2 = IC2 . ( 1 + --------- ) por conexión directa: IC1 = IE2 y por espejo: IC3 = IC1
hFE2
por lo tanto: 1 2
IC3 = IC2 . ( 1 + --------- ) Asimismo: IE4 = IC3 + IB3 + IB1 = IC3 . ( 1 + --------- )
hFE2 hFE3
por lo que reemplazando I por la expresión anterior:

1 2
IE4 = IC2 . ( 1 + --------- ) . ( 1 + --------- )
hFE2 hFE3
Por otro lado: IC2

IR = IC4 + IB4 + IB2 = IE4 + IB2 = IE4 + --------- por lo que reemplazando IE4
hFE2
y operando matemáticamente:
1 2 IC2
IR = IC2 . ( 1 + --------- ) . ( 1 + --------- ) + --------
hFE2 hFE3 hFE2
2 1 2 1
IR = IC2 . [ ( 1 + --------- ) + ( -------- ) + ( -------------- ) + ( -------- ) ]
hFE3 hFE2 hFE3 . hFE2 hFE2
Si suponemos iguales a los hFE, despreciando el término

2 4
--------- << ---------
hFE2 hFE
IR
vale decir: IC2 = ------------------------ (IV.40.)
1 + ( 4 / hFE2-3)
Se observa que en esta fuente de corriente si se toma como corriente de utilización IC2 al valor que arroja la
ecuación (IV.39.), la relación (IV.40.) expresa que se estará cometiendo un error igual al doble del que se tiene en la fuente
de corriente espejo (expresión (IV.32.). Quiere decir que desde el punto de vista de errores por bajo valor de hFE , esta
fuente posee claras desventajas respecto de las anteriores. Veremos que la configuración privilegia al parámetro Resistencia
de Salida, ya que en términos de dependencia de las variaciones de la fuente de alimentación y valores altos de R para
pequeñas corrientes se halla en pié de igualdad con la fuente de corriente espejo.
129
Desde el punto de vista dinámico puede interpretarse que la resistencia de salida del transistor T1 , es decir
1
ro1 = ------------- cumple la función de una resistencia conectada en el emisor de T2 sin puentear, por lo que la
η1 . gm1 resistencia de salida de T2 que es la resistencia de salida de esta fuente, resultará igual a:
ro1
Ro2 = ro2 . (1 + hfe2 . --------------------- ) con RT = R // (2.hib3-4 ) y dado que
generalmente:
ro1 + RT + hie2
ro1 >> ( RT + hie2 ) finalmente se tendrá: Ro2 = ro2 . (1 + hfe2 ) (IV.41.)
La expresión (IV.41.) la mayoría de las veces permite estimar la gran resistencia de salida que proporciona esta
fuente de corriente y que por tal característica justifica el empleo de 4 transistores. Sin embargo conviene tener presente
que dado que desde el punto de vista estático:
VBE4 - VBE2 - VCE1 + VBE1 = 0 de modo que VCE1 = VBEu = 0,6 V

si bien la saturación de estos transistores se ubica en solo 200 o 300 mV, esta polarización se encuentra muy cercana a
dicha zona haciendo peligrar un elevado valor para ro1 que satisfaga la desigualdad antes considerada
Cabe puntualizar asimismo que por los elevados valores que arrojan los cálculos a realizar por la expresión
(IV.41.), muchas veces de decenas de Mohm, una vez más el modelo aproximado del transistor bipolar que hemos utilizado
para la obtención de Ro2 puede volver a ser demasiado impreciso por no contemplar a la resistencia de transición base-
colector rµ motivo por el cual y como se anticipara en algún párrafo precedente, dicha solución solo nos permite estimar tal
parámetro ya que en la práctica generalmente el mismo será inferior, especialmente en transistores integrados tipo PNP.
IV.4.5.- Fuente de Corriente WILSON:
Si se deseara obtener una fuente de corriente mas inmune a los bajos valores de hFE de sus transistores, medido en
términos de igualdad entre IR e IC2, la configuración estudiada precedentemente puede modificarse resultando así la
llamada fuente de corriente WILSON que responde al esquema de circuito representado en la figura IV.25.
En dicho circuito, recorriendo la malla integrada por VEE , R, malla de entrada del transistor T2, cortocircuito
entre base y colector de T1 y malla de entrada de T1-3, se plantea la siguiente ecuación:
VEE - 2 . VBEu1-2
VEE - IR . R - VBE2 - VBE1 = 0 de donde: IR = ------------------------ (IV.42.)
R
130
Consideraremos seguidamente el error que se comete al tomar a esta corriente IR como la corriente de utilización
IC2 que proporciona la fuente de corriente Wilson:
-por una parte, la ecuación del nodo en que se hallan conectados base de T2 con colector de T3 expresa: IR = IC3 + IB2
-asimismo debido a la configuración espejo integrada por T1 y T3 : IC3 = IC1
-y también de acuerdo a la ecuación del nodo en que se hallan conectados emisor de T2 , base de T3 y colector y base de T1
:
2 . IC3 2 . ( IR - IB2 )
IC1 = IE2 - 2 . IB1-3 = IE2 - ------------ = IB2 . ( 1 + hFE2 ) - -----------------------
hFE3 hFE3
por lo tanto reemplazando en la primera y operando matemáticamente:
2 2 . IB2 IC2 2
IR . ( 1 + -------- ) = IB2 . ( 1 + hFE2 ) + ------------ + IB2 = -------- ( 2 + hFE2 + ------- )
hFE3 hFE3 hFE2 hFE3
así despejando IC2 :

hFE2 . hFE3 + 2 . hFE2 + 2 - 2 2
IC2 = IR . --------------------------------------------- = IR. ( 1 - -------------------------------------- )
hFE2 . hFE3 + 2 . hFE2 + 2 hFE2 . hFE3 + 2 . hFE2 + 2
finalmente considerando hFE2 = hFE3 = hFE por simetría e identidad de componentes:
2
IC2 = IR . ( 1 - ------------------------------ ) (IV.43.)
hFE2 + 2 . hFE + 2
En esta última expresión puede apreciarse que el error en considerar a la corriente de utilización de la fuente
como IC2 = IR dada por la ecuación (IV.42.) se encuentra ahora expresado en función de la inversa de la ganancia estática
131
de corriente al cuadrado de modo tal que el mismo resulta despreciable sobre todo comparando con los que se obtuvieron
en los circuitos que precedieron.
Esta apreciable ventaja se consigue, en términos de comportamiento dinámico con una pequeña disminución de la
resistencia de salida toda vez que ahora el transistor T1 conectado sobre el emisor de T2 se comporta como diodo y no
como ocurría en la fuente Cascode por lo que puede demostrarse que con buena aproximación:
hfe2 . ro2
Ro2 = ------------- (IV.44.)
2
IV.5.- CONCEPTOS DE PROYECTO DE AMPLIFICADORES DIFERENCIALES:
IV.5.1.- Desarrollamos el tema bajo la suposición del requerimiento de proyecto de una etapa diferencial tal que realizada
con el conjunto de transistores integrados tipo CA3086 sea capaz de proporcionar una ganancia Avd superior a 50 con una
relación de rechazo de modo común ρ no inferior a 60 dB cuando se encuentra cargado con aislación de componente de
continua y con referencia de masa con una resistencia RL de 10 KOhm y sea excitado en ambas bases con generadores de
100 Ohm de resistencia interna (RB ).
De acuerdo con los datos aportados queda totalmente definida la disposición de componentes del amplificador
diferencial en tanto que al disponerse en el integrado de otros tres transistores y en consideración a que el valor de ρ
requerido descarta la posibilidad de una polarización pasiva, en principio recurrimos a una fuente de corriente tipo espejo
condicionada a que mediante la misma se pueda conseguir los 60 dB solicitados. En conclusión el circuito que se propone
proyectar se ajusta al esquema indicado en la figura IV.26. precedente.
Según lo estudiado en la fuente espejo, y en este caso en particular en la malla que contiene al transistor T4 que
opera como diodo, se tiene:
VEE - VBEu4
VEE - IR . R - VBE4 = 0 por lo que: IR = -------------------- (IV.30'.)
R
como el proyecto se encara haciendo IR >> ( 2 . IB3-4 ) y al tratarse de una configuración espejo: IR = ICQ4 = ICQ3 .
Luego por conexión directa de colector de T3 con la unión de los emisores de T1 y T2 y además por la simetría
de los circuitos de estos dos transistores, especialmente de sus mallas de entrada o base-emisor:
ICQ3
ICQ1 = ICQ2 = -------- (IV.45.)
2
Desde el punto de vista dinámico, dado que T3 tiene su emisor a masa y atento a los valores típicos de tensión de
Early de estos transistores NPN integrados (100 á 120 V), la resistencia de salida de este fuente de corriente resulta ser:
1 1 4 . 103 102
Ro3 = ro3 = ----------------- = --------------------- = ------------- = ---------- (IV.46.)
ηNPN . gm3 2,5 . 10-4 . gm3 gm3 ICQ3
Considerando la expresión (IV.16.) y dado los valores de RB1-2 en todo proyecto en principio puede estimarse
que la C.M.R.R. se aproxime a:
Ro3
ρ = --------- = gm1-2 . Ro3 = 40 . ICQ1-2 . Ro3
hib1-2
reemplazando Ro3 por (IV.46.) y teniendo en cuenta (IV.45.):
102
ρ = 40 . ICQ1-2 . ---------- = 2 . 103 = 66 dB
ICQ3
132
resultado este último muy importante, ya que nos expresa que seleccionada la fuente de corriente espejo como fuente de
polarización de un amplificador diferencial, independientemente de la corriente de polarización, la Relación de Rechazo de
Modo Común queda fijada como una constante dependiente únicamente de la tensión de Early del transistor T3 que
conforma a dicha fuente espejo. Así con transistores NPN como en nuestro caso el mejor valor esperable oscila en los 66
dB aclarándose que si se tratara de transistores PNP, que en el mismo tipo de circuito integrado presentan tensiones de
Early inferiores (50 a 60 V) típicamente, se obtendrían C.M.R.R. del orden de los 60 dB (103 ) que aún así cumpliría con el
requerimiento del proyecto.
Concluimos entonces que una etapa diferencial polarizada con fuente de corriente tipo espejo opera con valores
típicos de C.M.R.R. del orden de 60 dB (1000 veces) independientemente de la corriente de polarización.
Para continuar con la valorización de los componentes del circuito procedemos a considerar el otro dato
suministrado, es decir la ganancia Avd , la que de acuerdo con la ecuación (IV.14.) y despreciando nuevamente el término
dependiente de RB1-2 resulta:
- Rd gm1-2
Avd = ----------------------------------- = - ---------- . Rd = -20 . ICQ1-2 . Rd (IV.47)
2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2
expresión esta última que por su simplicidad resulta muy útil para la resolución de los problemas de proyecto. En nuestro
caso y sin considerar la fase, introduciendo el valor de la ganancia pedida se obtiene:
ICQ1-2 . Rd > 2,5 (A)
Hasta aquí se han considerado la totalidad de datos del proyecto y a partir de (A) es posible plantear una ecuación
pero la misma posee dos incógnitas: ICQ1-2 y RC1-2 (ya que Rd = RC1-2 // RL ). Esta situación que como sabemos es muy
común en todo problema de proyecto nos obliga a plantear otras relaciones ( condiciones estáticas de trabajo por ejemplo) y
adoptar con criterio algún otro componente de modo tal de poder llegar a plantear otra ecuación más con las mismas dos
incógnitas y conseguir la resolución del sistema.
En tal sentido del estudio del comportamiento estático de las mallas de salida de T1 y T2 y teniendo en cuenta la
ecuación (IV.3.):
ICQ1-2 . RC1-2 = VCC + 0,6 (V) - VCEQ1-2
que, como se observa, nos permitiría plantear la otra ecuación buscada si se valoriza numéricamente su segundo miembro.
Por ello a partir de la información del Manual consideramos que al ser BVCEomin = 15 V y al tener en cuenta que si T1 o
T2 quedaran cortados la máxima tensión a la que estarían sometidos sería (VCC + 0,6 (V)), con el acostumbrado factor de
seguridad adoptamos:
VCC + 0,6 (V) < 0,7 . BVCEomin = 0,7 . 15 = 10,5 V , es decir VCC < 10 V
Asimismo y dado que para la condición de corte de T3 su máxima tensión colector-emisor sería ( VEE - 0,6 (V))
para una alimentación simétrica, la misma limitación es válida para VEE . Con dicho criterio y con la condición de verificar
luego su consistencia, tal como ocurre en todo proceso de aproximaciones sucesivas, es posible adoptar:
VCC = VEE = 9 V
Como veremos más adelante, a los fines de conservar un funcionamiento lineal el par de transistores diferenciales
deben observar una excursión muy limitada alrededor de su punto de reposo. Asimismo debe considerarse el bajo valor de
tensión colector-emisor de saturación que los fabricantes aseguran para estos transistores (del Manual VCEsat < 0,23 V) .
Esto motiva la inquietud de asegurar que con solo 2 ó 3 V de tensión VCEQ1-2 se haría operar a los mismos lo
suficientemente alejados de la zona de saturación permitiendo simultáneamente un aceptable modo común de pico positivo
(VM+ ).
En consecuencia, a partir de la ecuación (IV.3.) en nuestro caso se puede considerar:
VCC + 0,6 (V) - VCEQ1-2 = (9 + 0,6 - 3 ) = 6,6 V por lo tanto ICQ1-2 . RC1-2 < 6,6 (B)
Se logra así plantear un sistema de dos ecuaciones (A) y (B) con dos incógnitas ( ICQ1-2 y RC1-2 ) que debe ser
resuelto mediante algún método eficaz. En nuestro caso elegimos el camino de dividir (B) por (A):
ICQ1-2 . RC1-2 6,6 RC1-2 . RL

------------------- = --------- o sea : RC1-2 = 2,64 Rd = 2,64 . ----------------
ICQ1-2 . Rd 2,5 RC1-2 + RL
133
con lo que en definitiva:

RC1-2 = 1,64 RL y como RL = 10 KOhm RC1-2 = 16,4 KOhm
Para adoptar el valor comercial debemos tener presente que si adoptamos por exceso privilegiamos el
cumplimiento de la condición (A) vale decir mayor facilidad para cumplir con la ganancia, mientras que se adoptamos por
defecto facilitamos el hecho de que el par de transistores del diferencial operen adecuadamente separados de la zona de
saturación (condición (B)). Supongamos privilegiar esto último y adoptemos:
RC1-2 = 15 KOhm
10 . 15 . 103
Continuando ahora con la resolución del sistema de dos ecuaciones determinamos RL = -------------------- = 6 KOhm
( 10 + 15 )
2,5 2,5
y de la ecuación (A) ICQ1-2 > ---------- = ------------- = 0,42 mA por lo que adoptamos un valor superior: ICQ1-2 = 0,5 mA
Rd 6 . 103
En consecuencia la fuente de corriente espejo debe diseñarse para una corriente ICQ3 = 2 . ICQ1-2 = 1 mA por
lo que a partir de la ecuación (IV.30'.) calculamos:
VEE - VBEu4 9 - 0,6
R = -------------------- = ---------------- = 8,4 KOhm
ICQ3 10-3
entonces elegimos un valor comercial cercano, por ejemplo R = 8,2 KOhm y llevamos a cabo todo el proceso de
verificación de lo planteado hasta aquí.
VEE - VBEu4 9 - 0,6 ICQ3 1,024 mA

ICQ3 = -------------------- = ---------------- = 1,024 mA ; ICQ1-2 = ---------- = ---------------- = 0,512
mA
R 8,2 . 103 2 2
VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 = 9 + 0,6 - 0,512 . 10-3 . 15 . 103 = 1,92 V
que si bien es inferior a lo previsto, aún así hace operar al par diferencial dentro de su zona lineal por lo que continuamos la
verificación. Para tal fin a partir del manual:
Para f = 1 KHz, VCE = 3 V e IC = 1 mA se especifica hie = 3,5 KOhm - hfe = 100 - hoe = 15,6 . 10-6 (A/V)
mientras que para IC == 0,5 mA y VCE = 3 V: hie = 1,8 . 3,5 KOhm = 6,3 KOhm y hfe = 1 . 100 = 100
luego la ganancia de tensión diferencial resultará:
- Rd - 6 . 103 -60
Avd = ----------------------------------- = - -------------------------- = ------------- = -46,9
2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2 [63 +(100/100)] 1,28
constatándose que también en este parámetro estamos por debajo de lo previsto. Por ello en tanto la aplicación del factor de
seguridad lo permite y continuando con el procedimiento de aproximaciones sucesivas, reajustamos los valores de las
tensiones de alimentación VCC = VEE = 10 V y recalculamos:
VEE - VBEu4 10 - 0,6 ICQ3 1,146 mA

ICQ3 = -------------------- = ---------------- = 1,146 mA ; ICQ1-2 = ---------- = ---------------- = 0,57 mA
R 8,2 . 103 2 2
VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 = 10 + 0,6 - 0,57 . 10-3 . 15 . 103 = 2 V
ahora, para IC == 1,2 mA y VCE = 3 V: hie = 0,9 . 3,5 KOhm = 3,15 KOhm - hfe = 1 . 100 = 100 y
hoe = 15,6 . 10-6 . 1,1 = 17,16 . 10-6 (A/V) y ro = 58 KOhm
y para IC == 0,6 mA y VCE = 3 V: hie = 1,5 . 3,5 KOhm = 5,25 KOhm y hfe = 1 . 100 = 100 luego:
hoe = 15,6 . 10-6 . 0,65 = 10,14 . 10-6 (A/V) y ro = 98,6 KOhm
134
- Rd - 6 . 103 -60
Avd = ----------------------------------- = - -------------------------- = ------------- = -55,5
2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2 [53 +(100/100)] 1,08
que ahora si supera el valor mínimo solicitado. Por otro lado la C.M.R.R. con los conceptos de verificación resultará ser:
Ro3 58 . 103
ρ = ------------------------------ = -------------------- = 1074 = 60,6 dB
hib1-2 + (RB1-2 / hfe1-2) 53 +(100/100)
Para completar la verificación de la etapa determinaremos la resistencia de salida del amplificador diferencial RoAd
y la resistencia de entrada diferencial Rid .
98,6 . 15 . 103
RoAd = ro2 // RC2 = ------------------------ = 13 KOhm
98,6 + 15
Rid = 2 . hie1-2 = 2 . 5,25 . 10 = 10,5 KOhm
IV.5.2.- Como nuevo ejemplo de aplicación supondremos enfrentar la necesidad de incrementar la ganancia diferencial a
un valor de 100 como mínimo, manteniendo el valor de la resistencia de entrada diferencial verificada precedentemente y
sin utilización de otro componente activo que no sea el circuito integrado de cinco transistores CA3086 que empleamos en
el problema anterior.
En primer término verificamos si con la estructura de circuito utilizada en el ejemplo anterior es posible lograr
dicho comportamiento:
- de acuerdo con la ecuación (IV.47.) la ganancia solicitada solo se podrá
obtener únicamente si se aumenta ICQ1-2 o bien Rd .
- dado que hie es inversamente proporcional a ICQ y habiéndose requerido mantener

Rid = 2 . hie1-2 debe descartarse la solución por el camino de aumentar ICQ1-2 .
Así entonces en el mismo circuito proyectado en el apartado anterior, la resistencia de carga dinámica mínima Rd
que satisface el nuevo requerimiento de ganancia será:
Avd 100
Rd > ------------------- = ------------------------- = 8,8 KOhm
20 ,. ICQ1-2 20 . 0,57 . 10-3
y considerando que RL = 10 KOhm significa el requerimiento de un RC mínimo del orden de unos 73 KOhm sobre los
cuales se desarrollaría una caída de C.C. (ICQ1-2 . RC1-2) del orden de unos 42 V imposibles de suministrar ya que como se
ha visto precedentemente por condiciones de ruptura colector-emisor las fuentes de alimentación se encuentran limitadas
por debajo de 10 V. La solución se torna impracticable con la estructura de circuito que fue calculada en el apartado
anterior.
Por tal motivo puede pasarse a utilizar el quinto transistor que dispone el circuito integrado que se esta usando, de
modo de "separar" la carga mediante una etapa que presente elevada resistencia de entrada. El circuito que se propone
entonces, se indica en la figura IV.27.
Para un primer cálculo manteniendo las fuentes de alimentación ya seleccionadas VCC = VEE = 10 V, las
corrientes de reposo ICQ1 = ICQ2 = 0,57 mA y con el objetivo de incrementar las tensiones de reposo VCEQ1 = VCEQ2
propiciamos una disminución de las resistencias de colector RC1 = RC2 a un valor de 12 KOhm en lugar de los 15 KOhm
que se habían seleccionado en el problema anterior. Así las nuevas tensiones de reposo se ubicarán en:
VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 = 10 + 0,6 - 0,57 . 10-3 . 12 . 103 = 3,8 V
135
Según se determinó con anterioridad, para la nueva ganancia Rd > 8,33 KOhm . Con la modificación circuital
el cambio es que ahora dicha resistencia de carga se compone por el paralelo de la RC2 recién reajustada con la resistencia
de entrada del transistor T5 en su configuración colector común (Ri5 ). Por lo tanto:
Rd . RC2 8,3 . 12 . 103

Ri5 > --------------- = ----------------------- = 27 KOhm perfectamente posibles con la etapa C.C. propuesta.
RC2 - Rd 12 - 8,3
Desde el punto de vista de las condiciones de reposo, para T5 se puede adoptar una ICQ5 = 0,5 mA, Por otra parte
en la malla de salida de T2 se tiene:
VCT2 = VBT5 = VCC - ICQ2 . RC2 = 10 - 0,57 . 10-3 . 12 . 103 = 3,16 V
luego en la malla de entrada de T5 :

VET5 = VBT5 - VBEu5 = VR5 = 3,16 - 0,6 = 2,56 V y
VCEQ5 = VCC - VET5 = 10 - 2,56 = 7,44 V

en consecuencia:
VR5 2,56 V
RE5 = -------- = ------------------ = 5,12 KOhm siendo su comercial mas cercano RE5 = 4,7 KOhm
ICQ5 0,5 . 10-3 A
4,7 . 104
La resistencia de carga dinámica de esta etapa agregada resulta: Rd5 = RE5 // RL = -------------- = 3,2 KOhm
4,7 + 10
en consecuencia la resistencia de entrada de esta etapa resultará:
Ri5 = hie5 + hfe5 . Rd5 = 6,3 . 103 + 100 . 3,2 . 103 = 326 KOhm
y su ganancia: hfe5 . Rd5 320

Av5 = ------------------ = ------------- = 0,98
Ri5 326
por lo que en la etapa diferencial se tendrá:
Ri5 . RC2 326 . 12 . 103

Rd2 = --------------- = ----------------------- = 11,6 KOhm
RC2 + Ri5 12 + 326
- Rd2 -11, 6 . 103 -116
136
Avd1-2 = ----------------------------------- = - -------------------------- = ------------- = - 107,5

2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2 [53 +(100/100)] 1,08
y la ganancia del sistema amplificador:
Avtot = Avd1-2 . Av5 = -107,5 . 0,98 = -105,35 = 40,4 dB con fase 180º
que satisface los requerimientos del proyecto.
El circuito propuesto queda así totalmente definido, con el conocimiento de todos sus componentes, con la
verificación del cumplimiento de la Rid y la ganancia solicitada. Cabe agregar asimismo que, dado que no se ha modificado
la estructura de la fuente espejo, la C.M.R.R. se ha mantenido en su valor antes verificado y comprendido entre los 60 y 66
dB, cosa que igualmente hubiera ocurrido aún si se hubiera modificado la corriente de dicha fuente.
Es frecuente que del esquema estudiado también interese conocer la magnitud de la resistencia de salida. En el
último ejemplo, dado que la etapa de salida es del tipo seguidora, se tendrá:
RC2
Ros5 = Rd5 // (hib5 + --------) = 3,2 . 103 // (63 + 120) = 173 Ohm
hfe5
IV.5.3.- Continuando el ejemplo de aplicación, supondremos tener la necesidad de modificar el circuito precedente de
modo de incrementar la resistencia de entrada diferencial (Rid ) por encima del valor de 60 KOhm.
Recordemos que Rid = 2 . hie1-2 por lo que hie1-2 > (Rid / 2) = 30 KOhm.
En consecuencia dado que hie1-2 = hfe1-2 / gm1-2 = hfe1-2 / (40 . ICQ1-2 ) deberá imponerse una corriente de
reposo en T1-2 que no supere el valor de:
hfe1-2 100
ICQ1-2 < --------------- = ------------------ = 0,08 mA
40 . hie1-2 40 . 30 . 103
por lo que puede adoptarse un valor cercano a ICQ1-2 = 0,05 mA y por lo tanto al ser ICQ3 = 2 . ICQ1-2 = 0,1 mA
Para permitir el gobierno de una coriente de tan baja magnitud es necesario modificar la estructura de la fuente de
corriente usada para la polarización de la etapa diferencial, pasando a una fuente tipo WIDLAR tal como se aprecia en la
figura IV.28. En el mismo circuito puede observarse la modificación incluida en la etapa colector común de salida, en la
cual ahora su resistencia de emisor se retorna conectada a la fuente de alimentación negativa y mediante un sistema
potenciométrico se conecta la carga RL sin la utilización del condensador de acoplamiento en un punto con nivel de
contínua nulo.
137
En la nueva fuente de polarización WIDLAR, la resistencia agregada en el emisor del transistor T3 debe ser:
VT ICQ4 25 . 10-3 10-3

RE3 = ------ . ln ------- = ------------ . ln ------------- = 250 . ln 10 = 575,6 Ohm
ICQ3 ICQ3 0,1 . 10-3 0,1 . 10-3
siendo el valor comercial más cercano de RE3 = 560 Ohm con lo que posteriormente deberá verificarse en definitiva la
corriente que de esta forma se impone.
La presencia de esta RE3 en el emisor del transistor que opera como fuente de corriente, tal como se ha visto
precedentemente, produce un incremento en la resistencia de salida de la misma, según la expresión (IV.38.):
RE3
Ro3 = hoe3-1 . (1 + hfe3 . ---------------------- ) con RT = R // hib4
RE3 + RT + hie3
A partir de las Hojas de Datos para este conjunto de transistores y para la ICQ3 = 0,1 mA se obtienen:
1 1
hie = 21 KOhm - hfe = 80 - ro = ------------- = ------------------------- = 1 MOhm
η . gm 2,5 . 10-4 . 40 . 10-4
mientras que para una ICQ1-2 = 0,05 mA estos parámetros son:
hie = 22,8 KOhm - hfe = 50 - hoe = 5 . 10-6 A/V - hib = 1/gm = 1/ (40 . 0,05 . 10-3 ) = 500 Ohm
dado que además hib4 = 1/gm4 = 1/ (40 . 10-3 )= 25 Ohm hib4 << R y RT << (hie3 + RE3 ) en la ecuación anterior
se tendrá:
gm3 . hie3 . RE3
Ro3 = hoe3-1 . (1 + ----------------------- ) y como RE3 << hie3 Ro3 = hoe3-1 . (1 + gm3 . RE3 )
RE3 + hie3
con lo que:
Ro3 = 1 . 106 . ( 1 + 40 . 10-4 . 560) = 1,22 MOhm
137
En consecuencia la Relación de Rechazo de Modo Común que se obtiene con el nuevo circuito será:
Ro3 1,22 . 106

ρ = ------------------------------ = -------------------- = 2425 = 67,7 dB
hib1-2 + (RB1-2 / hfe1-2) 500 +(100/30)
pudiéndose comprobar la ventaja que se obtiene en este parámetro.
Continuando el cálculo del resto del circuito, dado que las fuentes de alimentación VCC = VEE = 10 V no se han
modificado y atento a que la corriente en las ramas se ha disminuido en diez veces, pueden incrementarse en la misma
proporción las resistencias de colector RC de modo que las tensiones de reposo VCEQ no se modifiquen apreciablemente.
Por ejemplo si adoptamos un RC = 180 KOhm se tendrá:
VCT1-2 = VCC - ICQ1-2 . RC1-2 = 10 - 0,05 . 10-3 . 180 . 103 = 1 V
VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 = 10 + 0,6 - 0,05 . 10-3 . 180 . 103 = 1,6 V
y en consecuencia la tensión en el emisor de T5 resulta:
VET5 = VCT1-2 - VBEu5 = 1 - 0,6 = 0,4 V
Si adoptamos una ICQ5 pequeña ello traerá aparajada una suma (R’ + R”) grandes y por lo tanto una resistencia de
entrada de T5 elevada. Por ejemplo para una ICQ5 = 0,1 mA, el potenciómetro R’+ R” se ajustará de modo que la tensión
de salida de continua sea nula. Así:
VET5 0,4 VEE 10

R’ = --------- = -------- = 4 KOhm y R” = ------- = -------- = 100 KOhm
ICQ5 10-4 ICQ5 10-4
en consecuencia:
R”//RL = 100 KOhm//10 KOhm = 9,1 KOhm y Rd5 = R’ + (R”//RL ) = (4 + 9,1) KOhm = 13,1 KOhm
Ri5 = hie5 + hfe5 . Rd5 = 21 . 103 + 80 . 13,1 . 103 = 1,07 MOhm
180 . 1,07 .106

La resistencia de carga dinámica de esta etapa agregada resulta: Rd2 = RC // Ri5 = --------------------- = 154,1 KOhm
180 + 1070
en consecuencia la ganancia de este sistema resultará:
- Rd2 -154,1 . 103 -154,1 . 103

Avd1-2 = ----------------------------------- = - ---------------- = ------------------- = - 153,2
2 . [ hib1-2 +(RB1-2 / hfe1-2)] 2 (500 + 3) 1006
hfe5 . (R”//RL ) 80 . 9,1 . 103

Av5 = --------------------- = ---------------------- = 0,68
Ri5 1,07 . 106
Av = Avd1-2 . Av5 = (-153,2) . 0,68 = 104,2
Con respecto a este resultado debe notarse que la principal causa de esta disminución de la ganancia con respecto
a la que se obtenía con el circuito precedente ocurre en la etapa seguidora de salida debido al elemental circuito de
desplazamiento de nivel de C.C. incluido en ella, el que sin embargo nos permite obtener un punto de conexión de la carga
con nivel de C.C. nulo, siendo innecesaria la incorporación del condensador de acoplamiento.
El otro inconveniente que introduce el citado circuito de desplazamiento de nivel de C.C. lo mediremos a través
de la resistencia de salida del sistema que pasamos a verificar seguidamente. Con ese objetivo debemos considerar el
circuito equivalente indicado en la figura IV.29.
138
En él se tiene:
1 RC1-2 180 . 103
hib5 = ------ = 250 Ohm y -------- = ---------------- = 2,25 KOhm
gm5 hfe5 80
luego, la asociación serie-paralelo arroja el siguiente resultado:
RC1-2
Ro5 = (R”//RL ) // (R’ + hib5 + --------- ) = 9,1 . 103 // (4 . 103 + 250 + 2,25 . 103 ) = 3,8 KOhm
hfe5
pudiéndose constatar su apreciable aumento comparando con el resultado obtenido en el circuito anterior (173 Ohm).
IV.5.4.- Volvamos al circuito original en el cual en lugar de requerirse aumentar la ganancia supongamos solicitar un
incremento de la relación de rechazo de modo común. Tal como se observa en el circuito indicado en la figura IV.30., ello
puede lograrse con una fuente de corriente de configuración espejo pero agregando en ambos emisores la resistencia
requerida de acuerdo con la resistencia de salida que se necesite.
VEE - VBEu4
En este circuito: IR = ICQ4 = ICQ3 = ----------------
R1 + R4
para nuestro caso, supondremos seguir manteniendo el valor de ICQ3 = 1 mA, por lo que:
10 - 0,6
R1 + R4 = --------------- = 9,4 KOhm , que se puede lograr con una R4 = 8,2 KOhm y una R1 = 1,2 KOhm.
10-3
La resistencia de salida de esta fuente responde a una expresión idéntica a la que hemos utilizado para la fuente
WIDLAR, con la diferencia que ahora la resistencia equivalente del circuito de base, es decir RT resulta:
1
RT = (------- + R4 ) // R aproximadamente igual a RT = R4 // R = 8,2 KOhm // 1,2 KOhm = 1,047 KOhm que
gm4
139
no obstante, como anteriormente, continúa siendo despreciable frente a (R3 + hie3 ) por lo que nuevamente:
Ro3 = hoe3-1 . (1 + gm3 . R3 ) = 64,1 . 103 . (1 + 40 . 8,2) = 21,09 MOhm
por lo que la relación de rechazo de modo común queda en:
Ro3 21,09 . 106

ρ = ------------------------------ = -------------------- = 413529 = 112,3 dB
hib1-2 + (RB1-2 / hfe1-2) 50 +(100/100)
IV.6.- CARACTERISTICA DE TRANSFERENCIA DE LOS AMPLIFICADORES DIFERENCIALES:
Para el circuito amplificador diferencial se desa realizar un estudio de su función transferencia, en particular de su
característica de linealidad en relación con la cantidad de excursión, con la finalidad de establecer una limitación en la
amplitud de las señales de excitación diferencial, al propio tiempo de incorporar alguna técnica que permita mejorar esta
característica de funcionamiento.
Con dicha finalidad reconsideraremos la configuración diferencial que fuera presentada en la figura IV.1. y
estudiada con detalle. En ella, en cada una de las ramas del circuito el valor total de la corriente de emisor podrá expresarse
por:
(vBE /VT ) (vBE /VT )
iE = IS . [ e + 1 ] = IS . e
con lo cual la corriente de la fuente de polarización que debe proporcionar a la de ambas ramas es:
(vBE1 /VT ) (vBE2 /VT ) (vBE1 /VT ) (vBE2 - vBE1 )/VT

ICQ3 = IS . e + IS . e = IS . e [ 1 + e ]
y considerando que: vBE2 - vBE1 = VBEu2 + v2 - VBEu1 - v1 = v2 - v1 = vd
reemplazando en la anterior queda: (vd /VT ) ic1 1

ICQ3 = ic1 . [ 1 + e ] o bien: ------ = ------------------- (IV.48.)
ICQ3 (vd /VT )
1 + e
e igualmente, para la otra rama: ic2 1
------ = -------------------- (IV.48’.)
ICQ3 -(vd /VT )
1 + e
Siendo las corrientes de colector ic1 e ic2 corrientes en la salida del amplificador diferencial, mientras que según
su definición, vd es la tensión de entrada de modo diferencial, las expresiones (IV.48.) representan de alguna manera a la
característica de transferencia de esta configuración, por lo que resulta apropiado analizarlas, en un primer paso en forma
gráfica. La figura IV.31. considera la representación gráfica de las expresiones precedentemente citadas. Puede constatarse
en dicha figura que la zona lineal de las gráficas se reducen solo al entorno de variación de (vd /VT) < +/- 1 vale decir que
para un funcionamiento aproximadamente lineal debe limitarse la excitación a:
vd < +/- 25 mV.
La pendiente de estas curvas (que arrojan como resultado la dimensión de una conductancia), ya que provienen de
una transferencia permiten obtener la transconductancia diferencial:
diC
gmd = -------
dvd
que aplicada a la expresión de iC2 arroja como resultado: -(vd /VT )

(1/VT ) . e
gmd = --------------------------- . ICQ3 (IV.49.)
-(vd /VT )
(1 + e )2
140
y el valor máximo de esta transconductancia diferencial se produce en el punto de inflexión de estas curvas, o sea para
(vd /VT ) = 0:
ICQ3
gmdM = ----------- (IV.50.)
4 . VT
A partir de estas últimas expresiones se puede observar que la ganancia diferencial del amplificador se puede
controlar gobernando la corriente de polarización que impone la fuente de corriente constante, tal como lo describe la
expresión (IV.47.).
Además, también se puede ver en las gráficas de la figura IV.31. que si hacemos (vd /VT ) > 4 , practicamente
iC2 = ICQ3 = constante, deduciéndose que el Amplificador Diferencial se comporta como un limitador natural de la señal
que procesa, ya que para excitaciones mayores a vd = +/- 4 . VT = +/- 100 mV no se obtienen significativos incrementos
en vod .
Por último y dado que diC2 = gmd . dvd y que gmd = f (ICQ3 ) , si se hace variar a ICQ3 y por lo tanto gmd en
función de una segunda señal de excitación, ahora aplicada en la base del transistor T3 , se obtendrá a la salida una mezcla
de ambas excitaciones lográndose por consecuencia una etapa del tipo denominado mezcladora.
IV.6.1.- Limitación de la excitación:
Normalizando la transconductancia diferencial por su valor máximo, según expresiones precedentemente

obtenidas, es posible obtener el resultado que analíticamente se detalla mas adelante, y gráficamente se representa en la
figura IV.32.:
-(vd /VT )
gmd 4 . e
---------- = --------------------------- (IV.51.)
gmdM -(vd /VT )
(1 + e )2
se puede comprobar tanto en esta última expresión, como en la gráfica de la figura IV.32. que para:
a) (vd /VT ) = 0 resulta gmd / gmdM = 1
b) (vd /VT ) = +/- 1 resulta gmd / gmdM = 0,8
c) (vd /VT ) = +/- 2 resulta gmd / gmdM = 0,4

141
y las conclusiones se pueden resumir de la siguiente manera:
1) la transconductancia diferencial, o lo que es lo mismo, la ganancia de tensión diferencial, es una función de la señal de
excitación que es una de las formas en que la alinealidad se manifiesta;
2) la mencionada transconductancia resulta ser máxima cuando dicha excitación es nula y luego disminuye a medida que
la excitación aumenta.
En otras palábras, las conclusiones precedentes permiten aseverar que la transferencia o la ganancia diferencial del
amplificador estudiado resulta una función no lineal o alineal y que si no se tomaran adecuadas precauciones respecto de la
zona de trabajo de dicha transferencia se produciría una distorsión no deseada de la señal de información amplificada. La
tercer conclusión en consecuencia, tiende a preservar la integridad de tal señal, por lo que limita la excitación;
3) manteniendo a la señal de excitación dentro del rango máximo comprendido entre (vd /VT ) = +/- 1, es decir:
vdmax+ = 25 mV. y vdmax- = -25 mV.
la transconductancia diferencial gmd solo varía en un 20 % respecto de su valor máximo;, pudiéndose aproximar el
comportamiento del amplificador diferencial al de un amplificador lineal (se admite el mismo pequeño error que hemos
aceptado ya en estudios precedentes).
IV.6.2.- Mejora de la linealidad - Ampliación del rango de excursión:
Si se desea ampliar el rango de excitación de modo diferencial, manteniendo la característica de linealidad dentro
del margen de error ya señalado, puede agregarse una pequeña resistencia en ambos emisores de las ramas del amplificador
diferencial, tal como se estudiara en el circuito amplificador de la figura IV.15. que se presentara como un ejemplo más de
amplificadores diferenciales tratados en el apartado IV.2.3. y que se detalla ahora, en la figura IV.33.
Puede demostrarse que la transferencia de conductancia diferencial máxima resulta en este caso:
1
gmdM = ---------------------------- (IV.52.)
(4 .VT / ICQ3 ) + 2 . Re
constatándose la obtención de una transconductancia y por lo tanto una amplificación diferencial inferior que disminuye a
medida que se incremente a Re .
Sin embargo, a costa de esta disminución de la ganancia, se obtiene una apreciable mejora de la linealidad, ya que
si se vuelve a representar a la transconductancia diferencial normalizada, por ejemplo para un Re = 50 Ohm se obtiene el
resultado representado en la figura IV.34. en donde para el mismo porcentaje de variación de la transconductancia del 20 %
por debajo del valor máximo se tiene:
(vd /VT ) = +/- 4 o lo que es lo mismo: vdmax = +/- 100 mV
notándose que la linealización se profundiza a medida que se aumenta el valor de Re.
IV.7.- EJEMPLO DE AMPLIFICADOR DIFERENCIAL CON TRANSISTOR UNIPOLAR:
Un circuito típico que incluye una fuente de corriente constante de polarización, todo exclusivamente en base a la
utilización de transistores efecto de campo, se observa en el circuito de la figura IV.35.
Aceptando que el comportamiento del transistor T3 corresponde a una fuente de corriente en paralelo con su
respectiva resistencia interna o de salida R03, cosa que comprobaremos en el cálculo numérico detallado más adelante,
pasaremos a estudiar el comportamiento dinámico. Por razones de simetría, la corriente impuesta por T3 se divide en partes
142
iguales por cada una de las ramas de la configuración diferencial, por ello aceptaremos también que los transistores T1 y T2
operan en su zona activa y lineal con sus canales estrangulados en un punto.
Haciendo nuevamente uso del principio de superposición, en un primer paso consideraremos el comportamiento
dinámico del circuito frente a una excitación de modo diferencial, anulando la correspondiente al modo común. De acuerdo
a lo visto con anterioridad, para este modo de excitación ambos transistores (T1 y T2 ) trabajan en la configuración fuente
común ya que el nodo unión de terminales de fuente (o nodo A) se comporta como una tierra virtual, de manera que el
circuito equivalente de un transistor pero que contempla la presencia del otro, es el representado en la figura IV.36.
En dicho circuito, en la parte de salida se tiene: vodd = -gm . vgs . Rd
mientras que en la parte de entrada: RG

vgs = vid . -------------
RG + Rs
de manera tal que la ganancia de tensión de modo diferencial con salida diferencial es:
vodd RG
Avdd = ------- = -gm . Rd . ------------ (IV.53.)
vid RG + Rs
En cambio para la señal de excitación de modo común, el circuito equivalente mas simple de uno de los
transistores que tiene en cuenta la presencia del otro, se indica en la figura IV.37, en donde ya se reemplaza al transistor por
su circuito equivalente dinámico para bajo nivel. y se tiene presente que ahora la unión de los terminales de fuente ya deja
de comportarse como tierra virtual, separándose del potencial de masa según una diferencia de potencial de modo común
que aparece en el doble de la resistencia de salida de la fuente de polarización (2 . Ro3 ).
En dicho esquema: RG
v1c = vic . ------------- y voc = -gm . vgs . Rd
RG + Rs
mientras que :
v1c = vgs + gm . vgs . 2 . Ro3 = v1c = vgs . (1 + 2 . gm . Ro3 )
luego, la ganancia de tensión de modo común resultará:
143
En cambio para la señal de excitación de modo común, el circuito equivalente mas simple de uno de los
transistores que tiene en cuenta la presencia del otro, se indica en la figura IV.37, en donde ya se reemplaza al transistor por
su circuito equivalente dinámico para bajo nivel. y se tiene presente que ahora la unión de los terminales de fuente ya deja
de comportarse como tierra virtual, separándose del potencial de masa según una diferencia de potencial de modo común
que aparece en el doble de la resistencia de salida de la fuente de polarización (2 . Ro3 ).
En dicho esquema: RG
v1c = vic . ------------- y voc = -gm . vgs . Rd
RG + Rs
mientras que :
v1c = vgs + gm . vgs . 2 . Ro3 = v1c = vgs . (1 + 2 . gm . Ro3 )
luego, la ganancia de tensión de modo común resultará:
voc v1c -gm . Rd RG

Avc = ------- . ------- = ------------------------ . ------------ (IV.54.)
v1c vic (1 + 2 . gm . Ro3 ) RG + Rs
y ya que Ro3 es grande, se puede hacer (2 . gm . Ro3 ) >> 1, por lo que la ganancia se puede aproximar a:
- Rd RG
Avc = ----------- . ------------ (IV.54’.)
2 . Ro 3 RG + Rs
Finalmente, la relación de rechazo de modo común quedará como:
(Avdd / 2) ( - gm . Rd / 2)
ρ = -------------- = ----------------------- = gm . Ro3 (IV.55.)
Avc (-Rd / 2 . Ro3)
en tanto que Ro3 en este caso se puede determinar estudiando el circuito equivalente del transistor T3 visto desde el
terminal de drenaje tal como el presentado en la figura IV.38.:
144
V
Ro3 = ------- y en el circuito V = I1 . rds + vgs con I1 = I - gm . vgs y vgs = - I . R
I
entonces, reemplazando sucesivamente: V = I . rds . ( 1 + gm . R ) + I . R y despejando el cociente:
Ro3 = rds . ( 1 + gm . R ) (IV.56.)
A continuación procedemos a resolver el ejemplo numérico con los datos suministrados en la figura IV.35.. Para
tal fin supondremos que los tres transistores unipolares son idénticos y poseen las siguientes características:
IDSS = 10 mA - Vp = -4 V - rds = 500 KOhm
y que tal como se indica en el circuito, requerimos que en las ramas diferenciales se establezca una corriente de
polarización IDQ1 = IDQ2 = 1 mA.
En el transistor T3 que se comporta como fuente de corriente, deberá polarizarse su compuerta con respecto a la
fuente, de modo que:
IDQ3 2
VGSQ3 = VP . [ 1 - ( -------- )1/2 ] = (-4) . [ 1 - (---------)1/2 ] = 2,21 V
IDSS 10
con lo que su resistencia de autopolarización debe ser:
VGSQ3 2,21 V
R = ---------- = ----------- = 1,1 KOhm adoptándose R = 1,2 KOhm
IDQ3 2 . 10-3
Para el mismo transistor tipo de juntura, el máximo valor de transconductancia es:
- 2 . IDSS -2 . 10-2 VGSQ3

gmo3 = -------------- = -------------- = 5 mA/V y para nuestra IDQ3 gm3 = gmo3 . ( 1 - -------- )
Vp -4 Vp
-2,21 V
gm3 = 5 mA/V . ( 1 - ----------- ) = 2,24 mA/V
-4
y la resistencia de salida de esta fuente es:
Ro3 = rds3 . ( 1 + gm3 . R ) = 0,5 . 106 . ( 1 + 2,24 . 1,2 ) = 1,84 MOhm
145
IDQ3
Por su parte, en las ramas diferenciales IDQ1 = IDQ2 = -------- = 1 mA. y en consecuencia sus potenciales de compuerta
2
resultan ser:
IDQ1-2 1
VGSQ1-2 = VP . [ 1 - ( -------- )1/2 ] = (-4) . [ 1 - (---------)1/2 ] = -2,735 V
IDSS 10
ya que no hay corriente en los circuitos de compuerta: VS1-2T = -VGS1-2 = 2,735 V y dado que ademas RD! = RD2 = RD1-2
VD1-2T = VDD - IDQ1-2 . RD = 12 V - 4,7 . 10-3 . 103 = 7,3 V
VDSQ1-2 = VD1-2T - VS1-2T = 7,3 - 2,735 = 4,5 V
y volviendo a T3 : VD3T = VS1-2T = 2,735 V mientras que VS3T = -VEE + IDQ3 . R = -12 + 2 . 1,2 = -9,6 V
con lo que VDSQ3 = VD3T - VS3T = 2,735 + 9,6 = 12,4 V verificándose que para los tres transistores (T1 , T2 y T3 )
:
VDSQ > VGSQ - Vp
vale decir que se encuentran polarizados en la zona activa y con el canal estrangulado en un punto.
gm3
Finalmente desde el punto de vista dinámico: gm1-2 = -------- = 1,12 mA/V y por lo tanto:
2
la ganancia diferencial:
RG 1
Avdd = -gm . Rd . ------------ = -1,12 . 4,7 . ------------ = -3,5
RG + Rs 1 + 0,5
mientras que la relación de rechazo:
ρ = gm . Ro3 = 1,12 . 10-3 . 1,84 . 106 = 2208 = 66,9 dB
146
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional
CAPITULO V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional
V.1. - INTRODUCCIÓN:
Al estado actual de la tecnología la electrónica lineal de los circuitos integrados fundamenta su desarrollo en
el empleo de arreglos circuitales y componentes que son de amplia utilización en la técnica de los circuitos integrados
y que son de aplicación en los circuitos amplificadores operacionales. Un ejemplo de lo expuesto es la incorporación
de las fuentes de corriente en sus diversas versiones, tal como las acabamos de estudiar, en reemplazo de
componentes pasivos, mecanismo conocido como “carga activa”.
Con el objeto de justificar tales configuraciones resumiremos seguidamente algunas características comunes
a los circuitos integrados lineales y particularmente el comportamiento esperado de un amplificador operacional.
Entre otras características, es deseable que un buen amplificador operacional disponga de una resistencia de
entrada muy grande (teóricamente infinita). Como dicho parámetro se corresponde con la resistencia de entrada de la
etapa diferencial de entrada, dicho requisito deriva en la necesidad de disponer de una resistencia de entrada
diferencial del mayor valor posible.
Otro parámetro dinámico que debe maximizarse en un amplificador operacional es la ganancia de tensión o
ganancia de lazo abierto, la que teóricamente debe tender a infinito, por lo que además de la etapa de entrada
precedentemente nombrada dicho dispositivo se hallará constituido por un conjunto de etapas amplificadoras que
seguirán en cascada a la primera, tales que en conjunto proporcionen dicho alto valor de ganancia.
La última etapa de dicha cascada es la responsable de asignarle al dispositivo su característica de baja

resistencia de salida, idealmente cero, en conjunto con una capacidad de excursión de señal compatible con las
oportunamente estudiadas en las etapas de gran señal o de potencia, así como un nivel de C.C. nulo en el terminal de
salida para evitar el uso de acoplamiento capacitivo.
Algunas de las particularidades de la tecnología de los circuitos integrados, tales como la mayor facilidad
para integrar componentes activos tales como el transistor bipolar en lugar de diodos semiconductores o resistores de
relativamente altos valores de resistencia y mucho más para el caso de capacitores de tan solo algunos pico faradios
de capacidad, dan lugar a configuraciones que difícilmente se concebirían en la tecnología de los componentes
discretos.
Asimismo el hecho de que en un dispositivo integrado, todos sus componentes constitutivos se hallan
dispuestos en la misma pastilla semiconductora y por lo tanto sometidos a los mismos cambios térmicos, así como la
mayor facilidad para conseguir identidad de componentes, facilita la aplicación del mecanismo de compensación
térmica.
Otra característica deseable de todo circuito integrado es que el mismo sea capaz de mantener su
comportamiento tanto dinámico como estático para un buen rango de valores de tensión de alimentación de modo de
no condicionar su utilización a un particular valor de tensión de fuente de alimentación.
V.2.- UTILIZACIÓN DE FUENTES DE CORRIENTE COMO CARGAS ACTIVAS:
A los efectos de introducir el tema consideraremos en primer lugar una configuración básica en la que se
aplica la técnica de carga activa a una etapa amplificadora tipo emisor común, tal como se representa en la figura V.1.
En dicho circuito el transistor T1 es el transistor amplificador en donde se aplica la señal de excitación Vi y se toma la
tensión de salida Vo, mientras que T2 y T3 conforman una fuente de corriente del tipo espejo, siendo precisamente T2
la Carga Activa de T1 .
Supondremos que la ganancia estática de corriente hFE de los tres transistores es lo suficientemente elevada
como para que en la fuente espejo se pueda admitir:
VCC - VBE2-3
148
IR = IC3 y por lo tanto IC3 = ------------------

R
en este análisis de primera aproximación, dada las características de la configuración espejo IC2 = IC3 y por
conexión directa de colector de T2 con colector de T1 , siempre que se establezca un circuito para la corriente de base
de T1 , se tendrá también que IC1 = IC2 = IC3 .
En cuanto a las tensiones de reposo recordemos que, en general:
VCEQ = VCC - ICQ . REST
mientras que en este caso, al ser reemplazada la carga estática (o resistencia de colector de T1 ) por el transistor T2 ,
resulta que:
VCE1 = VCC - VCE2 (V.1.)
(VBE2 /VT) VCE2

La relación entre la IC2 = IC1 con la VCE se establece a través de la relación: IC2 = Is . e . (1 + --------)
VAp
de la que obtenemos: IC2

VCE2 = VAp . ( ------------------- - 1 )
(VBE2 /VT)
Is .e
y como:
(VBE1 /VT) VCE1
149
Is e . (1 + ---------)
VBE1 /VT) VCE1 VAn
IC1 = IC2 = Is . e . (1 + --------) resulta: VCE2 = VAp . ( ------------------------------------- - 1 )
Van (VBE2 /VT)
Is e
y simplificando: VCE1
VCE2 = VAp . -------- por lo que reemplazando en la expresión (V.1.):
VAn
VAp Vap VAn

VCE1 = VCC - VCE1 . ------- ; VCE1 ( 1 + ------- ) = VCC o sea: VCE1 = VCC . -------------- (V.2.)
VAn VAn VAn + VAp
Si ambos transistores fuesen idénticos VAn = VAp y así la VCC se repartiría en partes iguales como
VCC
VCE1 = VCE2 = -------
2
pero como de hecho entre transistores PNP y NPN integrados en la misma pastilla semiconductora se tienen
diferentes tensiones de Early (VAn distinto a VAp ) se obtendrán distintas tensiones de reposo para T1 y T2.
Esto no sería grave siempre que T1 opere en la zona activa y lineal con cierta capacidad de excursión y T2
opere fuera de saturación de modo que su resistencia de salida ro2 fuese lo suficientemente elevada.
Pero lo que ocurre, tal como se observa en la figura V.2., es que al no tenerse rectas de cargas la curva
característica de salida de uno de los transistores es la “figura de carga estática” del otro y viceversa y lo
inconveniente es que la intersección ya no se produce de un modo transversal (como ocurría con una R.C.E.) sino
que lo hacen de una manera tangencial, originando un punto de reposo de alta inestabilidad. Una muy pequeña
variación en las características de funcionamiento de uno de los transistores genera, por esta razón, una gran
variación en la tensión de reposo de ambos.
Aún para condiciones normales de trabajo el VCEQ del transistor de T1 es totalmente incierto. Para que el
circuito opere adecuadamente la carga debe hallarse bien definida y acoplada directamente de modo que sea ella la
encargada de fijar el potencial de continua del nodo de conexión entre los colectores de ambos transistores.
Desde el punto de vista dinámico, la carga del transistor T1 para estas componentes es la resistencia de salida
del transistor T2 por lo que atento a que su valor es comparable con la resistencia de salida de T1, la resistencia de
carga dinámica de esta etapa resulta ser:
ro1 . ro2
Rd1 = ------------- y en consecuencia la ganancia de tensión: Av1 = -gm1 . Rd1
ro1 + ro2
lográndose valores de ganancia mucho más altos que con resistencias de colector pasivas, ya que para igual VCC e ICQ
la resistencia de salida ro2 es mucho mayor que la mayor resistencia pasiva de colector que se pudiera conectar.
La figura V.3. representa una aplicación práctica de la técnica de utilización de fuentes de corriente como
carga activa. Puede comprobarse que en dicho circuito T5 y T6 constituyen una fuente de corriente tipo espejo que
polariza a la etapa amplificadora diferencial compuesta por los transistores T1 y T2. La carga de esta etapa diferencial
se halla conformada por la fuente de corriente espejo compuesta por los transistores PNP T3 y T4 a modo de carga
activa, además de la carga propiamente dicha, denominada RL.
Para las componentes estáticas y como ya se demostrara, se tendrá:
VCC + VEE - VBE6

ICQ5 = IR = ---------------------------
R
150
mientras que por las ramas diferenciales T1 - T3 y T2 - T4 dicha corriente se dividirá en dos partes iguales, es decir:
ICQ5
ICQ1 = ICQ3 = ICQ2 = ICQ4 = ----------
2
En cuanto a las tensiones de reposo y dado que VET1-2 = -VBE1-2 = -0,6 V se tendrá lo siguiente:
VCEQ6 = -VCEQ3 = VBEu = 0,6 V ; VCEQ1 = VCC y VCEQ5 = VEE - 0,6 V
mientras que las tensiones de reposo de T2 y T4 podrán estar comprendidas entre 0 y (VCC + 0,6 V)
dependiendo del valor del potencial de C.C. que sobre el nodo unión de sus colectores imponga el circuito de carga
que en la figura se halla representada a través de la resistencia RL.
En cuanto al comportamiento dinámico frente a una señal de excitación de modo diferencial vd = v1 - v2

el mismo se puede estudiar sobre el circuito equivalente de la figura V.4., en donde además se han marcado los
sentidos de referencia de todas las corrientes de modo diferencial que aparecen debido a dicha excitación. Tal como
se observa en ese circuito equivalente, sobre la carga se tendrá una corriente de modo diferencial total conformada
por:
Id = Icd2 + Icd4
y si consideramos identidad en los transistores de ambas ramas Id = 2 . Icd, y dichas corrientes de colector de modo
diferencial darán lugar a una tensión de salida para dicho modo que se podrá expresar de acuerdo a:
vod = 2 . Icd . Rd
Para una mejor información se desea asociar el circuito equivalente indicado en la figura V.5. con el
comportamiento dinámico para la señal diferencial, por lo que debemos encontrar las relaciones de equivalencia entre
dicho circuito equivalente y el correspondiente a la representación de la figura V.4. En este último, la resistencia de
entrada es la resistencia de entrada diferencial, que como es sabido, resulta ser:
151
vd
Rid = --------- = 2 . hie1-2 (V.3.)
Ibd
Por otro lado, el parámetro que controla la corriente del generador de salida del último circuito equivalente,
es decir la transconductancia diferencial Gmd se define como:
Id (con la salida en corto circuito)

Gmd = ------------------------------- (V.4.)
vd
mientras que en el circuito de la figura V.4., imponiendo la condición de corto circuito en la salida, la corriente
diferencial en el cortocircuito resulta ser la suma de ambas corrientes de colector diferencial (la de los transistores T2
y T4), es decir:
Id (con la salida en corto circuito) = 2 . Icd
pero en cualquiera de los transistores: vd

Icd = hfe . Ibd mientras que Ibd = ---------
2 . hie
con lo que reemplazando:
2 . hfe
Id (con la salida en corto circuito) = ---------- . vd y Gmd = gm1-2 (V.4’.)
2 . hie
Por último, la resistencia de salida Ro del modelo equivalente propuesto es: r02 . ro4
Ro = ------------- (V.5.)
ro2 + ro4
Conocido el modelo equivalente, ya que en la misma figura V.5. se ha agregado la carga Rd , mediante el uso
del mismo se puede determinar la ganancia de tensión de modo diferencial:
vod Gmd . vd . (Ro // Rd )

Avd = -------- = -------------------------------- = gm1-2 . (Ro // Rd ) (V.6.)
152
vd vd
desprendiéndose que el sistema estudiado posee una ganancia de tensión de modo diferencial igual al doble de la que
presenta una etapa diferencial convencional, cargada en forma asimétrica como en nuestro caso.
Si en una dada aplicación se tiene que Rd << Ro resulta Avd = gm1-2 . Rd = 40 . ICQ1-2 . Rd
En cambio si Rd >> Ro se obtendría el mayor valor de ganancia posible: 1

Avd = -------------
ηN + ηP
que típicamente, de acuerdo a los valores de tensión de Early del semiconductor, variará entre unas 1000 y 2000 veces.
Por otro lado en la figura V.6. se ha representado el circuito equivalente válido para el modo común y en el mismo
se han indicado asimismo los sentidos de referencia de las corrientes para este modo de excitación. Se desprende de dicho
análisis que, al menos teóricamente, es decir si existe simetría completa entre ambas ramas de la configuración diferencial y
su correspondiente carga activa, la corriente de salida o componente de modo común de la corriente en la carga sería nula
por lo que la C.M.R.R. sería de valor infinito.
En la práctica tal simetría perfecta no es posible de obtener, de modo que la componente remanente de modo
común de la corriente en la carga entonces queda rechazada en función de la constancia en la corriente de la fuente de
polarización ICQ5 o sea en forma directamente proporcional al valor de Ro5 . Estas características hacen que el valor de la
C.M.R.R. para este caso solo puede obtenerse por medición.
A lo largo del desarrollo de este capítulo veremos otras topologías prácticas en las que se utiliza esta técnica de
carga activa.
V.3.- ESTUDIO DE ETAPAS DE ENTRADA DE AMPLIFICADORES OPERACIONALES:
V.3.1.- Ejemplo genérico comparativo:
Antes de iniciar el análisis específico del amplificador operacional 741 y con la finalidad de poder establecer
ciertas comparaciones, consideraremos el circuito amplificador que se indica en la figura V.7. En este circuito la
segunda etapa, indicada con A2 , debe proporcionar muy alta ganancia y también muy alta resistencia de entrada de
modo que la carga dinámica de la primera y por lo tanto la ganancia de la misma sea lo más grande posible. Al
respecto supondremos que esta segunda etapa presenta una resistencia de entrada cuyo valor típico es de Ri2 = 5,5
MOhm y que en la primera hFE = hfe = 240.
Estudiaremos el comportamiento de este circuito particularmente para bajo nivel y desde frecuencias tan
bajas como “0” Hz y hasta frecuencias para las cuales los efectos capacitivos asociados a las junturas y a la difusión
de portadores en la base, inclusive los efectos de condensador físico C conectado en el circuito, son despreciables (a
este rango se lo conoce normalmente como frecuencias bajas y medias).
La estructura de este circuito es similar a la del ejemplo estudiado en el apartado precedente ya que la única
diferencia es el tipo de transistor con que son realizados tanto el amplificador como el circuito de carga activa (en
este caso PNP y NPN respectivamente, a la inversa que en el circuito de la figura V.3.) por lo tanto si se deseara
asociarle a este amplificador un modelo equivalente en base al parámetro Transconductancia Diferencial (Gmd ) tal
como el de la figura V.8., la interpretación de los componentes de tal modelo serían las mismas que las obtenidas
para el circuito de la figura V.3., es decir:
Gmd = gm1-2 = 40 . ICQ1-2 = 40 . 4,75 . 10-6 = 190 . 10-6 A/V
153
hfe1-2 240
Rid = 2 . hie1-2 = 2 . --------- = 2 . -------- . 106 = 2,52 MOhm
gm1-2 190
1 1
ro2 = ------------- con ηP = 5 . 10-4 ro2 = ------------------------- = 13,1 MOhm
ηP . gm2 5 . 10-4 . 190 . 10-6
1 1
ro4 = ------------- con ηN = 2,5 . 10-4 ro2 = --------------------------- = 26,2 MOhm
ηN . gm4 2,5 . 10-4 . 190 . 10-6
r02 . ro4 13,1 . 26,2 . 106

Ro = ------------- = -------------------------- = 8,7 MOhm
ro2 + ro4 13,1 + 26,2
en consecuencia: 8,7 . 5,5 . 106

Ro // RL = ---------------------- = 3,75 MOhm y la ganancia de tensión diferencial será:
8,7 + 5,5
Avd = Gmd . (Ro // RL ) = 190 . 10-6 . 3,75 . 106 = 712,5
Por otro lado estudiando el comportamiento del circuito para frecuencias suficientemente altas como para
observar los efectos de la presencia del condensador C = 30 pF, antes de que sea necesario tener en cuenta a los
efectos intrínsecos de las capacidades internas de los transistores, a medida que se incrementa la frecuencia, la
reactancia capacitiva de C va en disminución hasta hacerse de mucho menor valor que la resistencia de entrada de la
segunda etapa (Ri2 ), por lo que la mayor parte de la corriente diferencial de salida de la primera etapa se deriva por
C.
154
Ante la necesidad de tal análisis es posible considerar que la segunda etapa es un amplificador tipo
operacional y por lo tanto su terminal inversor de entrada, tal como se justificará oportunamente, se comporta como
una Tierra Virtual (no toma corriente) y por lo tanto la tensión de salida del sistema es la caída que Id produce en XC ,
o sea:
1 1
Vo = Id . ----------- pero como Id = Gmd . Vd resulta Vo = Gmd . ------------- . Vd
j.ω. C j.ω. C
con lo que la ganancia de tensión, en ese rango de frecuencias y de todo el sistema, en términos de módulo es:
! Vo ! Gmd
! Avda ! = !-------- ! = -------------- (V.7.)
! Vd ! 2.π.F.C
cuya representación en función logarítmica de la frecuencia, arroja como resultado el diagrama indicado en la figura
V.9.
Definiendo como Producto Ganancia por Ancho de Banda al producto entre el valor de la ganancia a una
dada frecuencia y ese valor de frecuencia, se tiene que, para el punto en que la ganancia !Avda ! es “0” dB (ó 1),
dicho producto PGB resulta ser:
PGB = 1 . Fu
y a partir de la ecuación (V.7.):
Gmd
Fu = ----------------- (V.8.)
2 . π. C
por lo que para el caso en que C = 30 pF se obtiene un producto ganancia por ancho de banda de:
190 . 10-6
PGB = Fu = ---------------------- = 1 MHz.
6,28 . 30 . 10-12
debiendo aclararse que en este ejemplo se adecuó la corriente de la fuente de corriente de polarización en 9,5 µA a
fin de obtener el calculado PGB, para luego comparar con los resultados que obtendremos con el amplificador
operacional 741.
Consideraremos por último, el caso en que a la etapa bajo estudio se le aplica una excitación diferencial de
gran amplitud, tal que produzca que la totalidad de la corriente de la fuente de corriente de polarización se vuelque
sobre una de las ramas del amplificador diferencial, mientras que en la otra rama la corriente resulte nula. Dicha señal
de excitación, además, tiene una relativamente alta velocidad de variación (puede ser una señal sinusoidal de alta
frecuencia o bien una señal tipo escalón de gran amplitud).
Bajo tal condición se observará la forma o velocidad de variación de la tensión de salida identificándose que
dicha velocidad de variación se encuentra limitada y consecuentemente se produce una deformación o distorsión en
la señal amplificada. Para caracterizar dicha limitación se define y especifica para este tipo de etapas el parámetro
Velocidad de Excursión o en inglés SLEW RATE. Entonces, por definición:
dVo
SLEW RATE = SR = -------- (V.9.)
dt
La figura V.10. es representativa de la condición de operación precedentemente descripta. En ella, volviendo

a atribuirle la característica de tierra virtual al terminal de entrada de la segunda etapa, la tensión de salida vuelve a
ser la diferencia de potencial que sobre el condensador C produce la corriente que lo atraviesa motivo
155
por el cual:
4 . π . Fu . ICQ1-2
SR = ------------------------------ (V.11.)
Gmd
de la que se deduce:
- El SR aumenta con el PGB del operacional;
- El SR aumenta disminuyendo la transconductancia de la etapa diferencial Gmd (*)
- El SR aumenta si se aumenta la corriente de polarización de la etapa diferencial ICQ1-2 (*)
(*) Ambas variaciones deben ser originadas por una característica de la estructura circuital de dicha etapa ya que de
lo contrario se compensarían mutuamente tal como ocurre en nuestro ejemplo, al ser Gmd = gm.
Estas características sumado a la necesidad de obtener altas Rid y buenos rangos dinámicos de operación,
son las consideraciones que privan (hay otras que veremos más adelante) como lineamientos para el proyecto de las
etapas de entrada de los amplificadores operacionales, debiéndose encontrar una solución de compromiso como en
muchas otras situaciones de la práctica profesional.
V.3.2.- Etapa de entrada del Amplificador Operacional 741:
Se ha seleccionado a este amplificador operacional para el desarrollo de esta temática en razón de que al
estado actual de la tecnología, en la electrónica lineal integrada es el componente de uso más generalizado para
aplicaciones de bajo nivel y de baja frecuencia. Es provisto por la mayoría de los fabricantes de componentes
semiconductores y se dispone de él la más amplia información, entre la que se puede contar el diagrama esquemático
de su circuito constitutivo.
En razón de la citada multiplicidad de fuentes de provisión, no debe esperarse una uniformidad en la

información que los fabricantes proporcionan, particularmente en lo relacionado a algún parámetro específico así
156
como a partes de su circuito constitutivo. En la figura V.11. se ha representado el circuito correspondiente a su

primera etapa, incluyendo la parte de polarización. Puede observarse que en dicha figura se ha preferido contemplar
un ordenamiento diferente en las ramas constitutivas del circuito, de izquierda a derecha, pero el circuito en sí es
coincidente con la mayoría de los diagramas esquemáticos que proporcionan los fabricantes.
A los efectos de realizar un estudio y verificación del circuito mediante cálculos numéricos, supondremos
que el mismo se alimenta con las tensiones VCC = VEE = 15 V y en primer lugar verificamos el comportamiento
estático del mismo.
Puede observarse que los transistores T11 y T12 , al disponer de un cortocircuito entre sus terminales de base
y colector, funcionan como diodos, en un circuito serie en el que además se incluye al resistor de resistencia R5 = 39
KOhm y en donde las fuentes de alimentación los polarizan en forma directa. En consecuencia, suponiendo
despreciables a sus corrientes de base, las corrientes de colector de dichos transistores resulta:
VCC + VEE - 2 . VBEu 30 - 1,2

ICQ11 = ICQ12 = -------------------------------- = -------------- = 0,723 mA
R5 39 . 103
Ya que los transistores T11 y T10 operan formando una fuente de corriente tipo WIDLAR, la corriente por
este último debe satisfacer la ecuación:
VT ICQ11 25 . 10-3 723 . 10-6
ICQ10 = --------- . ln --------- = ------------- . ln -------------
R4 ICQ10 5 . 103 ICQ10
y el valor de ICQ10 que cumple con dicha condición, obtenido luego de un proceso de aproximación sucesiva es
aproximadamente 18,5 µA. Considerando nuevamente que las corrientes de base resultan despreciables (2 . IB3-4 <<
157
ICQ10 ) debido a la conexión directa de colector de T10 con colector de T9 y dado que este último forma
conjuntamente con T8 una fuente de corriente del tipo espejo, se tendrá:
ICQ8 = ICQ9 = ICQ10 = 18,5 µA
Por razones de simetría y admitiendo que a través de los circuitos de excitación conectados a sus bases,
podrán establecerse las pequeñas corrientes de polarización (IB1-2 ), la corriente de colector de T8 , es decir ICQ8 = 18,5
µA debe subdividirse en dos partes iguales como corrientes de colector de T1 y T2, vale decir que aproximadamente:
ICQ8
ICQ1 = ICQ2 = ---------- = 9,5 µA
2
y dado que sus emisores se hallan directamente unidos con los de T3 y T4, que a su vez poseen sus bases polarizadas
mediante la conexión directa con colector de T10 , se tendrá:
ICQ3 = ICQ4 = ICQ1-2 = 9,5 µA
Por idéntica razón, dado que T5 y T6 se unen por colector con los de T3 y T4 y además disponen sus bases
polarizadas a través de su conexión con emisor de T7, resulta que:
ICQ5 = ICQ6 = ICQ3-4 = 9,5 µA
para lo que deberá cumplirse que:

VR3 = VBE5 + ICQ5 . R1 = 0,6 V + 9,5 . 10-6 . 103 = 0,609 V
y consecuentemente, considerando que 2 . IB5 = 2 . IB6 resultan despreciables, la corriente por T7 es:
VR3 0,609
ICQ7 = ---------- = ------------ = 12 µA
R3 50 . 103
Desde el punto de vista de las tensiones de reposo además se observa:
VCEQ11 = -VCEQ12 = -VCEQ8 = VBEu = 0,6 V y VCEQ5 = VBEu5 + VBEu7 = 1,2 V
y suponiendo nulos los potenciales de continua de las bases de T1 y T2 a través de los circuitos de excitación, la
tensión continua del nodo (A) contra masa resulta:
VAT = - (VBEu1-2 + VEBu5-6 ) = -1,2 V

con lo que:
VCEQ10 = VEE + VAT - ICQ10 . R4 = 15 - 1,2 - 18,5 . 10-6 . 5 103 = 13,7 V y VCEQ9 = -VCC + VAT = -16,2 V
VCEQ1-2 = VCC - VEBu8 + VBEu1-2 = VCC = 15 V y VCEQ3 = -VEE + VR3 + VBEu7 + VBEu1 = -15+0,609+2.0,6 = -13,2 V
mientras que las tensiones de reposo de los transistores T4 y T6 dependerán de la tensión continua que en la unión de
sus colectores imponga el circuito de carga o segunda etapa del amplificador operacional que verificaremos más
adelante.
Los cálculos precedentes nos permiten apreciar que todos los transistores y aún aquellos que operan como
diodos, funcionan en la zona activa y lineal de sus características. Debe tenerse presente que estos dispositivos
bipolares poseen una VCE(sat) reducida, cercana a los 200 ó 300 mV por lo que al hallarse con una tensión de reposo
de tan solo 600 mV ello es suficiente como para que su resistencia de salida sea tan elevada como en el resto de la
zona activa y lineal (lo que es importante para los que desempeñan funciones de fuentes de polarización o de carga
activa), o bien como para permitir cierto rango de excursión en su punto dinámico de trabajo.
158
Por este motivo a continuación pasamos a estudiar el comportamiento para una señal de bajo nivel, y como
siempre hasta ahora, de baja frecuencia. El nodo unión de las bases de los transistores T3 y T4 , nodo al que hemos
llamado (A), tiene conectada una fuente de corriente constante conformada por el transistor T10 (fuente WIDLAR)
que en consecuencia debe entregar una corriente: IB3 + IB4 + ICQ9 . Considerando una excitación diferencial
dispuesta entre las bases de los transistores T1 y T2 el balance total de corriente dinámica diferencial en dicho nodo es
nulo por lo que el mismo se comporta como una tierra virtual.
En cambio para una señal de modo común debe considerarse que entre dicho nodo (A) y masa se dispone la
resistencia de salida de dicha fuente de corriente Widlar Ro10 , por la que circularán ambas corrientes de base de
modo común. Por otra parte, nuevamente para la señal diferencial la unión de los colectores de T1 y T2 , a donde se
halla conectada la fuente de corriente espejo conformada por T8 y T9, también se comporta como una tierra virtual y
el circuito fuente de corriente espejo realizado con T5 (con R1 ) y T6 (con R2 ) se desempeña como carga activa de la
configuración diferencial.
El circuito equivalente para la señal diferencial se representa en la figura V.12. Se ha supuesto que para un
instante de tiempo dado la tensión de modo diferencial de excitación (vd ) es positiva, por lo que las corrientes de
colector diferencial en los transistores T1 y T2 (Icd), con los sentidos de referencia adoptados, también resultan
positivas e iguales en magnitud, dada la característica de simetría de ambas ramas.
Debido a la conexión directa entre los emisores de T1 y T3 así como la de T2 y T4 , las corrientes de colector
diferencial en los transistores T3 y T4 se ven obligadas a seguir (en módulo y en fase) a las correspondientes a T1 y T2
respectivamente y también se han marcado en el circuito de la figura V.12.
El transistor T3 tiene conectado como carga en su colector el circuito serie integrado por el diodo base-
emisor de T5 (ya que T5 tiene su juntura base-colector en corto circuito) y el resistor R1 de modo que la corriente por
esta última (y por lo tanto corriente de emisor de T5 ) no es otra que la misma corriente Icd (igual magnitud y fase).
Dado que el circuito base-emisor de T6 en conjunto con R2 es espejo del correspondiente a T5 - R1 , la corriente por
R2 o corriente de emisor y prácticamente corriente de colector de T6 es coincidente (en módulo y fase) con la de T5,
es decir Icd.
Finalmente, por los sentidos que tienen las corrientes de colector diferencial de T4 y T6 , la corriente por la
carga Ri2 resulta ser:
Id = Icd1 + Icd2 = 2 . Icd
De la misma forma como se hizo para los circuitos amplificadores de las figuras V.3. y V.7. se desea
asociarle a la primera etapa del amplificador operacional 741, un modelo equivalente en base al parámetro
transconductancia (Gmd ) tal como el que se ha representado en la figura V.13. Para hallar los componentes del
mismo estudiamos el comportamiento del circuito de la figura V.12. En este último puede observarse que se aplica
una señal diferencial sobre la base de T2 que tiene su colector a masa y se halla cargado por emisor por el transistor
T4 operando en una configuración base común ya que la base del mismo está conectada con el nodo (A) que como
quedó dicho se comporta como una tierra virtual.
Esta disposición puede relacionarse con las propiedades que introducía sobre el comportamiento diferencial,
la presencia del resistor Re en los emisores de ambas ramas diferenciales (ahora de valor hib = (1/gm) es decir hib
= 106 /(40 . 9,5) = 2,6 KOhm) en cuanto a la ampliación del rango dinámico lineal de la etapa. Asimismo y en cuanto
a la resistencia de entrada diferencial de esta etapa que es la correspondiente al mismo amplificador operacional:
Rid 1
------- = hie1-2 + hfe1-2 . hib3-4 = hie1-2 + hfe1-2 . -------- = 2 . hie1-2 por lo tanto Rid = 4 . hie1-2 (V.12.)
2 gm3-4
por lo que tomando como hfe = 240 para todos los transistores, numéricamente dicha resistencia de entrada resulta:
hfe1-2 4 . 240
Rid = 4 . ------------ = --------------------- = 2,5 MOhm
gm1-2 40 . 9,5 . 10-6
159
que puede compararse con la especificación de los valores típicos que para dicho parámetro proporcionan los
fabricantes. Se comprueba que la estructura circuital de la etapa de entrada del amplificador operacional 741 se presta
para optimizar la resistencia de entrada del mismo a la par de lograr una muy buena linealización de la transferencia.
Por otra parte, según la definición de la transconductancia diferencial (V.4.) debemos determinar la corriente
diferencial efectuando un corto circuito en la carga Ri2 . Como en el anterior circuito la corriente diferencial en el
corto circuito es 2 . Icd1-2 y para evaluarla en relación a la tensión de excitación de modo diferencial consideramos el
circuito equivalente de la parte T1 - T3 (que es coincidente con la parte T2 - T4), tal como se representa en la figura
V.14.a. y V.14.b. De la misma se deduce que:
Vd 1 Vd gm . Vd gm gm
Icd1-2 = ------- . ------------------- = ---------- = ----------- por lo tanto Id = 2 . Icd = ------ . Vd y Gmd = ------
2 hib1-2 + hib3-4 4 . hib 4 2 2
cuyo valor resulta: 40 . ICQ1-2

Gmd = ----------------- = 20 . 9,5 . 10-6 = 190 µA/V.
2
Puede constatarse que la etapa de entrada del amplificador operacional 741 estructuralmente dispone de una
resistencia de entrada igual al doble de la que se tenía en el ejemplo genérico comparativo del apartado anterior,
mientras que su tansconductancia diferencial resulta ser la mitad de la que se obtenía en el ejemplo anterior, motivo
por el cual en esta etapa se puede operar con una corriente de reposo del doble de valor, conservando los resultados
numéricos tanto de la resistencia de entrada diferencial (2,5 MOhm) como de la transconductancia diferencial (190
µA/V). Asimismo, como se demostrará más adelante, esta estructura circuital por la misma razón, permite conseguir
que con el mismo producto ganancia por ancho de banda de 1 MHz que se tenía en el ejemplo anterior, se obtenga
una velocidad de excursión (SR) de valor igual al doble de la de aquel circuito.
Previamente determinaremos la resistencia de salida del modelo de transconductancia que le corresponde a

la etapa que estamos estudiando. Como puede observarse en el circuito de la figura V.12., siendo el punto de
conexión de la carga Ri2 la unión de los colectores de T4 y T6, la resistencia de salida de esta primera etapa del
amplificador operacional 741 resultará:
Ro = Ro4 // Ro6
160
Correspondiendo ello a un circuito equivalente como el indicado en la figura V.15., tanto Ro4 como Ro6
responden a configuraciones del tipo “Re sin puentear” cuyo valor, tal como lo expresa la ecuación (II.58.), puede
determinarse con la expresión general:
hfe . Re
Ro = ro . ( 1 + -------------------- )
Re + hie + RT
Para el caso particular de T4, en que RT = 0 (también para el caso en que RT << (hie + Re))
gm . hie . Re
Ro = ro . ( 1 + -------------------- ) y si en el mismo caso, además Re << hie Ro = ro ( 1 + gm . Re )
hie + Re
Rid 1
entonces, para T4 : hie = -------- = 625 KOhm y Re = hib2 = ------- = 2,6 KOhm
4 gm
1 2 2
por lo que Ro4 = ro4 (1+gm .hib2 ) = ro4 ( 1 + gm . ------ ) = 2 .ro4 = ------------ = ---------------------- = 10 MOhm
gm ηP . gm 5 . 10-4 . 380 . 10-6
En cuanto al cálculo de Ro6 debe observarse que T6 en su base tiene conectado a R3 en paralelo con la
resistencia de salida de una configuración colector común de T7 y en paralelo a su vez con la resistencia de entrada de
T5 (del tipo Re sin puentear). De tal forma que para el caso de T6 , RT resulta ser más bajo que R3 por lo
que nuevamente se cumple que RT << (hie + R2). Pero simultáneamente R2 << hie por lo que:
1 1
Ro6 = ro6 (1 + gm . R2 ) = ------------- . (1 + gm . R2 ) = ------------------------- . (1 + 380 . 10-6 . 103 ) = 18 MOhm
ηN . gm 2 . 10-4 . 380 . 10-6
y en consecuencia la resistencia de salida de la primera etapa resulta:
Ro4 . Ro6 10 . 18 . 106

Ro = ----------------- = --------------------- = 6,5 MOhm
Ro4 + Ro6 10 + 18
considerando ahora la resistencia de entrada de la segunda etapa, la resistencia de carga dinámica de la primera es:
161
Ro . Ri2 6,5 . 5,5 . 106

Rd = ----------------- = --------------------- = 3 MOhm
Ro + Ri2 6,5 + 5,5
Ganancia de tensión diferencial:
Avd = Gmd . Rd = 190 . 10-6 . 3 . 106 = 570 (55,1 dB)
Producto ganancia por ancho de banda:

Gmd 190 . 10-6
Fu = ----------------- = ------------------------- = 1 MHz.
2 . π. C 6,28 . 30 . 10-12
y para señales fuertes, la Velocidad de Excursión:
4 . π . Fu . ICQ1-2 4 . 3,14 . 106 . 9,5 . 10-6

SR = ------------------------------ = ----------------------------------- = 0,63 V/ µSeg.
Gmd 190 . 10-6
con lo que queda demostrado que la modificación de la estructura circuital permitió que manteniendo las restantes
prestaciones, en el 741 se logra mejorar la característica de velocidad de excursión. Asimismo puede compararse los
resultados numéricos obtenidos con las correspondientes especificaciones que proporcionan los fabricantes.
V.3.3.- Otra etapa de entrada de amplificador operacional :
La figura V.16. muestra otra configuración utilizada como etapa de entrada de amplificador operacional
pudiéndose comprobar la utilización de una fuente espejo tipo NPN como carga activa y la introducción de sendos
resistores Re en los circuitos de emisor de los transistores dispuestos en forma diferencial.
Como nuevamente la corriente diferencial en la carga es el doble de la corriente de colector diferencial y con
el objetivo de determinar la transconductancia diferencial de este amplificador consideramos el circuito equivalente
para la señal diferencial que se indica en la figura V.17. En él se tiene:
Vd 1 Vd 1 gm
Icd = ----- . -------------- por lo que Id = 2 . Icd = ------------- y Gm = ----------------- = ------------------ (V.13.)
2 hib + RE hib + RE (1/gm) + Re 1 + gm . Re
mientras que la resistencia de entrada diferencial es: Rid = 2 . [ hie + (hfe + 1) . Re ] (V.14.)
Si suponemos 2 . ICQ = 105 µA ; Re = 4,76 KOhm y C = 30 pF con este tipo de etapas se

obtienen los que se describen más adelante.
gm = 40 . ICQ = 40 . 52,5 . 10-6 = 2,1 mA/V
2,1 . 10-3
Gmd = -------------------------------- = 190 µA/V
1 + 2,1 . 10-3 . 4,76 . 103
162
240
Rid = 2 . [ ------------- + (1 + 240) . 4,76 . 103 ] = 2,5 MOhm
2,1 . 10-3
Gmd 190 . 10-6

Fu = ----------------- = ------------------------- = 1 MHz.
2 . π. C 6,28 . 30 . 10-12
4 . π . Fu . ICQ1-2 4 . 3,14 . 106 . 52,5 . 10-6

SR = ------------------------------ = -------------------------------------- = 3,5 V/ µSeg.
Gmd 190 . 10-6
como en esta etapa:
roN . roP . (1 + gm Re) [1/(2 . 10-4 . 2,1 10-3)] . [1/(5 . 10-4 . 2,1 . 10-3)] . (1 + 2,1 . 10-3 . 4,76 . 103)
Ro = ------------------------------ = ----------------------------------------------------------------------------------------------------
roN + roP . (1 + gm Re) [1/(2 . 10-4 . 2,1 10-3)] + {[1/(5 . 10-4 . 2,1 . 10-3)] . (1 + 2,1 . 10-3 . 4,76 . 103)}
Ro = 2,27 MOhm
resulta inferior, se puede obtener una ganancia inferior a los 55 dB de la etapa de entrada del 741.
Esta configuración es utilizada en el amplificador operacional LM 118, en donde Re = 2 KOhm, C = 5 pF

y 2 . ICQ = 500 µA por lo que con él se puede conseguir:
Gmd = 476 µA/V - Rid = 1 MOhm - Fu = 15 Mhz. - SR = 100 V/ µSeg
con una ganancia de tensión diferencial (así como otras prestaciones) inferior a la de las otras configuraciones.
V.3.4.- Etapas Diferenciales de Entrada Basadas en MOSFETS:
163
Debido a la alta densidad de integración que es posible lograr mediante la utilización del transistor MOS, desde su
descubrimiento hace ya algunos años atrás se hizo muy extendido el diseño de los circuitos integrados analógicos en base a este
componente activo, superando en tal sentido en lo que a grado de utilización se refiere, al transistor bipolar . En el tercer Capítulo
de este trabajo, y luego de una revisión de su principio de funcionamiento, se han estudiado a los circuitos amplificadores básicos
en base a MOS, asimismo en los últimos párrafos del Capítulo IV se analizó el amplificador diferencial basado en JFETs.
Dado que un amplificador diferencial a base de MOSFETs y con carga resistiva no difiere en su comportamiento
respecto de lo ya conocido, no será objeto de estudio en esta oportunidad, en donde se pretende en cambio analizar las posibles
cargas activas y circuitos de polarización a base de este componente activo, que en conjunto con el par diferencial MOS son los
tres elementos de construcción más importantes en los circuitos integrados lineales con MOS.
V.3.4.1.- Estudio de la Linealidad de amplificador diferencial MOS en modo de vaciamiento:
No obstante lo anticipado resulta sin embargo muy conveniente complementar los conocimientos adquiridos
analizando el rango dinámico de funcionamiento lineal que se puede esperar en un par diferencial MOS. A tal efecto
reconsideremos el circuito de la figura IV.35, si en él los transistores fueran NMOS de canal permanente (operando en modo de
vaciamiento), en su comportamiento para la señal diferencial se tendría que:
vg1 - vGS1 + vGS2 - vg2 = 0
recordando que por definición de señal diferencial: vg1 - vg2 = vd
en tanto que de la física del MOSFET para canal bloqueado en un punto:

iD
vGS = VP . [ 1 - ( -------- )1/2 ]
IDSS
en donde vGS e iD son los llamados valores totales de tensiones y corrientes en los terminales del MOSFET. Así incorporando estas definiciones
puede describirse a la señal diferencial como:
iD1 iD2
vd = VP . [ - ( -------- )1/2 + (--------)1/2]
IDSS IDSS
Como la fuente de polarización (T3 ) siempre debe proveer la suma de las corrientes de ambas ramas del diferencial se
podrá expresar que:
iD1 = IDQ3 - iD2 e iD2 = IDQ3 - iD1
por lo que reemplazando alternativamente en la ecuación anterior se podrá expresar a la tensión diferencial
normalizada (vd /Vp) como una función de la corriente normalizada (iD /IDQ3) en cada una de las dos ramas, es
decir:
vd
------ = - (IDQ3 - iD2 ) / IDSS + (iD2 / IDSS )
Vp
vd
------ = + (IDQ3 - iD1 ) / IDSS - (iD1 / IDSS )
Vp
Entonces, para analizar estos resultados definiremos a dichas variables normalizadas como X = vd / Vp , Y1 = iD1 / IDSS e
Y2 = iD2 / IDSS y pondremos a partir de estas últimas ecuaciones, a las corrientes Y como función de la tensión diferencial X en
forma similar a lo ya hecho para el caso de bipolares. Ello nos lleva finalmente a representar gráficamente a las siguientes dos
ecuaciones:
Y1 = 0,5 . (1 + X . [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
Y2 = 0,5 . (1 - X . [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
164
Cosa que llevamos a cabo en el gráfico de la Figura V.17.1, tomando como parámetro a la relación (IDSS/IDQ3):
Figura V.17.1
Cabe observar aquí que las zonas lineales para cada valor del parámetro (IDSS/IDQ3) se pueden identificar en:
X < 0,3 para (IDSS/IDQ3) = 1
Así, en el peor caso, cuando solo se aprovecha el MOSFET con una corriente del 10 % de su valor IDSS y por
consecuencia se opera con muy baja transconductancia, se puede conseguir un régimen de trabajo lineal para una excitación de
modo diferencial que puede alcanzar el valor de: vd < 0,1 . Vp y como las tensiones de bloqueo de canal pueden tomar valores
típicos comprendidos entre 1 y 5 Volt, estas excitaciones máximas podrán llegar hasta unos 100 a 500 mV, que se constituye en
un rango mucho más amplio que aquel que corresponde en las configuraciones bipolares con emisores directamente unidos,
aunque con mucho menor ganancia.
V.3.4.2.- Amplificador Diferencial NMOS de refuerzo:
Su nombre tiene origen en que para su construcción se emplean solo transistores MOS de Canal N Inducido y una
configuración típica se presente en la Figura V.17.2. En dicho circuito si bien puede observarse la excitación de modo diferencial,
el análisis del mismo incluirá previamente la polarización y a posteriori su comportamiento también para el modo común.
-Análisis estático:
a) Por resultar idénticos los transistores, ya que se integran todos en un mismo semiconductor base, se desprende que:
Io
IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------- (V.3.1)
2
siendo Io la suministrada por la fuente de corriente de polarización indicada simbólicamente en el circuito. Cabe destacar que ello
es posible de afirmar ya que en esta etapa de análisis ambos generadores dinámicos (Vd/2) se están considerando en corto circuito
y por lo
165
Figura V.17.2
tanto el potencial de los terminales de compuerta de ambos transistores (T1 y T2) coincidirá con el de masa y como veremos más
adelante el circuito de polarización (Io – Ro) será responsable de polarizar a sus terminales de fuente, unidos entre sí con polaridad
negativa y en módulo superior a la tensión de formación de canal (VT). De este modo dado que Io es impuesta por el circuito de
polarización debido a la simetría de ambas ramas diferenciales corresponde aplicar la ecuación (V.3.1.) para determinar las
corrientes de reposo de estos dos transistores.
Por otra parte se observará que las compuertas de T3 y de T4 se encuentran directamente conectadas a la fuente de
alimentación positiva (VDD ) o sea que reciben el potencial más positivo presente en el circuito y por ello seguramente más
positivo que los de sus fuentes y superando nuevamente la tensión de umbral de formación de canal de estos otros dos transistores,
permitiendo así cerrar a las corrientes de drenaje de los transistores T1 y T2 que ahora se transformarán en IDQ3 e IDQ4 .
Para este tipo de MOSFETs de compuerta aislada, hemos visto en el Capítulo III que:
ID = B . (VGS - VT )2 para un canal bloqueado en un punto es decir {VDS >[ (VGS - VT ) > 0]}
de modo que para nuestros cuatro transistores se tendrá:

IDQ
VGSQ = -------- + VT (V.3.2)
B
En T3 y T4 el corto circuito entre sus terminales de compuerta y drenaje asegura el cumplimiento de la condición de
canal bloqueado en un punto. Mientras que para comprobar el cumplimiento de dicha condición en T1 y T2 debemos considerar
la ecuación de la malla formada por VDD , drenaje de T3 y/o T4 , VDS3 - VDS4, terminales de fuente de estos transistores que se
encuentran directamente unidos a los de drenaje de T1 y de T2 respectivamente, VDS1 - VDS2, terminales de fuente de estos
transistores, -VGS1 - -VGS2, terminales de compuerta de estos transistores y finalmente masa. En dichas mallas se puede plantear:
VDD - VDS3-4 - VDS1-2 + VGS1-2 = 0 de donde VDS1-2 = VDD - VDS3-4 + VGS1-2 pero VDS3-4 = VGS3-4
por lo que finalmente VDS1-2 = VDD - VGS3-4 + VGS1-2 = VDD
resumiendo:
VDS3-4 = VGS3-4 (V.3.3) y VDS1-2 = VDD (V.3.4)
por lo que para lograr dicha polarización habrá que cumplir la condición VDD > (VGS - VT ).
De esta manera quedan determinadas las polarizaciones de todos los transistores, resultando compatibles con un
funcionamiento activo y lineal.
166
-Análisis dinámico de modo diferencial:
En primer lugar se hace necesario analizar la carga dinámica de los transistores T1 y T2 . Para ello consideramos a
T3 y T4 que se encuentran operando con un cortocircuito entre sus terminales de compuerta (g) y drenaje (d) y con su fuente (s)
directamente conectada a los drenajes de los anteriores. El circuito de análisis se muestra en la figura V.17.3 y su correspondiente
circuito equivalente dinámico en la figura V.17.4
Figura V.17.3 Figura V.17.4
En este último la intención es determinar la resistencia de entrada que presentan T3 y T4 entre compuerta (g) y
fuente (s) de modo que incluimos un generador de prueba Vx, tratando de determinar el cociente entre dicha tensión y la corriente
Ix que entregaría ese generador:
Vx Vx Ix 1
Ix = -------- - gm vgs = -------- + gm Vx por lo tanto -------- = -------- + gm
rds rds Vx rds
en consecuencia la resistencia de entrada buscada es:
Vx 1 1 1
--------- = rds // ------ y como rds >> ------ entonces finalmente Rd1-2 = ------
Ix gm gm gm
En el Capitulo IV hemos analizado una etapa diferencial con FET y el resultado fue que para una carga de forma
diferencial la ganancia estaba dada por la ecuación (IV.53), mientras que en este caso, dado que se esta cargando a la etapa en
forma asimétrica el resultado sería:
1 1 1
AVd = ------ . gm . Rd por lo que en nuestro caso AVd = ------ . gm . Rd1-2 o sea AVd = ------ (V.3.5)
2 2 2
realmente baja como se puede constatar.
-Análisis dinámico para el modo común:
Teniendo en cuenta que para este modo de excitación, los transistores T1 y T2 operan en una configuración de fuente
común con una Ro de fuente sin desacoplar y tal como se viera en el Capítulo IV, ecuación (IV.54):
gm . Rd1-2 1 1
AVc = ---------------------- con lo que reemplazando el mismo Rd1-2 = ------ se tiene AVc = ----------------------- (V.3.6)
167
1 + gm . 2 . Ro gm 1 + gm . 2 . Ro
La observación de los resultados precedentes permite afirmar que si bien se cuenta con un mayor rango de linealidad
esta etapa de entrada tipo NMOS presenta una ganancia de modo diferencial muy baja debido a la configuración (carga
asimétrica) y debido a que la resistencia equivalente de carga es muy baja: el amplificador diferencial NMOS no permite asegurar
ganancias adecuadas. Se recurre entonces al amplificador diferencial CMOS o también llamado MOS Complementario que se
estudiará en los párrafos siguientes.
Previo a ello vale la pena señalar una posible solución para llevar a la práctica el circuito de polarización que en la
figura V.17.2 se representó en forma esquemática. En la figura V.17.5 dicha solución se lleva a cabo en base a la misma
tecnología NMOS:
Rama de referencia
Figura V.17.5
Aquí los transistores de la rama de referencia son también idénticos y por tener la compuerta cortocircuitada con el
drenaje se cumple en ellos que:
VDD + VSS
VGS = VDS y por ser los tres iguales VGS = ------------------
3
ya que a igual corriente de polarización deben repartirse en igual proporción el total de la tensión de alimentación.
VDD + VSS
Luego dado que el par T5 y T8 comparten esa misma tensión de polarización resulta: VGS5 = ----------------- (V.3.7)
3
entonces la antes mencionada corriente de polarización resulta: VDD + VSS

IDQ5 = B . ( ------------------ - VT)2 (V.3.8)
3
con lo que las corrientes de reposo en ambas ramas diferenciales resultan como se anticipara en (V.3.1):
IDQ5
IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------- (V.3.1´)
2
V.3.4.3.- Amplificador Diferencial CMOS:
168
En la figura V.17.6 se presenta la configuración correspondiente a un amplificador diferencial CMOS que emplea
transistores NMOS y PMOS de refuerzo en donde con el objetivo de presentar una resistencia de carga superior se están
empleando a los PMOS en una configuración espejo como carga activa del par diferencial realizado con NMOS y en donde la
tensión de polarización en el terminal de salida lo ajusta la etapa amplificadora subsiguiente por las mismas razones y de la misma
forma como ya viéramos para el caso de bipolares.
Figura V.17.6
Dada la identidad de los transistores y por las mismas razones que hemos considerado ya:
Io
IDQ1 = IDQ2 = ------- (V.3.9)
2
Con respecto a los transistores T3 y T4 las corrientes deberán ser iguales a las de sus pares NMOS no obstante en
rigor y considerando las corrientes salientes como negativas se tiene:
- Io
IDQ3 = IDQ4 = ------- (V.3.10)
2
Para los transistores PMOS, dado que en ellos tanto VGS como VT resultan negativos y con la finalidad de
independizarnos de tales signos es posible aplicar la siguiente expresión:
ID = B . ( VGS - VT )2 (V.3.11)
recordando que la condición para su operación en la zona activa:

VDS > VGS - VT
Retornando al circuito, de la ecuación (V.3.11) para la corriente de la (V.3.10) ya conocida, es posible determinar la VGS ,
Luego:
VGS3 = VGS4 = -VT
y como el terminal de compuerta se encuentra directamente unido con el correspondiente al drenaje
VDS3 = VGS3 y en consecuencia VDS1 = VDD + VDS3 + VGS1
pues el terminal de fuente del transistor T1 queda a - VGS1 y en donde obviamente esta depende de la corriente ID1 según:
B
VGS1 = -------- + VT
169
ID1
La determinación de VDS2 y VDS4 no es simple y depende mucho de la característica de los dispositivos y de la

corriente que toma la carga. Si los transistores fueran idénticos (obviando la cuestión de signos en sus parámetros) se puede
afirmar que:
VDS1 = VDS12 = VDD + VDS3 + VGS1
VDS4 = VDS3 = VGS3
No obstante la situación planteada es muy particular, la forma práctica más aconsejable para determinar los
potenciales es haciendo uso de programas de simulación, tal como el PSpice. Otra alternativa es asegurar la corriente de la etapa
siguiente haciendo uso de algún esquema apropiado de polarización, de modo de no requerir la tensión antes citada para el análisis
y permitir que ésta quede fijada por las necesidades de la etapa siguiente. Debe quedar claro que el potencial bajo análisis es muy
sensible a la carga y a las condiciones impuestas por la misma.
Análisis dinámico de modo diferencial:
V.17.7 V.17.8
Para el análisis dinámico de modo diferencial y tal como hemos venido haciendo en los estudios de etapas de entrada
determinamos la corriente de salida con la carga en corto circuito, resultado de aplicar el teorema de Norton en dicho terminal de
salida, analizando las corrientes de modo diferencial que en el circuito se establecen. El transistor T3 modifica su vgs
(componente dinámica) de modo que circule a través de su canal la idd con el sentido indicado en la figura V.17.7 pero como
vgs3 = vgs4 por conexionado, al transistor T4 no le queda otra posibilidad de que la corriente de su canal sea idéntica a la de T3 ,
es decir idd tal como la indicada en dicha figura, con el mismo sentido que en el transistor T3 . Los transistores conectados como
esta indicado conforman entonces un espejo de corriente con tecnología MOS.
Entonces la corriente y la resistencia de Norton pueden obtenerse con ayuda de la figura V.17.8.a, en donde:
IN = 2 . idd - RN = rds2 // rds4 = rds / 2
Luego si existe una carga RL para el circuito equivalente Norton indicado en la figura V.17.8.b puede definirse:
Rd = RN // RL y la tensión diferencial a la salida será Vod = 2 . idd . Rd (V.3.12)
vd
Pero idd = gm . vgsd y como vgsd = --------
2
dado que la unión de los terminales de fuente de los transistores T1 y T2 queda a tierra virtual. La ecuación (V.3.12) resulta:
vd
170
Vod = 2 . gm . ------- . Rd = gm . vd . Rd y la ganancia de tensión diferencial AVd = gm . Rd
2
Se concluye entonces que también aquí la carga activa vuelve a duplicar la ganancia del amplificador diferencial, cosa
que no ocurría en un NMOS, dado que no existen espejos de corriente, pues dinámicamente nada obliga a que los transistores de
carga tengan igual vGS debiendo resaltarse nuevamente que la ganancia obtenida por una de estas etapas es importante siempre y
cuando la carga RL sea también alta. Si dicha RL >> (rds / 2) entonces para tecnologías modernas es posible conseguir
ganancias de entre 20 y 100 veces.
Análisis dinámico de modo común:
Las configuración descripta en la figura V.17.6 en base a la tecnología CMOS y haciendo uso del sistema de carga
activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con transistores
bipolares si todo el circuito es simétrico anulan la corriente de modo común en la carga arrojando como resultado un rechazo
prácticamente infinito. También como en ese caso en la realidad las relaciones de rechazo de modo común que se obtienen son
valores finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de entrada.
Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnología bipolar y arrojan
como resultado la aparición de tensiones residuales en la salida del Op.Amp. de magnitud similar y serán estudiadas en el Capítulo
8 del presente trabajo.
Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por
naturaleza, se registra una tensión residual de entrada incluso si todos estos componentes semiconductores están perfectamente
igualados. Se trata en este caso de una tensión residual de característica sistemática y la única forma en que puede reducirse al
mínimo es mediante un diseño adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnología bipolar debido a que
en ella es posible conseguir un alto valor de ganancia por etapa.
V.3.5.- Amplificadores Operacionales de CMOS:
La mayor parte de los Op.Amp. de CMOS están diseñados para utilizarse como parte de un circuito integrado de muy
alta densidad de integración (VLSI – muy alta escala de integración). En este entorno restringido de uso, a diferencia del
Op.Amp. tipo 741 por ejemplo (diseñado para propósitos múltiples), las especificaciones del dispositivo se pueden relajar siendo
menos estrictas, a cambio de un circuito más sencillo y que como contrapartida ocupe un área de silicio mucho más pequeña.
Tal es así que la mayor parte de los Op.Amp. de CMOS no tienen etapa de salida de gran señal, pero si en un chip de VLSI, fuese
necesario que mediante este amplificador se exciten cargas fuera del chip, estos pocos Op.Amp. suelen estar equipados con una
etapa de salida del tipo clásico.
En la figura V.17.9 se presenta una arquitectura de Op.Amp. CMOS conocida como configuración de dos etapas. El
circuito se alimenta con dos fuentes de alimentación simétricas que normalmente proveen tensiones comprendidas entre 2,5 y 5 V.
En el esquema el generador de corriente de referencia IREF puede ser externo al C.I. o bien puede ser resuelto en el mismo chip
por la solución presentada ya en la figura V.17.5. Así la fuente espejo conformada por los transistores T8 y T5 alimenta al par
diferencial T1 y T2 con la pertinente corriente de polarización. De acuerdo con la expresión (V.38) se diseña la constante B de
T5 a los efectos de obtener el valor adecuado para la etapa de entrada. Dicho par diferencial de entrada se carga con la fuente
espejo fomada por T3 y T4 de esta forma la etapa de entrada es idéntica a la estudiada precedentemente.
La segunda etapa esta constituida por el transistor T6 en una configuración de fuente común, cargado mediante la
técnica de carga activa por medio del transistor T7 en una configuración fuente común. Como veremos oportunamente y tal
como ocurre en el 741, el circuito R – Cc tiene como objetivo llevar a la práctica la compensación necesaria para evitar las
oscilaciones. La ganancia diferencial de la primera etapa se vio ya que resulta ser
AVd1 = - gm1 . (rds2 // rds4 )
171
Figura V.17.9
mientras que en la segunda etapa, el fuente común con la carga activa presentan una ganancia:
AV2 = - gm6 . (rds6 // rds7 )
con lo que la ganancia a lazo abierto, en C.C. y muy bajas frecuencias y con la salida a circuito abierto resulta:
A = AVd1 . Av2
pudiéndose conseguir valores típicos comprendidos entre unas 3000 y 5000 veces.
172
En otros C.I. y para obtener ganancias más elevadas se puede utilizar como carga activa una fuente de corriente en
base a la fuente Wilson o bien cascodo y una configuración diferencial también en base al cascodo, todo ello realizado en
tecnología MOS, tal como se observa en el circuito de la figura V.17.10. En dicho circuito los transistores T1C y T2C son los
transistores cascodo para el amplificador diferencial formado por los transistores T1 y T2 y operan en la configuración
compuerta común (tierra virtual en sus terminales de compuerta unidos entre sí) y por ello elevan la resistencia de salida del
transistor T2 ya que de acuerdo a la ecuación III.36:
Ro2C = rds2C + ( µ2C+ 1) rds2 que prácticamente se puede resumir como Ro2C = (gm2C . rds2C ) . rds2
Por otra parte los transistores T3 , T4 y T3C , T4C conforman un espejo doble de corriente en una
configuración tipo Wilson si la observamos desde el terminal de salida de esta etapa, todo ello operando como carga activa de la
configuración diferencial recién analizada y por consecuencia logra duplicar la corriente diferencial en dicho punto de conexión
de la carga, tal como ocurría en la figura V.17.7. La diferencia es que ahora la resistencia de salida de esta configuración Wilson
(recordando la alta resistencia de entrada en la compuerta de T4 ) resulta ser también:
y la resistencia de salida de la etapa quedará como Ro = Ro2C // Ro4C pudiendo llegar a ser dos ordenes de magnitud superior
(100 veces superior ) a la del circuito de la figura V.17.7 (rds /2), con la consecuente mejora en la ganancia diferencial de esta
etapa.
Las configuraciones descriptas en las figuras V.17.6, V.17.9 y V17.10 en base a la tecnología CMOS y haciendo uso
del sistema de carga activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los
circuitos con transistores bipolares, si todo el circuito es simétrico anulan la corriente de modo común en la carga arrojando como
resultado un rechazo prácticamente infinito. También como en ese caso en la realidad las relaciones de rechazo de modo común
que se obtienen son valores finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de
entrada.
Parámetros Residuales:
Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnología bipolar y arrojan
como resultado la aparición de tensiones residuales en la salida del Op.Amp. de magnitud similar y serán estudiadas en el Capítulo
8 del presente trabajo.
Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por
naturaleza, se registra una tensión residual de entrada incluso si todos estos componentes semiconductores están perfectamente
igualados. Se trata en este caso de una tensión residual de característica sistemática y la única forma en que puede reducirse al
mínimo es mediante un diseño adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnología bipolar debido a que
en ella es posible conseguir un alto valor de ganancia por etapa.
Para comprender como se pude presentar una tensión residual de características sistemática retornemos al circuito de
la figura V.17.9 con los dos terminales de entrada cortocircuitados y conectados a masa (sin señal). Si la etapa diferencial de
entrada incluida su carga activa esta perfectamente balanceada entonces la tensión que aparece en el terminal de drenaje de T4
será igual a la de drenaje del transistor T3 que es (-Vss + VGS4 ) y como con este mismo potencial se encuentra alimentada la
compuerta de T6 , la corriente por el canal de este T6 estará relacionada con la del canal de T4 que es igual a I según:
B6
ID6 = ------- . I
B4
Para que no aparezca tensión residual a la salida esta corriente debe ser exactamente igual a la corriente suministrada
por T7 en tanto que esta última, se encuentra relacionada con la corriente 2.I del transistor T5 que alimenta al amplificador
diferencial según:
B7
ID6 = ------- . 2.I
B5
quiere decir entonces que para que ambas corrientes de los transistores T6 y T7 sean idénticas debe satisfacerse que:
B6 B7
------- = 2 . -------
173
B4 B5
y se esta condición no se satisface, aparece la nombrada tensión residual de característica sistemática.
Entre otras las técnicas de diseño cuidadoso antes referidas sugieren disponer la menor cantidad de transistores
apilados entre las tensiones +VDD y -VSS que deban respetar la condición precedentemente señalada.
V.3.5.- El Amplificador Operacional de CMOS de cascodo doblado:
Si en el circuito de la figura V.17.10 cada uno de los seis transistores ubicados debajo de T1 y T2 se sustituyen por
sus complementarios y al grupo de los seis se los desconecta de –VSS se “doblan” (los cables) y se los conecta al +VDD se
obtiene el circuito que se muestra en la figura V.17.11 en donde puede apreciarse que además del doblado se ha agregado otra
fuente de corriente, la conformada por los transistores T6 y T7 . El circuito resultante es llamado cascodo doblado y opera en
forma semejante al circuito cascodo de la figura V.17.10 .
La diferencia es que ahora se conectan solo tres transistores apilados entre ambas fuentes e lugar de los cinco que se
pueden observar en el cascodo convencional, arrojando ello una ventaja en términos de residuo sistemático y rechazo del modo
común.
Soluciones como esta pueden observarse en los diagramas esquemáticos suministrados por el fabricante de los
amplificadores operacionales CMOS tipo OPA705 , OPA2705 u OPA4705 (Texas Instruments – Burr Brown), tal como el que
se agrega en la figura V.17.12 a continuación:
Figura V.17.12
V.4.- CONFIGURACION D’ARLINGTON:
Se trata nuevamente de un arreglo o conexión directa de transistores, tal que en su conjunto el dispositivo se
puede considerar como otro subcircuito, ya que posee características bien definidas y particulares. El diagrama de
conexionado básico para el caso de dos transistores unidos en D’Arlington se ha representado en la figura V.18. En
él se puede apreciar la utilización del acoplamiento de C.C. o directo entre el emisor de T1 con la base de T2 y la
unión directa de sus colectores.
Teoricamente al menos, se pueden conectar “n” transistores de esta forma, aunque en la práctica y salvo
alguna rara excepción (fuentes reguladas), en los circuitos amplificadores lineales nunca se utilizan mas de dos
transistores en dicho conexionado, en cuyo caso se suele hablar del “par D’Arlington”. La limitación de orden
174
práctico se deriva del hecho de que al estar unido el emisor de T1 con la base de T2, la corriente de saturación inversa
del primer transistor (ICBo1 ) es amplificada (hFE2 veces) por el segundo transistor, en el cual en consecuencia
adquiere un valor semejante a la de los transistores de germanio, con sus consabidas limitaciones térmicas.
Al circuito resultante del conexionado precedentemente aludido se lo puede considerar como un nuevo
transistor equivalente con sus correspondientes tres terminales: Base de T1 , unión de los colectores de T1 y T2 y
emisor de T2, tal que el mismo como veremos seguidamente, presenta una ganancia de corriente igual al producto de
las ganancias de corriente de cada transistor y si las mismas son iguales resulta hfe2 .
En la misma figura V.18. se han marcado los sentidos de referencia de las corrientes y tensiones estáticas
que se definirían en el estudio de un circuito de polarización del par D’Arlington y en consecuencia puede deducirse
que:
ICQ2
IE1 = IC1 = IB2 y como IC2 = hFE2 . IB2 se tiene que: ICQ1 = --------- (V.15.)
hFE2
es decir que la corriente de polarización de T1 es muy inferior a la de T2 siendo esta la limitación para que ambos
transistores (en el caso que sean iguales) presenten la misma ganancia (hfe1 = hfe2 ).
Asimismo, considerando la segunda Ley de Kirchoff se puede plantear: VCEQ2 - VCEQ1 - VBEu2 = 0
por lo que despejando: VCEQ1 = VCEQ2 - 0,6 V (V.16.)
V.4.1.- Aplicación de la Configuración D’Arlington - Ejemplo 1- D’Arlington Seguidor:
En esta aplicación, se desea verificar el comportamiento del circuito amplificador representado en la figura
V.19. En primer lugar realizaremos el estudio de las condiciones de funcionamiento estático. Para tal fin llevamos a
cabo el circuito equivalente estático indicado en la figura V.20. , en donde:
R1 . R2 500 . 500 . 103

R3T = ------------- = ------------------------ = 250 KOhm
R1 + R2 500 + 500
R2 500
175
V3T = VCC . ------------- = 12 . --------------------- = 6 V

R1 + R2 500 + 500
Planteando la ecuación de las tensiones correspondiente a la malla de entrada de dicho circuitro se obtiene:
V3T - IB3 . ( R3T + R3 ) - VBE3 - VBE4 - IE4 . RE = 0
y a partir de ella con el procedimiento que es de práctica se llega a establecer:
V3T - 2 . VBEu3-4
ICQ4 = ----------------------------- en donde hFED = hFE3 . hFE4
R3T + R3
RE + ---------------
hFED
Como ganancia estática de corrientes del par D’Arlington es posible esperar un valor típico cercano a 104 ,
así, dado que R3T + R3 = 250 . 103 + 120 . 103 = 370 KOhm, el término:
R3T + R3 RE
--------------- = 37 Ohm resulta muy inferior a -------- = 470 Ohm
hFED 10
por lo que como una primera aproximación determinamos:
V3T - 2 . VBEu3-4 ( 6 - 1,2 ) V

ICQ4 = -------------------------- = ----------------------- = 1 mA
RE 4,7 . 103
Recurriendo ahora a la hoja de datos del circuito integrado CA3018 se obtiene que para un IC = 1 mA,
hFED = 7000 por lo que recalculando ICQ4 se obtiene:
( 6 - 1,2 ) V 4,8 V
ICQ4 = -------------------------- = ----------------- = 1 mA
4,7 . 103 + 53 4753 Ohm
estabilizada ya que se comprueba que no depende en medida apreciable de los valores de hFED .
Por otra parte, de la malla de salida del circuito de la figura V.20.:
VCEQ4 = VCC - ICQ4 . RE = 12 - 4,8 = 7,2 V.
con lo que quedan determinadas las condiciones de reposo de T4 .
Volviendo a la malla de entrada del mismo circuito equivalente estático, y tal como se establece en la
ecuación (V.15.):
ICQ4 1 mA
IB4 = --------- = IEQ3 = ICQ3 por lo que ICQ3 = ---------- = 10 µA
hFE4 100
en tanto que por medio de la ecuación (V.16.) determinamos:
VCEQ3 = VCEQ4 - 0,6 V = 7,2 - 0,6 = 6,6 V
176
Atento a que pasaremos a verificar a continuación, el comportamiento dinámico del circuiuto, volvemos a
las hojas de datos del circuito integrado tipo CA3018 a fin de recabar los parámetros dinámicos tanto para T3 como
para T4 . Al respecto el fabricante especifica para una IC = 1 mA , VCE = 3 V , F = 1 KHz y T = 25ºC
hie = 3,5 KOhm - hfe = 100 - hoe = 15,6 . 10-6 A/V
que por lo tanto se los debemos atribuir al transistor T4, mientras que para T3, dada su ICQ3 = 10 µA
hie = 18 . 3,5 = 63 KOhm - hfe = 0,12 . 100 = 12 - hoe = 0,23 . 15,6 . 10-6 = 3,59 µA/V
En lo que hace al comportamiento dinámico haremos una serie de verificaciones con fines comparativos:

RE . RL 4,7 . 10 . 103
En este circuito la resistencia de carga dinámica resultaría: Rd = ------------- = ----------------- = 3,2 KOhm
RE + RL 4,7 + 10
que en este caso no es afectada por la resistencia equivalente R3T que, tal como se observa en el circuito equivalente
dinámico de la figura V.21., con C3 en corto circuito queda en paralelo con la carga, es decir:
Rd . R3T
R’d = -------------- = Rd = 3,2 KOhm
Rd + R3T
luego la excursión hacia el corte es:
Vomax = ICQ4 . R’d = 1 . 10-3 . 3,2 . 103 = 3,2 V
y hacia el lado de saturación:
Vomax = VCEQ4 . VCE(sat) = 7,2 - 1 = 6,2 V
por lo que la excursión simétrica máxima se encuentra limitada por el corte y resulta ser Vomax = 3,2 V
b) Resistencia de entrada de T4 :
Ri4 = hie4 + hfe4 . R’d = 3,5 . 103 + 100 . 3,2 . 103 = 323,5 KOhm
177
c) Resistencia de carga dinámica de T3 :

1 1
Como la resistencia de salida de T3 es: ro3 = --------- = --------------- = 279 KOhm
hoe3 3,59 . 10-6
al resultar comparable a la carga (Ri4 ), la resistencia de carga dinámica de T3 resulta ser:
Ri4 . ro3 323,5 . 279 . 103

Rd3 = -------------- = ---------------------- = 149,8 KOhm
Ri4 + ro3 323,5 + 279
d) en consecuencia la resistencia de entrada del D’Arlington seguidor cargado resultará:
Ri3 = hie3 + hfe3 . Rd3 = 63 . 103 + 12 . 149,8 . 103 = 1,86 MOhm
valor que no es afectado por la presencia del resistor de polarización R3 dado que su efecto reflejado sobre la entrada
arroja un nivel muy superior.
e) Resistencia de salida:
Para este caso del D’Arlington seguidor la resistencia de salida resulta:
Rs hie3 hie4 50 . 103 63. 103 3,5 . 103

Ro4 = ------------ + ------------- + --------- = -------------- + -------------- + ------------ = 130 Ohm
hfe3 . hfe4 hfe3 . hfe4 hfe4 12 . 100 12 . 100 100
f) Ganancia de Tensión:
En función de la elevada resistencia de entrada determinada en el punto d), desde el punto de vista de la
relación de división en la entrada, la tensión en base de T3 es practicamente la tensión en el emisor de T4 para
cualquier generador de excitación que no sobrepase los 190 KOhm de resistencia interna, de este modo Vi = Vs .
Luego, desde el punto de vista de la salida, dada la característica seguidora del BOOT STRAP, se tendrá:
Vo Vo Vi R’d 3,2
AVs = -------- = ------- . ------- = -------------- . 1 = ---------------- = 0,96
Vs Vi Vs R’d + Ro4 3,2 + 0,13
V.4.2.- Aplicación del D’Arlington - Ejemplo 2- D’Arlington Seguidor con Carga Activa:
Aprovechando el principio de funcionamiento de Carga Activa, atento a que el circuito integrado que se
utiliza en el ejemplo de aplicación precedente dispone, además del par internamente conectado en D’Arlington, tres
transistores más, recurrimos a los mismos con el objetivo de llevar a cabo el circuito indicado en la figura V.22. de
modo de reemplazar al resistor de emisor RE mediante una fuente de corriente tipo espejo.
Como veremos luego, dicha fuente de corriente no solo reemplaza al componente de polarización RE sino
que con la sola condición de que el circuito de excitación sea capaz de proporcionar la corriente de base de T3
también se puede economizar el circuito ya que no resulta necesario incorporar los componentes de polarización de
base de dicho transistor.
Para encarar el proyecto de un circuito reemplazante de superiores prestaciones, supongamos tener que
utilizar una fuente de alimentación simétrica respecto de tierra cuyo valor de tensión es de VCC = VEE = 6 V.
Recordemos que el nivel de excursión de la anterior configuración era de Vomax = 3,2 V y por lo tanto es el que
debe satisfacer la nueva configuración como mínimo. Ahora, admitiendo que la resistencia de salida de T2, vale decir
ro2 que se desempeña como carga activa sea muy superior a la resistencia de carga RL = 10 KOhm , la resistencia
de carga dinámica de T4 será unicamente RL = 10 KOhm .
178
En consecuencia para cumplimentar la excursión mínima hacia el corte se requerirá:
Vomax 3,2 V
ICQ4 > --------- = ---------- = 0,32 mA
RL 104
Para una mayor seguridad y previéndo que no pueda lograrse una ro2 >> RL debemos adoptar una corriente
de reposo ICQ4 superior. En ese sentido adoptamos ICQ4 = 0,5 mA y debido a que el emisor de T4 se encuentra
directamente unido al colector de T2, en este último se tendrá la misma corriente y será el encargado de gobernar la
polarización del D’Arlington.
Como T1 y T2 al estar integrados en la misma pastilla son idénticos y comparten la misma malla de entrada,
es decir son espejo a través de su tensión de polarización VBE sus corrientes de polarización son iguales, es decir ICQ2
= ICQ1 = 0,5 mA , por lo que:
VCC + VEE - 0,6 V 12 - 0,6

R1 = ------------------------ = -------------- = 22,8 KOhm adoptando un valor comercial R1 = 22 KOhm
ICQ1 0,5 . 10-3
por lo que verificamos que: VCC + VEE - 0,6 V 12 - 0,6

ICQ2 = ICQ1 = ------------------------ = ---------------- = 0,54 mA
R1 22 . 103
Para este nuevo nivel de corriente los parámetros de los transistores resultan:
hie = 1,8 . 3,5 = 6,3 KOhm - hfe = 1 . 100 = 100 - hoe = 0,6 . 15,6 . 10-6 = 9,36 µA/V
A continuación pasamos a verificar el comportamiento dinámico del nuevo circuito, en base a los mismos
parámetros estudiados en el ejemplo anterior:

1 1
hoe2 9,36 . 10-6
la resistencia de carga dinámica de T4 resultará:
RL . ro2 10 . 107 . 103

Rd4 = -------------- = ---------------------- = 9,15 KOhm
RL + ro2 10 + 107
y la excursión hacia el corte será ahora:

Vomax = ICQ4 . Rd4 = 0,54 . 10-3 . 9,15 . 103 = 4,94 V
Suponiendo que el circuito de carga así lo imponga, o bien por simetría de T2 y T4 la tensión de la fuente de
alimentación se repartirá en partes iguales como:
VCC + VEE
VCEQ4 = VCEQ2 = ---------------- = 6 V
2
179
y como la tensión de saturación de estos transistores se ubica alrededor de 200 á 300 mV la excursión máxima hacia
saturación alcanzará también el valor
Vomax = 5,7 V
por lo que la excursión simétrica máxima se hallará limitada por el corte en el valor de Vomax = 4,94 V
b) Resistencia de entrada de T4 :
Ri4 = hie4 + hfe4 . Rd4 = 6,3 . 103 + 100 . 9,15 . 103 = 921,3 KOhm
c) Resistencia de carga dinámica de T3 :

1 1
hoe3 3,59 . 10-6
no cambia apreciablemente a pesar que la corriente de reposo es ahora inferior al caso precedente y al resultar inferior
a Ri4 , ahora condiciona más todavía a la resistencia de carga dinámica de T3 , por lo que ésta resulta ser:
Ri4 . ro3 921,3 . 279 . 103

Rd3 = -------------- = ---------------------- = 214,1 KOhm
Ri4 + ro3 921,3 + 279
d) en consecuencia la resistencia de entrada del D’Arlington seguidor cargado resultará:
Ri3 = hie3 + hfe3 . Rd3 = 63 . 103 + 12 . 214,1 . 103 = 2,63 MOhm

e) Resistencia de salida:
Para este caso del D’Arlington seguidor la resistencia de salida resulta:
Rs hie3 hie4 50 . 103 63. 103 6,3 . 103

Ro4 = ------------ + ------------- + --------- = -------------- + -------------- + ------------ = 157 Ohm
hfe3 . hfe4 hfe3 . hfe4 hfe4 12 . 100 12 . 100 100
180
f) Ganancia de Tensión:
Nuevamente dada la elevada resistencia de entrada determinada en el punto d), desde el punto de vista de la
relación de división en la entrada, la tensión en base de T3 es prácticamente la tensión en el emisor de T4 para
cualquier generador de excitación que no sobrepase los 260 KOhm de resistencia interna, de este modo Vi = Vs .
Luego, desde el punto de vista de la salida, dada la característica seguidora del circuito, se tendrá:
Vo Vo Vi Rd4 9,15
AVs = -------- = ------- . ------- = -------------- . 1 = ---------------- = 0,986
Vs Vi Vs Rd4 + Ro4 9,15 + 0,13
Pudiéndose notar las mejoras que el sistema de carga activa a incorporado, con una fuente de alimentación
de menor tensión y con igual consumo de la misma (1 mA). A este respecto, si se deseara reducir este consumo
podría modificarse la fuente de corriente a Widlar agregando resistencia en el circuito de emisor de T1 .
V.5.- AMPLIFICADOR CASCODE:
Se trata de otra configuración utilizada en acoplamiento directo de dos transistores. El circuito que
estudiaremos en primer lugar se observa en la figura V.23. en donde se han escogido valores típicos para todos sus
componentes:
T1 = T2 = CA3096 , VCC = 15 V ; R1 = 82 KOhm ; R2 = 56 KOhm ; R3 = 33 KOhm ; RE = 2,2 KOhm ;
RC1 = 1 KOhm ; RC2 = 3,8 KOhm ; RL = 5 KOhm ; Rs = 1 KOhm .
V.5.1.- Comportamiento Estático:
R3 33
VB1T = VCC . -------------------- = 15 . --------------------- = 2,9 V y VE1T = VB1T - VBE1 = 2,9 - 0,7 = 2,2 V
R1 + R2 + R3 82 + 56 + 33
Planteando la ecuación de las tensiones correspondiente a la malla de entrada de T1 y descontando que el

circuito estabiliza la polarización se obtiene:
VB1T - VBE1 2,9 - 0,7
VB1T - VBE1 - ICQ1 . RE = 0 o sea ICQ1 = --------------------- = ---------------- = 1 mA
RE 2,2 . 103
y dada la conexión directa de colector de T1 con emisor de T2 debe ser ICQ1 = ICQ2 = 1 mA
R2 + R3 56 + 33
VB2T = VCC . -------------------- = 15 . --------------------- = 7,8 V y VE2T = VB2T - VBE2 = 7,8 - 0,7 = 7,1 V
R1 + R2 + R3 82 + 56 + 33
VCEQ1 = VE2T - ICQ1 . RC1 - VE1T = 7,1 - 10-3 . 103 - 2,2 = 3,9 V
VCEQ2 = VCC - ICQ1 . RC2 - VE2T = 15 - 10-3 . 3,8 . 103 - 7,1 = 4,1 V
V5.2.- Comportamiento Dinámico:
Desde el punto de vista de la señal, el circuito puede ser interpretado como un acoplamiento directo en
cascada de una etapa emisor común conformada por T1 con una etapa de base común que incorpora a T2. Por tal
motivo el circuito equivalente en este caso se indica en la figura V.24.
181
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional
A partir de dicho circuito surge que la resistencia de entrada corresponde a la de un emisor común, es decir:
Vbe
Ri = ------- (II.14’.) con lo que para esta configuración: Ri = hie (II.31.) cuyo valor es Ri = 10 KOhm
Ib
Además, en esta etapa emisor común del amplificador, considerando que RBT = R2 //R3 = 20,76 KOhm
Vbe 10 . 20,76 . 103

Ii 10 + 20,76
Vbe 6,75 . 1 . 103

Ris = ------- (II.32.), y en este caso: Ris = RiA //Rs = hie // RBT//Rs (II.33.) Ris = -------------------- = 870 Ohm
Is 6,75 + 1
en cambio la resistencia de salida se encuentra dispuesta por la etapa de base común, o sea:
I hoe 1
V hfe + 1 hob
cuyo valor es:
ro = 80 KOhm y Ro = (1/hob ) = 80 . 390 . 103 = 31 MOhm
como vemos muy grande, con lo que:
RoA = Ro//RC2 = RC2 = 3,8 KOhm - Ros = RoA//RL = Rd = 2,16 KOhm
Finalmente la ganancia de corriente o la de tensión resultan:
Io RC2 ro 3,8 80
AI = ------- = hfb . -------------- . ----------------------- . hfe . = 1 . ---------------- . ---------------- . 390 = 166,2
Ib RC2 + RL (RC1 + hib ) + ro 3,8 + 5 1,025 + 80
Io RBT 20,76
Ii RBT + Ri 20,76 + 3,5
Io Rs 1
en tanto que: AIs = ------- (II.38.) AIs = AIA . -------------- (II.39.) AIs = 142,2 . ---------- = 35,5
Is Rs + RiA 1+ 3
182
3,8 . 5 . 103
En este circuito: Rd = RC2 // RL = -------------------- = 2,16 KOhm y dado el valor de (1/hob ) , se verifica que Rd’ = Rd
3,8 + 5
La ganancia de tensión de la etapa amplificadora es:
Vo - Io . RL RL 5
AVA = ------- = -------------- = - AI . -------- = - 166,2 . -------- = -83,1
Vbe Ib . hie hie 10
V.5.3.- La configuración Cascode como etapa de desplazamiento de nivel de C.C.:
En los sistemas amplificadores de acoplamiento directo cuando los mismos se encuentran constituidos por
una cascada de etapas es común que a la par de la señal se amplifiquen también las componentes de C.C. que definen
la polarización de los elementos activos utilizados, y puede darse el caso que dichos niveles de C.C. en algún punto
de la cascada pueden llegar a ser inconvenientes para un funcionamiento lineal.
Para producir una modificación en tales niveles de C.C. se hace preciso incorporar algún sistema apropiado.
En el desarrollo del Capítulo IV, particularmente en la resolución del problema de proyecto de un sistema
amplificador sin acoplamiento capacitivo, tratado en párrafo IV.5.2. se planteó la solución ante el requerimiento de
obtener un punto de conexión de la carga con nivel de C.C. nulo. La solución adoptada allí, ya se anticipaba era un
tanto elemental y como pudo comprobarse, introdujo una serie de cambios en el comportamiento dinámico del
circuito, que fueron denotados como inconvenientes.
Otra alternativa que podría implementarse para desplazar el nivel de C.C. en base a la configuración
Cascode, se presenta en la figura V.25.
Si se requiere que el punto de conexión de la carga R, es decir el colector de T disponga de nivel de C.C.
nulo, se deben considerar las siguientes condiciones de trabajo estático:
R2 56
VB3T = - VEE . ------------- = - 12 . -------------- = - 7,6 V VE3T = VB3T - VBE3 = -7,6 - 0,6 = -8,2 V
R1 + R2 56 + 33
VE3T - (-VEE ) -8,2 + 12

ICQ3 = ------------------- = ---------------- = 1 mA = ICQ2
RE 3,9 . 103
Para que VC3T = 0 V debe hacerse:
VCEQ3 = VC3T - VE3T = 0 + 8,2 V = 8,2 V
VCEQ2 = VCC - ICQ3 . RC3 - VC3T = 12 - 10-3 . 8,2 . 103 - 0 = 3,8 V
y para tal fin:
VE2T = ICQ3 . RC3 = 10-3 . 8,2 . 103 = 8,2 V
183
VB2T = VE2T - VBE2 = 8,2 + 0,6 V = 8,8 V
VCC - VB2T 12 - 8,8 ICQ1

y en consecuencia: ICQ3 = ------------------- = ---------------- = 1 mA e IB1 = --------
RC1 3,3 . 103 hFE1
debiéndose disponer el resistor Rb en el circuito de base de T1 de modo de imponer dicho valor de corriente de base
de T1.
La figura V.26. presenta el circuito equivalente dinámico de esta configuración cascode y del mismo se
puede obtener que si Rb es del orden de (1/hob3 ) en el mismo se cumple que:
hfe2
hfe2 . Ro3 = --------- >> ( hie2 + 8200 . hfe2 )
hob3
con lo que la ganancia de tensión de la etapa resulta:

vL
AV = -------- = 1
vc1
Luego comprobamos que la configuración cascode nos permite desplazar la tensión continua desde
el valor VC1T = 8,8 V a una tensión VC3T = 0 V sin pérdida apreciable de ganancia.
V.6.- ESTUDIO DE LA SEGUNDA ETAPA DEL AMPLIFICADOR OPERACIONAL 741
En la figura V.27. se ilustra el circuito correspondiente a la segunda etapa de este amplificador operacional,
habiéndose agregado asimismo la parte de salida ya que se comporta como carga de esta segunda etapa. Desde el
punto de vista estático y como ya se vio en el estudio de la primera etapa, para la misma tensión de alimentación se
tiene:
184
VCC + VEE - 2 . VBEu 30 - 1,2

ICQ11 = ICQ12 = -------------------------------- = -------------- = 0,739 mA
R5 39 . 103
como se ve ahora, el transistor T12 en conjunto con el transistor T13 forman una nueva fuente de corriente, tipo
espejo, de modo que la corriente de emisor de T13 se ve obligada a seguir a la de T12 por lo que:
IEQ13 = ICQ12 = 0,739 mA
Este transistor T13 es un transistor multicolector, en el cual, la superficie semiconductora del colector se
subdivide en dos partes de modo que las tres cuartas partes se unen al colector denominado “A”, mientras que el área
restante se conecta como colector “B”. Al respecto es de destacar que la corriente total de emisor entonces se
subdivide en dos corrientes de colector, la correspondiente al terminal A ( ICQ13A ) y la correspondiente al terminal
“B” ( ICQ13B ) en forma proporcional al área de semiconductor a la que se encuentre conectado cada terminal de
colector y en consecuencia:
3 1
ICQ13A = ------ . IEQ13 = 554 µA ICQ13B = ------ . IEQ13 = 185 µA
4 4
Considerando despreciable a la corriente de base de T23, por conexión directa de colectores de T13A y T17,
resulta:
ICQ17 = ICQ13A = 554 µA y en consecuencia VR9 = VBEu17 + ICQ17 . R8 = 0,6 + 0,554 .10-3 . 100 = 0,65 V
VR9 0,65 V ICQ17

IR9 = --------- = -------------- = 13 µA mientras que IB17 = ---------- = 2 µA y ICQ16 = IR9 + IB17 = 15 µA
R9 50 . 103 hfe17
En lo que respecta a las tensiones, por una parte la tensión base-tierra de T16 es coincidente con la de la
unión de los colectores de T4 y T6 de la primera etapa, o sea que era el dato que faltaba para completar la
verificación estática de la primera etapa.
-VBT16 = VEE - VR9 - VBEu16 = 15 -0,65 - 0,6 = 13,75 V por lo que despreciando VR2 : VCEQ6 = VR9 + VBEu16 = 1,25 V
con lo que: VCEQ4 = VBT16 + VBEu2 = -13,75 + 0,6 = -13,15 V
Por otro lado, en esta segunda etapa:

VCEQ16 = VCC - (-VEE + VR9 ) = 15 - (-15 + 0,65) = 29,35 V
y aceptando que el potencial absoluto del terminal de salida del amplificador operacional es nulo así como que las
caídas en las pequeños resistores R6 y R7 son despreciables:
VCT17 = - VEBu20 - VEBu23 = -1,2 V y despreciando VR8
VCEQ17 = VCT17 + VEE = -1,2 + 15 = 13,8 V
VCEQ13A = VCT17 - VCC = -1,2 - 15 = - 16,2 V
En relación con el comportamiento dinámico de esta segunda etapa, se desea hallar el circuito equivalente,
en base al parámetro transconductancia que se observa en la figura V.28. y en primer lugar, del mismo verificaremos
la resistencia de entrada Ri2, cuyo valor fue estimado para el estudio de la primera etapa en 5,5 MOhm. Para tal fin
consideramos:
hfe17 240
Ri17 = hi17 + hfe17 . R8 = -------- + hfe17 . R8 = ----------------------- + 240 . 100 = 12,2 . 103 + 24 . 103 = 36,2 KOhm
gm17 40 . 490 . 10-6
185
Ri17 . R9 36,2 . 50 . 103

Rd16 = --------------- = ----------------------- = 21 KOhm
Ri17 + R9 36,2 + 50
y nuevamente:
hfe16 240
Ri2 = Ri16 = hi16 +hfe16 . Rd16 = ------ + hfe16 . Rd16 = ----------------- +240 . 21.103 = 0,4 . 106 +5,04.106 = 5,4 MOhm
gm16 40 . 15 . 10-6
valor este último que se compatibiliza con el estimado para el análisis precedente.
En segundo lugar, el parámetro Gm2 corresponde a una configuración “Re sin puentear” por lo que de
acuerdo con la expresión (V.13.)
1 gm17 40 . 554 . 10-6 22,16 . 10-3

Gm2 = -------------------- = --------------------- = ------------------------------- = ---------------------- = 6,9 mA/V
(1/gm17) + R8 1 + gm17 . R8 1 + 40 . 554 . 10-6 . 102 1 + 2,216
en tanto que la resistencia de salida de dicho modelo se halla constituida por la asociación paralelo de la resistencia
de salida de T13A (emisor común) es decir “ro13A” y la correspondiente de salida de T17 (Re sin puentear), por lo que:
1 1
ro13A = ----------------- = ------------------------------ = 90,2 KOhm
ηP . gm13A 5 . 10-4 . 40 . 554 . 10-6
hfe17 . R8
Ro17 = ro17 . ( 1 + ----------------------- ) con RT = R9 // Ro16
R8 + hie17 + RT
186
y en donde:
Ro1 1 6,5 . 106

R016 = hib16 + ----------- = --------------------- + ---------------- = 1,67 . 103 + 27,08 . 103 = 28,75 KOhm
hfe16 40 . 15 . 10-6 240
R9 . Ro16 50 . 28,75 . 103

RT = ----------------- = ------------------------ = 18,3 KOhm
R9 + Ro16 50 + 28,75
1 1
ro17 = ---------------- = ------------------------------ = 225 KOhm
ηN . gm17 2 . 10-4 . 40 . 554 . 10-6
240 . 102
3
Ro17 = 225 . 10 . [ 1 + -------------------------------- ] = 415 KOhm
(0,1 + 12,2 + 18,3) . 103
finalmente:
ro13A . Ro17 90,2 . 415 . 103
Ro2 = ----------------- = ------------------------ = 74 KOhm
ro13A + Ro17 90,2 + 415
Tal como se puede apreciar en el circuito de la figura V.27., la tercera etapa o etapa de salida de este
amplificador operacional, se halla constituida por el transistor T23 operando en una configuración de seguidor por
emisor, cargada a su vez por una etapa de gran señal del tipo simétrica y de clase B práctica (que se estudia en el
Capítulo XI) y desde el punto de vista dinámico también se configura como colector común de modo tal que es de
esperar que su resistencia de entrada (Ri23 ) sea de valor mucho mayor que el valor de la resistencia de salida de la
segunda etapa recién verificada. En consecuencia la resistencia de carga dinámica de la segunda etapa es unicamente
su propia resistencia de salida Ro2 .
De este modo la ganancia de tensión de esta segunda etapa puede determinarse a partir del circuito
equivalente de la figura V.28., determinando:
Vo2 V’i2 hfe16 . Rd16 5,04

AV2 = ------ . ------- = - Gm2 . Ro2 . ------------------ = - 6,62 . 74 . ------------ = -454 = 53,14 dB
V’i2 Vi2 Ri2 5,44
Considerando que la tercera etapa contribuye con una ganancia seguidora cercana a la unidad, que al
tenerse una cascada de dos etapas la ganancia del conjunto resulta ser el producto (o la suma en dB) de las ganancias
187
de cada etapa en forma individual, la ganancia de tensión del amplificador operacional o Ganancia en Lazo Abierto,
sin considerar la fase ya que cada terminal de entrada tiene definida su característica en tal sentido, resulta ser:
AOL = AVd . AV2 = 570 . 454 = 258.780 (108,2 dB)
que al compararse con los valores típicos especificados por los fabricantes de 200 V/mV ( ó 200.000 ó 106 dB)
arroja una diferencia que podemos atribuir, además de la dispersión y el factor de seguridad en la especificación, a
las estimaciones de los valores de los parámetros semiconductores que hemos adoptado al no disponerse de los
correspondientes a los parámetros híbridos de los transistores que conforman dicho amplificador operacional.
V.7.- CONSIDERACIONES SOBRE LA TERCERA ETAPA DEL AMP. OPER. 741 - PROTECCIONES:
Si bien la etapa final del amplificador operacional 741 se estudia con detalle en el Capítulo X del presente
trabajo, en donde se justifica su topología, realizaremos ahora algunas consideraciones respecto a sus características
de funcionamiento.
En lo que respecta a la parte estática, según lo analizado precedentemente, para la tensión de alimentación
de VCC = VEE = 15 V la corriente en el terminal B de emisor de T13 resultó ser:
ICQ13B = 185 µA
ahora considerando IB19 despreciable, la corriente en el emisor o en el colector del transistor T18 cuya juntura base-
colector se encuentra cortocircuitada, es:
VBEu19 0,6 V
ICQ18 = --------- = ------------- = 15 µA
R10 40 . 103
El transistor T15 normalmente se encuentra cortado. Su función de protección la describiremos más tarde.
Suponiendo nuevamente que la corriente de base de T14 es despreciable:
ICQ19 = ICQ13B - ICQ18 = 185 µA - 15 µA = 170 µA
Planteando la ecuación de malla alrededor de las uniones base-emisor de los transistores T19 , T18 , T14 y
T20 se tiene:
VBEu19 + VBEu18 - VBEu14 - VEBu20 = 0
por lo que expresando las mismas a partir de la ecuación exponencial del diodo y llamando Io a la pequeña corriente
de polarización de los transistores T14 y T20 de salida:
ICQ18 ICQ19 Io Io
VT . ln ------- + VT . ln ------- = VT . ln ------- + VT . ln -------
IS18 IS19 IS14 IS20
simplificando y por propiedad de logaritmos:
ICq18 . ICQ19 Io2 (IS14 . IS20)1/2

1/2
-------------------- = ----------------- por lo que: Io = (ICQ18 . ICQ19) . -----------------------
IS18 . IS19 IS14 . IS20 (IS18 . IS19 )1/2
tomando nuevamente valores sugeridos en las notas de aplicación (ver GRAY - MEYER):
IS18 = IS19 = 2 . 10-15 A - IS14 = 8 . 10-15 A e IS20 = 4 . 10-15 A
resulta:
188
8 . 10-15 . 4 . 10-15
-6 -6 1/2
Io = (15 . 10 . 170 . 10 ) . ( ------------------------- )1/2 = ( 2550 . 10-12 . 8 )1/2 = 143 µA
2 . 10-15 . 2 . 10-15
que es la pequeña corriente de polarización para la etapa de gran señal o de salida del operacional, cuyos
transistores, tal como veremos oportunamente, funcionan en un Clase B práctico o Clase AB a fin de conferir a la
etapa un adecuado Rendimiento de Conversión de Potencia (η ), una reducida Distorsión Armónica (D) , reduciendo
o anulando la Distorsión de Cruce.
Atento a ello las corrientes de base de los transistores T14 y T20 resultarán despreciables con lo que la de
emisor de T23 vuelve a ser ICQ23 = ICQ13B = 185 µA, por lo que dada su configuración colector común, presentará
una resistencia de salida de valor:
Ro2 1 83,3 . 103

Ro23 = hib23 + -------- = --------------------- + --------------- = 1800 Ohm
hfe23 40 . 185 . 10-6 50
1 1
Por otra parte la resistencia de salida de colector B de T13 resulta: ro13B = --------------- = ----------------- =270 KOhm
ηPNP . gm13B 5.40.185.10-10
y debido al circuito compuesto por los transistores T18 y T19 , entre las bases de los transistores de salida T14 y T20 se
tiene una resistencia equivalente que resulta:
R10 . hie19 1 240

RBB = hib18 + --------------- con hib18 = ----------------- = 1667 Ohm y hie19 = ------------------ = 35,3 KOhm
R10 + hie19 40 . 15 . 10-6 40 . 170 . 10-6
en consecuencia: 40 . 35,3 . 103

RBB = 1667 + --------------------- = 20,42 KOhm
40 + 35,3
Cuando conduce T14 la resistencia equivalente conectada entre su terminal de base y tierra, que llamaremos
RBT14 resulta ser:
RBT14 = ( Ro23 + RBB ) // ro13B = ( 1800 + 20420 ) // 270000 = 20,5 KOhm
con lo que la resistencia de salida del amplificador operacional 741 durante el período en que conduce T14 es:
RBT14 1 20,5 . 103

Ro = R6 + hib14 + --------- = 27 + --------------------- + -------------- = 27 + 175 + 85 = 287 Ohm
hfe14 40 . 143 . 10-6 240
en cambio cuando conduce T20 se tiene:
RBT20 = Ro23 // (RBB + ro13B ) = 1800 // ( 20420 + 270000 ) = 1,79 KOhm
y en este período, la resistencia de salida del amplificador operacional es:
RBT20 1 1,79 . 103

Ro = R7 + hib20 + --------- = 22 + --------------------- + -------------- = 22 + 175 + 35 = 232 Ohm
hfe20 40 . 143 . 10-6 50
en tanto que la especificación de los fabricantes se refieren a un valor típico de 75 Ohm.
Tal como ya se adelantó los transistores T15 y T23 en condiciones normales de operación funcionan al corte.
Para una operación normal el fabricante indica que la resistencia de carga mínima es de 2 KOhm. Ambos transistores
189
conforman circuitos de protección contra corto circuito en la carga ya que si por alguna razón la corriente en la
carga o en el terminal de salida del amplificador operacional aumenta, la corriente de salida por T14 aumentaría hasta
alcanzar un valor tal que la diferencia de potencial en extremos de R6 supere el valor de la tensión de umbral base-
emisor del transistor T15, en cuyo caso éste pasa a conducción limitando la corriente de base y por lo tanto la de
colector o de salida de T14:
VBEu15 0,6 á 0,7 V

Ilímite = ----------- = ------------------ = 22 á 26 mA = IC14max
R6 27 Ohm
De igual forma, la protección del par D’Arlington T16 /T17 se cumple a través de T22 , ya que siguiendo un
razonamiento similar a lo dicho para T15 , la corriente limite de T17 será:
VBEu22 0,6 á 0,7 V

R8 100 Ohm
Entonces si por alguna causa la corriente en emisor de T17 sobrepasa dicho límite, el transistor T22 sale del
corte limitando la corriente de base de T16 y por lo tanto la de colector de T17 .
V.8.- EJEMPLO DE UN AMPLIFICADOR OPERACIONAL BIFET:
Como ejemplo de la combinación de las técnicas bipolar y efecto de campo presentamos a continuación el
diagrama esquemático el amplificador operacional tipo TL082:
Fig. V.29.
Es posible realizar un ejercicio de verificación considerando VCC = +/- 15 Volt y suponiendo que los Jfets
poseen IDSS = 5 mA y Vp = -2 Volt con el objeto de determinar la ganancia diferencial de la primera etapa, la
ganancia de la segunda etapa operando con los mismos datos bipolares que se han utilizado en los análisis
precedentes.
190
V5.2.- Comportamiento Dinámico:
Desde el punto de vista de la señal, el circuito puede ser interpretado como un acoplamiento directo en
cascada de una etapa emisor común conformada por T1 con una etapa de base común que incorpora a T2. Por tal
motivo el circuito equivalente en este caso se indica en la figura V.24.
A partir de dicho circuito surge que la resistencia de entrada corresponde a la de un emisor común, es decir:
Vbe
Ri = ------- (II.14’.) con lo que para esta configuración: Ri = hie (II.31.) cuyo valor es Ri = 10 KOhm
Ib
Además, en esta etapa emisor común del amplificador, considerando que RBT = R2 //R3 = 20,76 KOhm
Vbe 10 . 20,76 . 103

Ii 10 + 20,76
Vbe 6,75 . 1 . 103

Ris = ------- (II.32.), y en este caso: Ris = RiA //Rs = hie // RBT//Rs (II.33.) Ris = -------------------- = 870 Ohm
Is 6,75 + 1
en cambio la resistencia de salida se encuentra dispuesta por la etapa de base común, o sea:
I hoe 1
V hfe + 1 hob
cuyo valor es:
ro = 80 KOhm y Ro = (1/hob ) = 80 . 390 . 103 = 31 MOhm
como vemos muy grande, con lo que:
RoA = Ro//RC2 = RC2 = 3,8 KOhm - Ros = RoA//RL = Rd = 2,16 KOhm
Finalmente la ganancia de corriente o la de tensión resultan:
Io RC2 ro 3,8 80
AI = ------- = hfb . -------------- . ----------------------- . hfe . = 1 . ---------------- . ---------------- . 390 = 166,2
Ib RC2 + RL (RC1 + hib ) + ro 3,8 + 5 1,025 + 80
Io RBT 20,76
Ii RBT + Ri 20,76 + 3,5
272
Io Rs 1
en tanto que: AIs = ------- (II.38.) AIs = AIA . -------------- (II.39.) AIs = 142,2 . ---------- = 35,5
Is Rs + RiA 1+ 3
3,8 . 5 . 103
En este circuito: Rd = RC2 // RL = -------------------- = 2,16 KOhm y dado el valor de (1/hob ) , se verifica que Rd’ = Rd
3,8 + 5
La ganancia de tensión de la etapa amplificadora es:
Vo - Io . RL RL 5
AVA = ------- = -------------- = - AI . -------- = - 166,2 . -------- = -83,1
Vbe Ib . hie hie 10
V.5.3.- La configuración Cascode como etapa de desplazamiento de nivel de C.C.:
En los sistemas amplificadores de acoplamiento directo cuando los mismos se encuentran constituidos por
una cascada de etapas es común que a la par de la señal se amplifiquen también las componentes de C.C. que definen
la polarización de los elementos activos utilizados, y puede darse el caso que dichos niveles de C.C. en algún punto
de la cascada pueden llegar a ser inconvenientes para un funcionamiento lineal.
Para producir una modificación en tales niveles de C.C. se hace preciso incorporar algún sistema apropiado.
En el desarrollo del Capítulo IV, particularmente en la resolución del problema de proyecto de un sistema
amplificador sin acoplamiento capacitivo, tratado en párrafo IV.5.2. se planteó la solución ante el requerimiento de
obtener un punto de conexión de la carga con nivel de C.C. nulo. La solución adoptada allí, ya se anticipaba era un
tanto elemental y como pudo comprobarse, introdujo una serie de cambios en el comportamiento dinámico del
circuito, que fueron denotados como inconvenientes.
Otra alternativa que podría implementarse para desplazar el nivel de C.C. en base a la configuración
Cascode, se presenta en la figura V.25.
Si se requiere que el punto de conexión de la carga R, es decir el colector de T disponga de nivel de C.C.
nulo, se deben considerar las siguientes condiciones de trabajo estático:
R2 56
VB3T = - VEE . ------------- = - 12 . -------------- = - 7,6 V VE3T = VB3T - VBE3 = -7,6 - 0,6 = -8,2 V
R1 + R2 56 + 33
VE3T - (-VEE ) -8,2 + 12

ICQ3 = ------------------- = ---------------- = 1 mA = ICQ2
RE 3,9 . 103
Para que VC3T = 0 V debe hacerse:
VCEQ3 = VC3T - VE3T = 0 + 8,2 V = 8,2 V
VCEQ2 = VCC - ICQ3 . RC3 - VC3T = 12 - 10-3 . 8,2 . 103 - 0 = 3,8 V
y para tal fin:

VE2T = ICQ3 . RC3 = 10-3 . 8,2 . 103 = 8,2 V
273
VB2T = VE2T - VBE2 = 8,2 + 0,6 V = 8,8 V
VCC - VB2T 12 - 8,8 ICQ1

y en consecuencia: ICQ3 = ------------------- = ---------------- = 1 mA e IB1 = --------
RC1 3,3 . 103 hFE1
debiéndose disponer el resistor Rb en el circuito de base de T1 de modo de imponer dicho valor de corriente de base
de T1.
La figura V.26. presenta el circuito equivalente dinámico de esta configuración cascode y del mismo se
puede obtener que si Rb es del orden de (1/hob3 ) en el mismo se cumple que:
hfe2
hfe2 . Ro3 = --------- >> ( hie2 + 8200 . hfe2 )
hob3
con lo que la ganancia de tensión de la etapa resulta:

vL
AV = -------- = 1
vc1
Luego comprobamos que la configuración cascode nos permite desplazar la tensión continua desde
el valor VC1T = 8,8 V a una tensión VC3T = 0 V sin pérdida apreciable de ganancia.
V.6.- ESTUDIO DE LA SEGUNDA ETAPA DEL AMPLIFICADOR OPERACIONAL 741
En la figura V.27. se ilustra el circuito correspondiente a la segunda etapa de este amplificador operacional,
habiéndose agregado asimismo la parte de salida ya que se comporta como carga de esta segunda etapa. Desde el
punto de vista estático y como ya se vio en el estudio de la primera etapa, para la misma tensión de alimentación se
tiene:
274
VCC + VEE - 2 . VBEu 30 - 1,2

ICQ11 = ICQ12 = -------------------------------- = -------------- = 0,739 mA
R5 39 . 103
como se ve ahora, el transistor T12 en conjunto con el transistor T13 forman una nueva fuente de corriente, tipo
espejo, de modo que la corriente de emisor de T13 se ve obligada a seguir a la de T12 por lo que:
IEQ13 = ICQ12 = 0,739 mA
Este transistor T13 es un transistor multicolector, en el cual, la superficie semiconductora del colector se
subdivide en dos partes de modo que las tres cuartas partes se unen al colector denominado “A”, mientras que el área
restante se conecta como colector “B”. Al respecto es de destacar que la corriente total de emisor entonces se
subdivide en dos corrientes de colector, la correspondiente al terminal A ( ICQ13A ) y la correspondiente al terminal
“B” ( ICQ13B ) en forma proporcional al área de semiconductor a la que se encuentre conectado cada terminal de
colector y en consecuencia:
3 1
ICQ13A = ------ . IEQ13 = 554 µA ICQ13B = ------ . IEQ13 = 185 µA
4 4
Considerando despreciable a la corriente de base de T23, por conexión directa de colectores de T13A y T17,
resulta:
ICQ17 = ICQ13A = 554 µA y en consecuencia VR9 = VBEu17 + ICQ17 . R8 = 0,6 + 0,554 .10-3 . 100 = 0,65 V
VR9 0,65 V ICQ17

IR9 = --------- = -------------- = 13 µA mientras que IB17 = ---------- = 2 µA y ICQ16 = IR9 + IB17 = 15 µA
R9 50 . 103 hfe17
En lo que respecta a las tensiones, por una parte la tensión base-tierra de T16 es coincidente con la de la
unión de los colectores de T4 y T6 de la primera etapa, o sea que era el dato que faltaba para completar la
verificación estática de la primera etapa.
-VBT16 = VEE - VR9 - VBEu16 = 15 -0,65 - 0,6 = 13,75 V por lo que despreciando VR2 : VCEQ6 = VR9 + VBEu16 = 1,25 V
con lo que: VCEQ4 = VBT16 + VBEu2 = -13,75 + 0,6 = -13,15 V
Por otro lado, en esta segunda etapa:

VCEQ16 = VCC - (-VEE + VR9 ) = 15 - (-15 + 0,65) = 29,35 V
y aceptando que el potencial absoluto del terminal de salida del amplificador operacional es nulo así como que las
caídas en las pequeños resistores R6 y R7 son despreciables:
VCT17 = - VEBu20 - VEBu23 = -1,2 V y despreciando VR8
VCEQ17 = VCT17 + VEE = -1,2 + 15 = 13,8 V
VCEQ13A = VCT17 - VCC = -1,2 - 15 = - 16,2 V
En relación con el comportamiento dinámico de esta segunda etapa, se desea hallar el circuito equivalente,
en base al parámetro transconductancia que se observa en la figura V.28. y en primer lugar, del mismo verificaremos
la resistencia de entrada Ri2, cuyo valor fue estimado para el estudio de la primera etapa en 5,5 MOhm. Para tal fin
consideramos:
hfe17 240
Ri17 = hi17 + hfe17 . R8 = -------- + hfe17 . R8 = ----------------------- + 240 . 100 = 12,2 . 103 + 24 . 103 = 36,2 KOhm
gm17 40 . 490 . 10-6
275
Ri17 . R9 36,2 . 50 . 103

Rd16 = --------------- = ----------------------- = 21 KOhm
Ri17 + R9 36,2 + 50
y nuevamente:
hfe16 240
Ri2 = Ri16 = hi16 +hfe16 . Rd16 = ------ + hfe16 . Rd16 = ----------------- +240 . 21.103 = 0,4 . 106 +5,04.106 = 5,4 MOhm
gm16 40 . 15 . 10-6
valor este último que se compatibiliza con el estimado para el análisis precedente.
En segundo lugar, el parámetro Gm2 corresponde a una configuración “Re sin puentear” por lo que de
acuerdo con la expresión (V.13.)
1 gm17 40 . 554 . 10-6 22,16 . 10-3

Gm2 = -------------------- = --------------------- = ------------------------------- = ---------------------- = 6,9 mA/V
(1/gm17) + R8 1 + gm17 . R8 1 + 40 . 554 . 10-6 . 102 1 + 2,216
en tanto que la resistencia de salida de dicho modelo se halla constituida por la asociación paralelo de la resistencia
de salida de T13A (emisor común) es decir “ro13A” y la correspondiente de salida de T17 (Re sin puentear), por lo que:
1 1
ro13A = ----------------- = ------------------------------ = 90,2 KOhm
ηP . gm13A 5 . 10-4 . 40 . 554 . 10-6
hfe17 . R8
Ro17 = ro17 . ( 1 + ----------------------- ) con RT = R9 // Ro16
R8 + hie17 + RT
276
y en donde:
Ro1 1 6,5 . 106

R016 = hib16 + ----------- = --------------------- + ---------------- = 1,67 . 103 + 27,08 . 103 = 28,75 KOhm
hfe16 40 . 15 . 10-6 240
R9 . Ro16 50 . 28,75 . 103

RT = ----------------- = ------------------------ = 18,3 KOhm
R9 + Ro16 50 + 28,75
1 1
ro17 = ---------------- = ------------------------------ = 225 KOhm
ηN . gm17 2 . 10-4 . 40 . 554 . 10-6
240 . 102
3
Ro17 = 225 . 10 . [ 1 + -------------------------------- ] = 415 KOhm
(0,1 + 12,2 + 18,3) . 103
finalmente:
ro13A . Ro17 90,2 . 415 . 103
Ro2 = ----------------- = ------------------------ = 74 KOhm
ro13A + Ro17 90,2 + 415
Tal como se puede apreciar en el circuito de la figura V.27., la tercera etapa o etapa de salida de este
amplificador operacional, se halla constituida por el transistor T23 operando en una configuración de seguidor por
emisor, cargada a su vez por una etapa de gran señal del tipo simétrica y de clase B práctica (que se estudia en el
Capítulo XI) y desde el punto de vista dinámico también se configura como colector común de modo tal que es de
esperar que su resistencia de entrada (Ri23 ) sea de valor mucho mayor que el valor de la resistencia de salida de la
segunda etapa recién verificada. En consecuencia la resistencia de carga dinámica de la segunda etapa es unicamente
su propia resistencia de salida Ro2 .
De este modo la ganancia de tensión de esta segunda etapa puede determinarse a partir del circuito
equivalente de la figura V.28., determinando:
Vo2 V’i2 hfe16 . Rd16 5,04

AV2 = ------ . ------- = - Gm2 . Ro2 . ------------------ = - 6,62 . 74 . ------------ = -454 = 53,14 dB
V’i2 Vi2 Ri2 5,44
Considerando que la tercera etapa contribuye con una ganancia seguidora cercana a la unidad, que al
tenerse una cascada de dos etapas la ganancia del conjunto resulta ser el producto (o la suma en dB) de las ganancias
277
de cada etapa en forma individual, la ganancia de tensión del amplificador operacional o Ganancia en Lazo Abierto,
sin considerar la fase ya que cada terminal de entrada tiene definida su característica en tal sentido, resulta ser:
AOL = AVd . AV2 = 570 . 454 = 258.780 (108,2 dB)
que al compararse con los valores típicos especificados por los fabricantes de 200 V/mV ( ó 200.000 ó 106 dB)
arroja una diferencia que podemos atribuir, además de la dispersión y el factor de seguridad en la especificación, a
las estimaciones de los valores de los parámetros semiconductores que hemos adoptado al no disponerse de los
correspondientes a los parámetros híbridos de los transistores que conforman dicho amplificador operacional.
V.7.- CONSIDERACIONES SOBRE LA TERCERA ETAPA DEL AMP. OPER. 741 - PROTECCIONES:
Si bien la etapa final del amplificador operacional 741 se estudia con detalle en el Capítulo X del presente
trabajo, en donde se justifica su topología, realizaremos ahora algunas consideraciones respecto a sus características
de funcionamiento.
En lo que respecta a la parte estática, según lo analizado precedentemente, para la tensión de alimentación
de VCC = VEE = 15 V la corriente en el terminal B de emisor de T13 resultó ser:
ICQ13B = 185 µA
ahora considerando IB19 despreciable, la corriente en el emisor o en el colector del transistor T18 cuya juntura base-
colector se encuentra cortocircuitada, es:
VBEu19 0,6 V
ICQ18 = --------- = ------------- = 15 µA
R10 40 . 103
El transistor T15 normalmente se encuentra cortado. Su función de protección la describiremos más tarde.
Suponiendo nuevamente que la corriente de base de T14 es despreciable:
ICQ19 = ICQ13B - ICQ18 = 185 µA - 15 µA = 170 µA
Planteando la ecuación de malla alrededor de las uniones base-emisor de los transistores T19 , T18 , T14 y
T20 se tiene:
VBEu19 + VBEu18 - VBEu14 - VEBu20 = 0
por lo que expresando las mismas a partir de la ecuación exponencial del diodo y llamando Io a la pequeña corriente
de polarización de los transistores T14 y T20 de salida:
ICQ18 ICQ19 Io Io
VT . ln ------- + VT . ln ------- = VT . ln ------- + VT . ln -------
IS18 IS19 IS14 IS20
simplificando y por propiedad de logaritmos:
ICq18 . ICQ19 Io2 (IS14 . IS20)1/2

1/2
-------------------- = ----------------- por lo que: Io = (ICQ18 . ICQ19) . -----------------------
IS18 . IS19 IS14 . IS20 (IS18 . IS19 )1/2
tomando nuevamente valores sugeridos en las notas de aplicación (ver GRAY - MEYER):
IS18 = IS19 = 2 . 10-15 A - IS14 = 8 . 10-15 A e IS20 = 4 . 10-15 A
resulta:
8 . 10-15 . 4 . 10-15
278
Io = (15 . 10-6 . 170 . 10-6)1/2 . ( ------------------------- )1/2 = ( 2550 . 10-12 . 8 )1/2 = 143 µA
2 . 10-15 . 2 . 10-15
que es la pequeña corriente de polarización para la etapa de gran señal o de salida del operacional, cuyos
transistores, tal como veremos oportunamente, funcionan en un Clase B práctico o Clase AB a fin de conferir a la
etapa un adecuado Rendimiento de Conversión de Potencia (η ), una reducida Distorsión Armónica (D) , reduciendo
o anulando la Distorsión de Cruce.
Atento a ello las corrientes de base de los transistores T14 y T20 resultarán despreciables con lo que la de
emisor de T23 vuelve a ser ICQ23 = ICQ13B = 185 µA, por lo que dada su configuración colector común, presentará
una resistencia de salida de valor:
Ro2 1 83,3 . 103

Ro23 = hib23 + -------- = --------------------- + --------------- = 1800 Ohm
hfe23 40 . 185 . 10-6 50
1 1
Por otra parte la resistencia de salida de colector B de T13 resulta: ro13B = --------------- = ----------------- =270 KOhm
ηPNP . gm13B 5.40.185.10-10
y debido al circuito compuesto por los transistores T18 y T19 , entre las bases de los transistores de salida T14 y T20 se
tiene una resistencia equivalente que resulta:
R10 . hie19 1 240

RBB = hib18 + --------------- con hib18 = ----------------- = 1667 Ohm y hie19 = ------------------ = 35,3 KOhm
R10 + hie19 40 . 15 . 10-6 40 . 170 . 10-6
en consecuencia: 40 . 35,3 . 103

RBB = 1667 + --------------------- = 20,42 KOhm
40 + 35,3
Cuando conduce T14 la resistencia equivalente conectada entre su terminal de base y tierra, que llamaremos
RBT14 resulta ser:
RBT14 = ( Ro23 + RBB ) // ro13B = ( 1800 + 20420 ) // 270000 = 20,5 KOhm
con lo que la resistencia de salida del amplificador operacional 741 durante el período en que conduce T14 es:
RBT14 1 20,5 . 103

Ro = R6 + hib14 + --------- = 27 + --------------------- + -------------- = 27 + 175 + 85 = 287 Ohm
hfe14 40 . 143 . 10-6 240
en cambio cuando conduce T20 se tiene:
RBT20 = Ro23 // (RBB + ro13B ) = 1800 // ( 20420 + 270000 ) = 1,79 KOhm
y en este período, la resistencia de salida del amplificador operacional es:
RBT20 1 1,79 . 103

Ro = R7 + hib20 + --------- = 22 + --------------------- + -------------- = 22 + 175 + 35 = 232 Ohm
hfe20 40 . 143 . 10-6 50
en tanto que la especificación de los fabricantes se refieren a un valor típico de 75 Ohm.
Tal como ya se adelantó los transistores T15 y T23 en condiciones normales de operación funcionan al corte.
Para una operación normal el fabricante indica que la resistencia de carga mínima es de 2 KOhm. Ambos transistores
conforman circuitos de protección contra corto circuito en la carga ya que si por alguna razón la corriente en la
279
carga o en el terminal de salida del amplificador operacional aumenta, la corriente de salida por T14 aumentaría hasta
alcanzar un valor tal que la diferencia de potencial en extremos de R6 supere el valor de la tensión de umbral base-
emisor del transistor T15, en cuyo caso éste pasa a conducción limitando la corriente de base y por lo tanto la de
colector o de salida de T14:
VBEu15 0,6 á 0,7 V

R6 27 Ohm
De igual forma, la protección del par D’Arlington T16 /T17 se cumple a través de T22 , ya que siguiendo un
razonamiento similar a lo dicho para T15 , la corriente limite de T17 será:
VBEu22 0,6 á 0,7 V

R8 100 Ohm
Entonces si por alguna causa la corriente en emisor de T17 sobrepasa dicho límite, el transistor T22 sale del
corte limitando la corriente de base de T16 y por lo tanto la de colector de T17 .
280
V.3.4.- Etapas Diferenciales de Entrada Basadas en MOSFETS:
Debido a la alta densidad de integración que es posible lograr mediante la utilización del transistor MOS, desde su
descubrimiento hace ya algunos años atrás se hizo muy extendido el diseño de los circuitos integrados analógicos en base a este
componente activo, superando en tal sentido en lo que a grado de utilización se refiere, al transistor bipolar . En el tercer Capítulo de este
trabajo, y luego de una revisión de su principio de funcionamiento, se han estudiado a los circuitos amplificadores básicos en base a
MOS, asimismo en los últimos párrafos del Capítulo IV se analizó el amplificador diferencial basado en JFETs.
Dado que un amplificador diferencial a base de MOSFETs y con carga resistiva no difiere en su comportamiento respecto de
lo ya conocido, no será objeto de estudio en esta oportunidad, en donde se pretende en cambio analizar las posibles cargas activas y
circuitos de polarización a base de este componente activo, que en conjunto con el par diferencial MOS son los tres elementos de
construcción más importantes en los circuitos integrados lineales con MOS.
V.3.4.1.- Estudio de la Linealidad de amplificador diferencial MOS en modo de vaciamiento:
No obstante lo anticipado resulta sin embargo muy conveniente complementar los conocimientos adquiridos analizando el
rango dinámico de funcionamiento lineal que se puede esperar en un par diferencial MOS. A tal efecto reconsideremos el circuito de la
figura IV.35, si en él los transistores fueran NMOS de canal permanente (operando en modo de vaciamiento), en su comportamiento para
la señal diferencial se tendría que:
vg1 - vGS1 + vGS2 - vg2 = 0
recordando que por definición de señal diferencial: vg1 - vg2 = vd
en tanto que de la física del MOSFET para canal bloqueado en un punto:

iD
vGS = VP . [ 1 - ( -------- )1/2 ]
IDSS
en donde vGS e iD son los llamados valores totales de tensiones y corrientes en los terminales del MOSFET. Así
incorporando estas definiciones puede describirse a la señal diferencial como:
iD1 iD2
vd = VP . [ - ( -------- )1/2 + (--------)1/2]
IDSS IDSS
Como la fuente de polarización (T3 ) siempre debe proveer la suma de las corrientes de ambas ramas del diferencial se podrá
expresar que:
iD1 = IDQ3 - iD2 e iD2 = IDQ3 - iD1
por lo que reemplazando alternativamente en la ecuación anterior se podrá expresar a la tensión diferencial normalizada
(vd /Vp) como una función de la corriente normalizada (iD /IDQ3) en cada una de las dos ramas, es decir:
vd
------ = - (IDQ3 - iD2 ) / IDSS + (iD2 / IDSS )
Vp
vd
------ = + (IDQ3 - iD1 ) / IDSS - (iD1 / IDSS )
Vp
Entonces, para analizar estos resultados definiremos a dichas variables normalizadas como X = vd / Vp , Y1 = iD1 / IDSS e
Y2 = iD2 / IDSS y pondremos a partir de estas últimas ecuaciones, a las corrientes Y como función de la tensión diferencial X en forma
similar a lo ya hecho para el caso de bipolares. Ello nos lleva finalmente a representar gráficamente a las siguientes dos ecuaciones:
Y1 = 0,5 . (1 + X . [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
Y2 = 0,5 . (1 - X . [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
88
Cosa que llevamos a cabo en el gráfico de la Figura V.17.1, tomando como parámetro a la relación (IDSS/IDQ3):
Figura V.17.1
Cabe observar aquí que las zonas lineales para cada valor del parámetro (IDSS/IDQ3) se pueden identificar en:
Así, en el peor caso, cuando solo se aprovecha el MOSFET con una corriente del 10 % de su valor IDSS y por consecuencia
se opera con muy baja transconductancia, se puede conseguir un régimen de trabajo lineal para una excitación de modo diferencial que
puede alcanzar el valor de: vd < 0,1 . Vp y como las tensiones de bloqueo de canal pueden tomar valores típicos comprendidos entre 1 y 5
Volt, estas excitaciones máximas podrán llegar hasta unos 100 a 500 mV, que se constituye en un rango mucho más amplio que aquel
que corresponde en las configuraciones bipolares con emisores directamente unidos, aunque con mucho menor ganancia.
V.3.4.2.- Amplificador Diferencial NMOS de refuerzo:
Su nombre tiene origen en que para su construcción se emplean solo transistores MOS de Canal N Inducido y una
configuración típica se presente en la Figura V.17.2. En dicho circuito si bien puede observarse la excitación de modo diferencial, el
análisis del mismo incluirá previamente la polarización y a posteriori su comportamiento también para el modo común.
a) Por resultar idénticos los transistores, ya que se integran todos en un mismo semiconductor base, se desprende que:
Io
IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------- (V.3.1)
2
siendo Io la suministrada por la fuente de corriente de polarización indicada simbólicamente en el circuito. Cabe destacar que ello es
posible de afirmar ya que en esta etapa de análisis ambos generadores dinámicos (Vd/2) se están considerando en corto circuito y por lo
89
Figura V.17.2
tanto el potencial de los terminales de compuerta de ambos transistores (T1 y T2) coincidirá con el de masa y como veremos más adelante
el circuito de polarización (Io – Ro) será responsable de polarizar a sus terminales de fuente, unidos entre sí con polaridad negativa y en
módulo superior a la tensión de formación de canal (VT). De este modo dado que Io es impuesta por el circuito de polarización debido a la
simetría de ambas ramas diferenciales corresponde aplicar la ecuación (V.3.1.) para determinar las corrientes de reposo de estos dos
transistores.
Por otra parte se observará que las compuertas de T3 y de T4 se encuentran directamente conectadas a la fuente de
alimentación positiva (VDD ) o sea que reciben el potencial más positivo presente en el circuito y por ello seguramente más positivo que
los de sus fuentes y superando nuevamente la tensión de umbral de formación de canal de estos otros dos transistores, permitiendo así
cerrar a las corrientes de drenaje de los transistores T1 y T2 que ahora se transformarán en IDQ3 e IDQ4 .
Para este tipo de MOSFETs de compuerta aislada, hemos visto en el Capítulo III que:
ID = B . (VGS - VT )2 para un canal bloqueado en un punto es decir {VDS >[ (VGS - VT ) > 0]}
de modo que para nuestros cuatro transistores se tendrá:

IDQ
VGSQ = -------- + VT (V.3.2)
B
En T3 y T4 el corto circuito entre sus terminales de compuerta y drenaje asegura el cumplimiento de la condición de canal
bloqueado en un punto. Mientras que para comprobar el cumplimiento de dicha condición en T1 y T2 debemos considerar la ecuación de
la malla formada por VDD , drenaje de T3 y/o T4 , VDS3 - VDS4, terminales de fuente de estos transistores que se encuentran
directamente unidos a los de drenaje de T1 y de T2 respectivamente, VDS1 - VDS2, terminales de fuente de estos transistores, -VGS1 - -
VGS2, terminales de compuerta de estos transistores y finalmente masa. En dichas mallas se puede plantear:
VDD - VDS3-4 - VDS1-2 + VGS1-2 = 0 de donde VDS1-2 = VDD - VDS3-4 + VGS1-2 pero VDS3-4 = VGS3-4
por lo que finalmente VDS1-2 = VDD - VGS3-4 + VGS1-2 = VDD
resumiendo:
VDS3-4 = VGS3-4 (V.3.3) y VDS1-2 = VDD (V.3.4)
por lo que para lograr dicha polarización habrá que cumplir la condición VDD > (VGS - VT ).
90
De esta manera quedan determinadas las polarizaciones de todos los transistores, resultando compatibles con un
funcionamiento activo y lineal.
-Análisis dinámico de modo diferencial:
En primer lugar se hace necesario analizar la carga dinámica de los transistores T1 y T2 . Para ello consideramos a T3 y T4
que se encuentran operando con un cortocircuito entre sus terminales de compuerta (g) y drenaje (d) y con su fuente (s) directamente
conectada a los drenajes de los anteriores. El circuito de análisis se muestra en la figura V.17.3 y su correspondiente circuito equivalente
dinámico en la figura V.17.4
En este último la intención es determinar la resistencia de entrada que presentan T3 y T4 entre compuerta (g) y fuente (s) de
modo que incluimos un generador de prueba Vx, tratando de determinar el cociente entre dicha tensión y la corriente Ix que entregaría ese
generador:
Vx Vx Ix 1
Ix = -------- - gm vgs = -------- + gm Vx por lo tanto -------- = -------- + gm
rds rds Vx rds
en consecuencia la resistencia de entrada buscada es:
Vx 1 1 1
--------- = rds // ------ y como rds >> ------ entonces finalmente Rd1-2 = ------
Ix gm gm gm
En el Capitulo IV hemos analizado una etapa diferencial con FET y el resultado fue que para una carga de forma diferencial
la ganancia estaba dada por la ecuación (IV.53), mientras que en este caso, dado que se esta cargando a la etapa en forma asimétrica el
resultado sería:
1 1 1
AVd = ------ . gm . Rd por lo que en nuestro caso AVd = ------ . gm . Rd1-2 o sea AVd = ------ (V.3.5)
2 2 2
realmente baja como se puede constatar.
-Análisis dinámico para el modo común:
Teniendo en cuenta que para este modo de excitación, los transistores T1 y T2 operan en una configuración de fuente común
con una Ro de fuente sin desacoplar y tal como se viera en el Capítulo IV, ecuación (IV.54):
91
gm . Rd1-2 1 1
AVc = ---------------------- con lo que reemplazando el mismo Rd1-2 = -------- se tiene AVc = ----------------------- (V.3.6)
1 + gm . 2 . Ro gm 1 + gm . 2 . Ro
La observación de los resultados precedentes permite afirmar que si bien se cuenta con un mayor rango de linealidad esta
etapa de entrada tipo NMOS presenta una ganancia de modo diferencial muy baja debido a la configuración (carga asimétrica) y debido a
que la resistencia equivalente de carga es muy baja: el amplificador diferencial NMOS no permite asegurar ganancias adecuadas. Se
recurre entonces al amplificador diferencial CMOS o también llamado MOS Complementario que se estudiará en los párrafos siguientes.
Previo a ello vale la pena señalar una posible solución para llevar a la práctica el circuito de polarización que en la figura
V.17.2 se representó en forma esquemática. En la figura V.17.5 dicha solución se lleva a cabo en base a la misma tecnología NMOS:
Rama de referencia
Figura V.17.5
Aquí los transistores de la rama de referencia son también idénticos y por tener la compuerta cortocircuitada con el drenaje se
cumple en ellos que:
VDD + VSS
VGS = VDS y por ser los tres iguales VGS = ------------------
3
ya que a igual corriente de polarización deben repartirse en igual proporción el total de la tensión de alimentación.
VDD + VSS
Luego dado que el par T5 y T8 comparten esa misma tensión de polarización resulta: VGS5 = ----------------- (V.3.7)
3
entonces la antes mencionada corriente de polarización resulta: VDD + VSS

IDQ5 = B . ( ------------------ - VT)2 (V.3.8)
3
con lo que las corrientes de reposo en ambas ramas diferenciales resultan como se anticipara en (V.3.1):
IDQ5
IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------- (V.3.1´)
2
V.3.4.3.- Amplificador Diferencial CMOS:
92
En la figura V.17.6 se presenta la configuración correspondiente a un amplificador diferencial CMOS que emplea transistores
NMOS y PMOS de refuerzo en donde con el objetivo de presentar una resistencia de carga superior se están empleando a los PMOS en
una configuración espejo como carga activa del par diferencial realizado con NMOS y en donde la tensión de polarización en el terminal
de salida lo ajusta la etapa amplificadora subsiguiente por las mismas razones y de la misma forma como ya viéramos para el caso de
bipolares.
Figura V.17.6
Dada la identidad de los transistores y por las mismas razones que hemos considerado ya:
Io
IDQ1 = IDQ2 = ------- (V.3.9)
2
Con respecto a los transistores T3 y T4 las corrientes deberán ser iguales a las de sus pares NMOS no obstante en rigor y
considerando las corrientes salientes como negativas se tiene:
- Io
IDQ3 = IDQ4 = ------- (V.3.10)
2
Para los transistores PMOS, dado que en ellos tanto VGS como VT resultan negativos y con la finalidad de independizarnos
de tales signos es posible aplicar la siguiente expresión:
ID = B . ( VGS - VT )2 (V.3.11)
recordando que la condición para su operación en la zona activa:

VDS > VGS - VT
Retornando al circuito, de la ecuación (V.3.11) para la corriente de la ecuación (V.3.10) ya conocida, es posible determinar la VGS ,
Luego:
VGS3 = VGS4 = -VT
y como el terminal de compuerta se encuentra directamente unido con el correspondiente al drenaje
VDS3 = VGS3 y en consecuencia VDS1 = VDD + VDS3 + VGS1
pues el terminal de fuente del transistor T1 queda a - VGS1 y en donde obviamente esta depende de la corriente ID1 según:
93
B
VGS1 = -------- + VT
ID1
La determinación de VDS2 y VDS4 no es simple y depende mucho de la característica de los dispositivos y de la corriente
que toma la carga. Si los transistores fueran idénticos (obviando la cuestión de signos en sus parámetros) se puede afirmar que:
VDS1 = VDS12 = VDD + VDS3 + VGS1
VDS4 = VDS3 = VGS3
No obstante la situación planteada es muy particular, la forma práctica más aconsejable para determinar los potenciales es
haciendo uso de programas de simulación, tal como el PSpice. Otra alternativa es asegurar la corriente de la etapa siguiente haciendo uso
de algún esquema apropiado de polarización, de modo de no requerir la tensión antes citada para el análisis y permitir que ésta quede
fijada por las necesidades de la etapa siguiente. Debe quedar claro que el potencial bajo análisis es muy sensible a la carga y a las
condiciones impuestas por la misma.
Análisis dinámico de modo diferencial:
V.17.7 V.17.8
Para el análisis dinámico de modo diferencial y tal como hemos venido haciendo en los estudios de etapas de entrada
determinamos la corriente de salida con la carga en corto circuito, resultado de aplicar el teorema de Norton en dicho terminal de salida,
analizando las corrientes de modo diferencial que en el circuito se establecen. El transistor T3 modifica su vgs (componente dinámica)
de modo que circule a través de su canal la idd con el sentido indicado en la figura V.17.7 pero como vgs3 = vgs4 por conexionado, al
transistor T4 no le queda otra posibilidad de que la corriente de su canal sea idéntica a la de T3 , es decir idd tal como la indicada en
dicha figura, con el mismo sentido que en el transistor T3 . Los transistores conectados como esta indicado conforman entonces un espejo
de corriente con tecnología MOS.
Entonces la corriente y la resistencia de Norton pueden obtenerse con ayuda de la figura V.17.8.a, en donde:
IN = 2 . idd - RN = rds2 // rds4 = rds / 2
Luego si existe una carga RL para el circuito equivalente Norton indicado en la figura V.17.8.b puede definirse:
Rd = RN // RL y la tensión diferencial a la salida será Vod = 2 . idd . Rd (V.3.12)
94
vd
Pero idd = gm . vgsd y como vgsd = --------
2
dado que la unión de los terminales de fuente de los transistores T1 y T2 queda a tierra virtual. La ecuación (V.3.12) resulta:
vd
Vod = 2 . gm . ------- . Rd = gm . vd . Rd y la ganancia de tensión diferencial AVd = gm . Rd
2
Se concluye entonces que también aquí la carga activa vuelve a duplicar la ganancia del amplificador diferencial, cosa que no
ocurría en un NMOS, dado que no existen espejos de corriente, pues dinámicamente nada obliga a que los transistores de carga tengan
igual vGS debiendo resaltarse nuevamente que la ganancia obtenida por una de estas etapas es importante siempre y cuando la carga RL
sea también alta.
Si dicha RL >> (rds / 2) entonces para tecnologías modernas es posible conseguir ganancias de entre 20 y 100 veces.
Las configuración descripta en la figura V.17.6 en base a la tecnología CMOS y haciendo uso del sistema de carga activa,
que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con transistores bipolares si
todo el circuito es simétrico anulan la corriente de modo común en la carga arrojando como resultado un rechazo prácticamente infinito.
También como en ese caso en la realidad las relaciones de rechazo de modo común que se obtienen son valores finitos debido a las
inevitables desigualdades en estos componentes que conforman la etapa de entrada.
Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnología bipolar y arrojan como
resultado la aparición de tensiones residuales en la salida del Op.Amp. de magnitud similar y serán estudiadas en el Capítulo 8 del
presente trabajo.
Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por naturaleza,
se registra una tensión residual de entrada incluso si todos estos componentes semiconductores están perfectamente igualados. Se trata en
este caso de una tensión residual de característica sistemática y la única forma en que puede reducirse al mínimo es mediante un diseño
adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnología bipolar debido a que en ella es posible conseguir un alto
valor de ganancia por etapa.
V.3.5.- Amplificadores Operacionales de CMOS:
La mayor parte de los Op.Amp. de CMOS están diseñados para utilizarse como parte de un circuito integrado de muy alta
densidad de integración (VLSI – muy alta escala de integración). En este entorno restringido de uso, a diferencia del Op.Amp. tipo 741
por ejemplo (diseñado para propósitos múltiples), las especificaciones del dispositivo se pueden relajar siendo menos estrictas, a cambio
de un circuito más sencillo y que como contrapartida ocupe un área de silicio mucho más pequeña. Tal es así que la mayor parte de los
Op.Amp. de CMOS no tienen etapa de salida de gran señal, pero si en un chip de VLSI, fuese necesario que mediante este amplificador se
exciten cargas fuera del chip, estos pocos Op.Amp. suelen estar equipados con una etapa de salida del tipo clásico.
En la figura V.17.9 se presenta una arquitectura de Op.Amp. CMOS conocida como configuración de dos etapas. El circuito
se alimenta con dos fuentes de alimentación simétricas que normalmente proveen tensiones comprendidas entre 2,5 y 5 V. En el esquema
el generador de corriente de referencia IREF puede ser externo al C.I. o bien puede ser resuelto en el mismo chip por la solución
presentada ya en la figura V.17.5. Así la fuente espejo conformada por los transistores T8 y T5 alimenta al par diferencial T1 y T2
con la pertinente corriente de polarización. De acuerdo con la expresión (V.38) se diseña la constante B de T5 a los efectos de obtener el
valor adecuado para la etapa de entrada. Dicho par diferencial de entrada se carga con la fuente espejo fomada por T3 y T4 de esta forma
la etapa de entrada es idéntica a la estudiada precedentemente.
La segunda etapa esta constituida por el transistor T6 en una configuración de fuente común, cargado mediante la técnica de
carga activa por medio del transistor T7 en una configuración fuente común. Como veremos oportunamente y tal como ocurre en el 741,
el circuito R – Cc tiene como objetivo llevar a la práctica la compensación necesaria para evitar las oscilaciones. La ganancia diferencial
de la primera etapa se vio ya que resulta ser
AVd1 = - gm1 . (rds2 // rds4 )
95
Figura V.17.9
mientras que en la segunda etapa, el fuente común con la carga activa presentan una ganancia:
AV2 = - gm6 . (rds6 // rds7 )
con lo que la ganancia a lazo abierto, en C.C. y muy bajas frecuencias y con la salida a circuito abierto resulta:
A = AVd1 . Av2
pudiéndose conseguir valores típicos comprendidos entre unas 3000 y 5000 veces.
96
En otros C.I. y para obtener ganancias más elevadas se puede utilizar como carga activa una fuente de corriente en base a la
fuente Wilson o bien cascodo y una configuración diferencial también en base al cascodo, todo ello realizado en tecnología MOS, tal
como se observa en el circuito de la figura V.17.10. En dicho circuito los transistores T1C y T2C son los transistores cascodo para el
amplificador diferencial formado por los transistores T1 y T2 y operan en la configuración compuerta común (tierra virtual en sus
terminales de compuerta unidos entre sí) y por ello elevan la resistencia de salida del transistor T2 ya que de acuerdo a la ecuación III.36:
Por otra parte los transistores T3 , T4 y T3C , T4C conforman un espejo doble de corriente en una configuración tipo
Wilson si la observamos desde el terminal de salida de esta etapa, todo ello operando como carga activa de la configuración diferencial
recién analizada y por consecuencia logra duplicar la corriente diferencial en dicho punto de conexión de la carga, tal como ocurría en la
figura V.17.7. La diferencia es que ahora la resistencia de salida de esta configuración Wilson (recordando la alta resistencia de entrada en
la compuerta de T4 ) resulta ser también:
y la resistencia de salida de la etapa quedará como Ro = Ro2C // Ro4C pudiendo llegar a ser dos ordenes de magnitud superior (100
veces superior ) a la del circuito de la figura V.17.7 (rds /2), con la consecuente mejora en la ganancia diferencial de esta etapa.
Las configuraciones descriptas en las figuras V.17.6, V.17.9 y V17.10 en base a la tecnología CMOS y haciendo uso del
sistema de carga activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con
transistores bipolares, si todo el circuito es simétrico anulan la corriente de modo común en la carga arrojando como resultado un rechazo
prácticamente infinito. También como en ese caso en la realidad las relaciones de rechazo de modo común que se obtienen son valores
finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de entrada.
Parámetros Residuales:
Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnología bipolar y arrojan como
resultado la aparición de tensiones residuales en la salida del Op.Amp. de magnitud similar y serán estudiadas en el Capítulo 8 del
presente trabajo.
Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por naturaleza,
se registra una tensión residual de entrada incluso si todos estos componentes semiconductores están perfectamente igualados. Se trata en
este caso de una tensión residual de característica sistemática y la única forma en que puede reducirse al mínimo es mediante un diseño
adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnología bipolar debido a que en ella es posible conseguir un alto
valor de ganancia por etapa.
Para comprender como se pude presentar una tensión residual de características sistemática retornemos al circuito de la figura
V.17.9 con los dos terminales de entrada cortocircuitados y conectados a masa (sin señal). Si la etapa diferencial de entrada incluida su
carga activa esta perfectamente balanceada entonces la tensión que aparece en el terminal de drenaje de T4 será igual a la de drenaje del
transistor T3 que es (-Vss + VGS4 ) y como con este mismo potencial se encuentra alimentada la compuerta de T6 , la corriente por el
canal de este T6 estará relacionada con la del canal de T4 que es igual a I según:
B6
ID6 = ------- . I
B4
Para que no aparezca tensión residual a la salida esta corriente debe ser exactamente igual a la corriente suministrada por T7
en tanto que esta última, se encuentra relacionada con la corriente 2.I del transistor T5 que alimenta al amplificador diferencial según:
B7
ID6 = ------- . 2.I
B5
quiere decir entonces que para que ambas corrientes de los transistores T6 y T7 sean idénticas debe satisfacerse que:
B6 B7
------- = 2 . -------
B4 B5
97
y se esta condición no se satisface, aparece la nombrada tensión residual de característica sistemática.
Entre otras las técnicas de diseño cuidadoso antes referidas sugieren disponer la menor cantidad de transistores apilados entre
las tensiones +VDD y -VSS que deban respetar la condición precedentemente señalada.
V.3.5.- El Amplificador Operacional de CMOS de cascodo doblado:
Si en el circuito de la figura V.17.10 cada uno de los seis transistores ubicados debajo de T1 y T2 se sustituyen por sus
complementarios y al grupo de los seis se los desconecta de –VSS se “doblan” (los cables) y se los conecta al +VDD se obtiene el
circuito que se muestra en la figura V.17.11 en donde puede apreciarse que además del doblado se ha agregado otra fuente de corriente,
la conformada por los transistores T6 y T7 . El circuito resultante es llamado cascodo doblado y opera en forma semejante al circuito
cascodo de la figura V.17.10 .
La diferencia es que ahora se conectan solo tres transistores apilados entre ambas fuentes e lugar de los cinco que se pueden
observar en el cascodo convencional, arrojando ello una ventaja en términos de residuo sistemático y rechazo del modo común.
Soluciones como esta pueden observarse en los diagramas esquemáticos suministrados por el fabricante de los amplificadores
operacionales CMOS tipo OPA705 , OPA2705 u OPA4705 (Texas Instruments – Burr Brown), tal como el que se agrega en la figura
V.17.12 a continuación:
Figura V.17.12
98
VI - Fuentes de Alimentación Sencillas
CAPITULO VI - Fuentes de Alimentación Sencillas:

VI.1. - INTRODUCCIÓN:
La mayoría de los circuitos o dispositivos electrónicos requieren una fuente de energía para su
funcionamiento y solo algunas veces dicha fuente de energía es directamente la red de energía urbana (de 220 V - 50
Hz. en nuestro país), ya que como se vio hasta aquí, la mayor parte de los componentes activos necesitan alimentarse
con energía eléctrica con forma de señal continua, tal como ocurre para satisfacer los requisitos de polarización, por
ejemplo, lo que da lugar a la necesidad de utilizar otros dispositivos para proveerlas que son las llamadas Fuentes de
Alimentación, que en una primera parte se estudian en el presente Capítulo.
Existen diversos tipos o configuraciones circuitales con que se resuelven estas fuentes de alimentación,
desde los circuitos tradicionales mas simples hasta aquellas configuraciones complejas generadas para satisfacer los
severos requisitos de algunos circuitos de carga, sin embargo para todas ellas puede intentarse la misma definición
como “aquel circuito o dispositivo electrónico que tiene como misión convertir una potencia eléctrica con forma de
señal variable (en general proveniente de la red urbana o comercial de energía eléctrica) en una potencia eléctrica
con forma de señal continua sobre la carga.
El objetivo del presente Capítulo es el estudio detallado de las características de las fuentes de alimentación
tradicionales y de arquitectura sencilla de manera de permitir su diseño y construcción, con la finalidad de alimentar
a cualquiera de los circuitos amplificadores que se estudian en los restantes Capítulos.
En relación con la arquitectura básica de estos dispositivos, de acuerdo con las funciones que cumplimenta
cada uno de los integrantes de los mismos, se pueden identificar las siguientes partes:
• Transformador: Su función primaria es la de proveer una aislación de los bornes de la red (ya que estos
presentan un potencial con respecto a tierra) así como adaptar el valor de tensión de dicha fuente de energía
primaria o de red de 220 V (eficaces y con una cierta tolerancia) al valor de tensión de C.C. requerido por la
carga. Secundariamente resuelve la adecuación de los terminales de salida de dicha fuente de energía primaria a
los correspondientes a la entrada de los Circuitos Rectificadores que se describen a continuación;
• Circuito Rectificador: Se trata de un circuito eléctrico cuya función básica es convertir una forma de señal con
valor medio nulo, tal como la senoidal o de corriente alterna de 220 V - 50 Hz. y que provee la fuente de energía
primaria, en una forma de señal unidireccional (aunque no perfectamente constante) con valor medio distinto de
cero, función esta que se denomina comúnmente “rectificación”. Tal como veremos enseguida, existen distintas
configuraciones que satisfacen este requisito. Por ahora solo interesa notar que en todas ellas se utilizan los
llamados “Diodos Rectificadores o Diodos Semiconductores”.
• Dependiendo del tipo y los requerimientos de los circuitos de carga, entre el circuito rectificador y el circuito de
carga pueden disponerse los circuitos de filtrado o Filtro y los circuitos reguladores o Regulador, destinados a
reducir el contenido armónico de la energía eléctrica de salida del rectificador y contribuir a que el valor de
tensión asociado a dicha energía se mantenga invariable a pesar de las variaciones de la carga y de la tensión de
red.
VI.2. - CARACTERÍSTICAS DE LOS CIRCUITOS RECTIFICADORES:
Realizaremos a continuación un estudio de las características básicas de Fuentes de Alimentación

elementales solamente compuestas por el Transformador y el Circuito Rectificador conectadas a circuitos de carga
resistivos puros, de modo que en esta primera etapa no se considerarán ni a los circuitos Filtro ni a los circuitos
Reguladores. Para que tal análisis sea simple seguidamente procederemos a considerar ciertas hipótesis de
idealización de los componentes constitutivos de modo tal que los apartamientos entre las características de tales
componentes ideales con las que corresponden a los reales serán consideradas mediante modelos o circuitos
equivalentes en forma similar a los realizado hasta el presente.
VI.2.1. - Rectificador Monofásico de Media Onda:
La fuente de alimentación integrada como antes quedó dicho, que responde a esta nomenclatura se
representa en la figura VI.1., en donde puede apreciarse la conexión de la fuente de energía primaria “v” sobre el
primario del transformador. El secundario del transformador, en este caso realizado con un solo devanado y por tal
227
motivo denominado también secundario monofásico, se encuentra conectado al circuito rectificador que consta, en
este caso, de solo un diodo semiconductor conectado en serie con dicho secundario y con la carga R.
Un transformador real puede ser estudiado como un elemento de comportamiento ideal al que se le agregan
ciertos componentes representativos de las características del comportamiento real que se separan del ideal o
componentes de error. Por ejemplo las pérdidas de potencia que tienen lugar en un transformador real y que
generalmente se cuantifican a través del Rendimiento o Eficiencia de la transformación, reconocen dos efectos
diferentes; las perdidas en el hierro o núcleo del transformador y las originadas por las resistencias ohmicas del
alambre de cobre con que se realizan los devanados primario y secundario. En este estudio y por su trascendencia,
solo tendremos en cuenta mediante componentes de error a las resistencias de los devanados, mientras que las
pérdidas en el hierro se integrarán en el conjunto de pérdidas de la fuente para dar lugar al rendimiento de la misma.
Tal como puede comprobarse en la figura VI.1. np y ns son respectivamente el número de vueltas de los
arrollamientos primario y secundario del transformador. En consecuencia suponiendo un factor de acoplamiento unitario,
de la consideración de que los flujos electromagnéticos de ambos devanados deben ser iguales y dado que éstos resultan
proporcionales a dicho número de vueltas y a la corriente que atraviesa a tales arrollamientos es posible plantear que:
ns Iprimario Vsecundario
np . Ip = ns . Is por lo que n = ------- = ------------ = -------------- (VI.1.) llamada relación de transformación
np Isecundario Vprimario
Siendo RC la resistencia de carga conectada sobre el secundario del transformador, la impedancia de entrada o en
bajas frecuencias resistencia de entrada de dicho transformador esta vinculada con dicha resistencia de carga según la
relación:
Vprimario Vsecundario RC
Rent = ----------- = -------------------- = --------- (VI.2.) y de igual manera: Rsal = n2 . RF (VI.3.)
Iprimario n2 . Isecundario n2
en donde RF es la resistencia conectada sobre el arrollamiento primario del transformador.
Si en la expresión (VI.3.) consideramos a la resistencia del arrollamiento primario rp como resistencia conectada
en el circuito primario del transformador ideal, entonces ésta se verá reflejada a la salida del secundario con un valor (n2 .
rp ). En consecuencia, teniendo en cuenta simultáneamente a la resistencia ohmica del devanado secundario rs , para un
transformador real y simplificado según lo antedicho, es posible realizar una representación mediante un transformador
ideal al que en serie con su secundario le conectamos como componente de error a la resistencia total de perdidas de ambos
arrollamientos:
RPer = rs + n2 . rp
tal como se muestra en la figura VI.2.
228
De la misma manera un diodo semiconductor real, cuyas características fueron analizadas en el inicio del Capítulo
I, con una curva característica tal como muestra la figura VI.3.a., atento a que las tensiones de umbral (Vu ) son siempre
despreciables frente a los valores de tensión a que son sometidos en los circuito rectificadores, puede ser representado
mediante la conexión serie de un diodo ideal ( resistencia nula con polarización directa e infinita con polarización inversa)
con una resistencia de valor RD promedio de las resistencias estáticas que presenta el diodo real en la región de operación
como rectificador, es decir muy por encima de la tensión de umbral, tal como se indica en la figura VI.3.b.
En consecuencia, introduciéndose estas hipótesis de simplificación, el estudio de la fuente de alimentación basada

en el circuito rectificador de media onda del la figura VI.1. puede ser realizado mediante el circuito equivalente
aproximado con componentes ideales que se indica en la figura VI.4., notándose que todos los componentes de
apartamiento o de error pueden ser integrados en una sola resistencia conectada en el secundario y en serie con la carga, de
valor:
RT = RD + rs + n2 . rp (VI.4.)
En este circuito, la tensión del secundario del transformador, que llamamos vL posee una forma de señal
aproximadamente senoidal impuesta por el generador de tensión ideal “v”, conectado sobre el primario y que simboliza a
la red de energía urbana, y en consecuencia se expresa matemáticamente mediante:
vL = 1,41 .VL . sen (wt) con el valor eficaz: VL = n . V = n . 220 V y w = 2 . π . f = 6,28 . 50 = 314 (1/s)
La corriente sobre el secundario del transformador que atraviesa el diodo (IF ) y que se cierra por el circuito de
carga responde, en este caso, a una forma de señal bien conocida como una senoidal rectificada de media onda, tal como se
representa en la figura VI.5. cuyo máximo valor IoM resulta ser:
1,41 . VL
IoM = ---------------- = IFMAX (VI.5.)
(RT + R )
y que en consecuencia es el máximo valor de la corriente que atraviesa la carga R.
229
El valor característico Io también señalizado en la gráfica de la figura VI.5. se corresponde con la definición de
Valor Medio o de Componente Continua de la corriente en la carga y coincidente con la del diodo (IFAV ) y de acuerdo con
el llamado factor de forma de dicha señal resulta ser:
IoM 1,41 R
Io = IFAV = -------- y sobre la carga Vo = Io . R = --------- . VL . --------------- representa el
π π RT + R
Valor Medio o de C.C. de la tensión sobre la carga, o sea la variable que es de sumo interés en la fuente de alimentación y
que en este circuito resulta ser:
R
Vo = 0,45 . VL . -------------- (VI.6.)
RT + R
comprobándose que salvo en el caso en que la fuente se encuentre levemente cargada y R sea grande (R >> RT ), la
tensión de salida de la fuente de alimentación sobre la carga depende de la carga, configurando ello una característica de
limitada Regulación.
Por otra parte, para la misma forma de señal de la figura VI.5. y por medio de la definición del factor de cresta, se
puede determinar que el Valor Eficaz de esta corriente en el diodo ( IFRMS ) y en la carga ( Ioef ) resulta ser:
IoM
Ioef = -------- = IFRMS
2
por lo que el valor eficaz de la tensión sobre la carga resultará:
IoM
Voef = Ioef . R = ------- . R y teniendo en cuenta (VI.5.) y (VI.6.) :
2
R
Voef = 0,707 . VL . -------------- (VI.7.) o también: Voef = 1,57 . Vo (VI.7’.)
RT + R
Asimismo, dado que para la tensión sobre la carga se conserva la misma forma de señal de la corriente en la
misma y representada en la figura VI.5. el valor máximo de la tensión sobre la carga es:
R
VoM = 3,14 . Vo = 1,41 . VL . ----------- (VI.8.)
RT + R
230
En lo que precede se obtuvieron relaciones entre los valores característicos de corrientes y tensiones en la carga y
sobre los diodos cuando se encuentran en conducción, restaría por ahora realizar lo propio para estudiar el desempeño del
secundario del transformador, es decir, a partir de (VI.6.) la tensión eficaz del secundario del transformador resulta:
RT
VL = 2,22 . (1 + ------- ) . Vo (VI.6’.)
R
y por tratarse de secundario con una sola fase o un circuito rectificador que comprende una sola rama, la corriente eficaz en
dicho secundario es la misma que atraviesa al diodo o la que se drena por la carga, por lo tanto:
IL = 1,57 . Io (VI.7’.)
Finalmente la potencia eléctrica que se debe disponer en el secundario del transformador, también llamada Volt-
Ampere del Secundario resultará:
RT RT
V.A.s = VL . IL = 2,22 . (1 + ------- ) . Vo . 1,57 . Io = 3,48 . (1 + -------) . Vo . Io (VI.9.)
R R
indicándonos esta última que, en el mejor de los casos (R >> RT ) por cada Watt de consumo de C.C. en la carga se debe
disponer de un transformador con una capacidad de potencia de su circuito secundario de 3,5 Watt representando ello una
muy baja Utilización.
VI.2.2. - Rectificadores de Onda Completa:
Las dos configuraciones que producen una rectificación llamada de onda completa ya que aprovecha el ciclo
“completo” de la señal senoidal se indican en las figuras VI.6. y VI.7. Para ambos circuitos la corriente en la carga io
adopta una forma de señal tal como se representa en la figura VI.8., en donde nuevamente el valor máximo o de pico de la
misma, continua siendo el indicado en la expresión (VI.5.) con la única aclaración de que en el circuito Bifásico de Media
Onda de la figura VI.6. ello requiere una exacta simetría entre los dos medios devanados secundarios y entre ambos diodos,
mientras que en el circuito Puente o Monofásico de Onda Completa de la figura VI.7. al haber siempre dos diodos en serie
conduciendo se tiene una resistencia RT un tanto superior.
Para ambos circuitos y atento los distintos valores de factores de forma y de cresta de la señal representada en la
figura VI.8. comparados con los correspondientes al de la figura VI.5., al aplicar las mismas definiciones de las corrientes y
tensiones en la carga se obtiene:
1,41 . VL
-El valor máximo de la corriente en la carga, como quedo dicho: IoM = ---------------- = IFMAX (VI.5’.)
(RT + R )
-El valor medio o de Componente de Continua de la corriente en la carga, dado el factor de forma de la señal
rectificada de onda completa, es ahora:
231
2 .IoM 2,82 R
Io = -------- y la tensión sobre la carga Vo = Io . R = --------- . VL . -------------- o sea
π π RT + R
R
Vo = 0,90 . VL . -------------- (VI.10.)
RT + R
-El valor eficaz de la corriente en la carga, dado el factor de cresta de la señal rectificada de onda completa resulta:
IoM
Ioef = --------
1,41
por lo que el valor eficaz de la tensión sobre la carga resultará:
IoM
Voef = Ioef . R = ------- . R y teniendo en cuenta (VI.5’.) y (VI.10.) :
1,41
R
Voef = VL . -------------- (VI.11.) o también: Voef = 1,11 . Vo (VI.11’.)
RT + R
-Dado el valor máximo de la corriente expresado por la (VI.5’.) y la relación entre C.C. y valor eficaz del secundario del
transformador (ecuación VI.10.) el valor máximo de la tensión en la carga es:
R
VoM = 1,41 . VL . ----------- = 1,57 . Vo (VI.12.)
RT + R
Por su parte atento a que en ambos circuitos rectificadores se tienen dos ramas, integradas por D1 y D2 en el
circuito bifásico de media onda de la figura VI.6. y compuestas por D1 y D2 en serie y D3 y D4 también en serie en el
circuito monofásico de onda completa de la figura VI.7., y dado que los valores medios o de componente de continua se
suman linealmente, por los diodos rectificadores la componente de continua de la corriente es la mitad de la se tiene en la
carga. En cambio debido a que los valores eficaces se suman cuadráticamente, ambos valores característicos de la corriente
en los diodos rectificadores resultan:
IFAV = 0,5 . Io e IFRMS = 0,785 . Io mientras que el valor máximo repetitivo IFMAX = 1,57 . Io
Finalmente en el secundario del transformador se tendrán las siguientes relaciones
- El valor eficaz de la tensión en cada rama o fase del secundario del transformador, a partir de la ecuación (VI.10.) es :
RT
VL = 1,11 . (1 + ------- ) . Vo (VI.10’.)
R
-En cuanto al valor eficaz de la corriente en cada rama o fase del secundario del transformador se requiere realizar una
diferenciación entre el circuito bifásico y el monofásico ya que mientras que en el bifásico de media onda de la figura VI.6.
por cada arrollamiento secundario debe circular una corriente capaz de mantener el valor eficaz de la corriente por una
rama del circuito rectificador, en el tipo puente de la figura VI.7. por su único arrollamiento secundario debe circular una
corriente eficaz suficiente como para mantener el valor eficaz de la corriente por las dos ramas del circuito rectificador.
Así:
• EN EL CIRCUITO BIFÁSICO DE MEDIA ONDA
CON TRANSFORMADOR CON PUNTO MEDIO : IL = IFRMS = 0,785 . Io (VI.13.)
por lo que la potencia o voltamperios del secundario, es decir de los dos arrollamientos secundarios:
RT RT
V.A.s = 2 . VL . IL = 2 . 1,11 . (1 + ------- ) . Vo . 0,785 . Io = 1,74 . (1 + -------) . Vo . Io (VI.14.)
232
R R
• EN EL CIRCUITO MONOFÁSICO DE ONDA COMPLETA

O RECTIFICADOR TIPO PUENTE:
IL = ( IFrms2 + IFrms2 ) = 1,11 . Io (VI.15.)
y en consecuencia
RT RT
V.A.s = VL . IL = 1,11 . (1 + ------- ) . Vo . 1,11 . Io = 1,23 . (1 + -------) . Vo . Io (VI.16.)
R R
VI.3. - FACTOR DE ONDULACIÓN - CIRCUITOS FILTRO:
Al observar las formas de señal de la corriente en la carga o bien la de la tensión sobre esta última, para los
tres circuitos analizados, se deduce que los mismos no cumplen con la misión asignada a las fuentes de alimentación
ya que no se obtiene una forma de señal continua sino que solo se consigue que la corriente en la carga sea del tipo
unidireccional pero pulsante. Dichos pulsos fluyen en la carga con mayor o menor frecuencia de repetición según se
trate de circuitos rectificadores de onda completa o de media onda, respectivamente. Se dice entonces que la energía
eléctrica entregada a la carga posee cierta cantidad de “ondulación” o “riple”, o en otras palabras, que en la carga,
además de tenerse la componente continua existen otras componentes variables en el tiempo.
Tal hecho se ve reflejado si se expresa a las señales de las figuras VI.5. y VI.8. que corresponden a la
corriente en la carga, según la serie de FOURIER:
1 1 2 cos(2wt)
• Rectificación de media onda : io = IoM . [ ----- + ----- . sen (wt) + (- ----- ) . -------------- + ..........]
π 2 π 3
(a) (b)
2 4
• Rectificación de onda completa: io = IoM . [ ----- - ----- . sen (2wt) + .........]
π π
(a) (b)
En ambas expresiones los términos (a) representan a la componente continua que es la que interesa en estos
dispositivos, mientras que los demás términos representan a la ONDULACIÓN. Para ambas expresiones entre las
componentes variables en el tiempo, los términos (b) resultan ser el 40 al 50 % del total del contenido armónico u
ONDULACIÓN. Por ello con muy buena aproximación puede suponerse a este termino (b) como el representativo
de las componentes variables u ondulación. Analizando dicho término se ve que en el rectificador monofásico de
media onda, la frecuencia de la ondulación (Fr) resulta ser coincidente con la frecuencia de la red (F), mientras que
en ambas configuraciones de onda completa se tiene que Fr = 2 . F .
En algunas aplicaciones, por así tolerarlo la carga, no resulta inconveniente la presencia de las mencionadas
componentes u ondulación, tal el caso de un cargador de baterías, mientras que en otras aplicaciones tal como la
alimentación a nuestros circuitos amplificadores la presencia de tales componentes es altamente perjudicial, por lo
que aparece la necesidad de utilizar los circuitos FILTRO.
Antes de iniciar el estudio de estos nuevos componentes de circuito de las fuentes de alimentación
convengamos que su función se verá tanto mas facilitada cuanto mayor sea la separación de frecuencias entre la C.C.
y la frecuencia de la componente fundamental del contenido armónico o frecuencia de ondulación (Fr). Se deduce
entonces la ventaja que en este sentido presentan los circuitos rectificadores de onda completa frente a los de media
onda.
A los efectos de cuantificar el contenido de componentes variables en la corriente o de la tensión en la
carga, para las fuentes de alimentación se define el llamado FACTOR DE ONDULACIÓN o RIPLE según la
siguiente expresión:
VALOR EFICAZ DE LAS COMPONENTES VARIABLES
233
Γ = ------------------------------------------------------------------------------
VALOR MEDIO O DE C.C.
particularizando:
I’oef V’oef
Γ = ----------- ó Γ = ----------
Io Vo
en donde I’oef y V’oef son los valores eficaces de solo las componentes variables, excluida la componente continua
o valor medio Io o Vo.
2π
Entonces: 1
I’oef = [ ------- . (io - Io )2 . dwt ]0,5 = (Ioef2 - Io2 ) 0,5 con lo que reemplazando en Γ :
2.π 0
Ioef2
Γ = ( -------- - 1 ) 0,5 (VI. 17.)
Io2
Reemplazando los valores eficaces en función de las relaciones ya obtenidas para cada tipo de rectificación:
• EN EL CIRCUITO MONOFÁSICO DE MEDIA ONDA

CON TRANSFORMADOR según (VI.7’.) Voef = 1,57 . Vo por lo que:
Γ = [(1,57)2 - 1]0,5 = 121 %
• EN EL CIRCUITO MONOFÁSICO DE ONDA COMPLETA

EN EL BIFÁSICO DE MEDIA ONDA según (VI.11’.) Voef = 1,11 . Vo por lo que:
Γ = 48,2 %
Los valores obtenidos precedentemente indican que para el circuito monofásico de media onda el valor
eficaz del total de las componentes variables es superior que la componente de continua de salida, por lo que el
circuito resulta relativamente malo para convertir energía de C.A. en energía de C.C.
Además se aprecia que, al menos teóricamente no existe diferencia entre el circuito bifásico y el monofásico
que rectifican onda completa (las componentes variables equivalen solo al 48 % de la C.C.) sin embargo conviene
aclarar que ello es así si las condiciones de simetría en ambos circuitos es perfecta, lo que equivale a considerar que
en el caso del circuito puente los cuatro diodos son idénticos y para el bifásico de media onda que además de
identidad de diodos la derivación central del secundario del transformador divida al mismo en dos partes
exactamente iguales.
De lo contrario aparece una diferencia de amplitud entre un semiciclo y otro que equivale a un contenido de
componentes variables de frecuencia coincidente con la red y por lo tanto el factor de ondulación supera el valor de
48 % antes visto.
Como quedó dicho precedentemente, la necesidad de disminuir el factor de ondulación requiere la

utilización de filtros. La expresión mas simple de un filtro consiste en un condensador conectado en paralelo con la
carga o bien la conexión serie de un inductor o la combinación de ambos componentes en dichas configuraciones,
circuitos estos que serán estudiados mas adelante.
VI.4. - TENSIÓN INVERSA DE PICO
Se denomina así al valor máximo de tensión que debe soportar el o los diodos rectificadores cuando no
conducen, valor éste que, como veremos, depende del circuito rectificador utilizado, del valor de la tensión del
secundario del transformador y algunas veces, del tipo de carga alimentada. Se trata de un nuevo parámetro que es
234
necesario analizar ya que como es sabido, en las características inversa del diodo pueden registrarse los efectos de
ruptura o avalancha en la unión con su consecuente destrucción.
Analizaremos en consecuencia la T.P.I. (tensión de pico inversa) que imponen cada uno de los circuitos
rectificadores recién vistos:
• En el circuito monofásico de media onda de la figura VI.4., cuando la tensión del secundario del transformador
se hace negativa, toda la tensión disponible en dicho secundario y a través de la carga, se encuentra aplicada
sobre el diodo rectificador. En el caso de carga resistiva el máximo valor de esta tensión es (1,41 . VL ) por lo
que para este circuito y dependiendo del tipo de carga, en las peores condiciones, el diodo debe poder soportar
una T.P.I. que relacionada con la tensión continua sobre la carga es:
π
T.P.I. = 1,41 . VL = 1,41 . --------- . Vo y por lo tanto T.P.I. = 3,14 . Vo
1,41
• En el circuito rectificador bifásico de media onda de la figura VI.6., al ser positiva la tensión del secundario del
transformador se encuentra D1 cerrado mientras que D2 permanece abierto. Entonces el cátodo de D2 recibe , a
través de D1 (cerrado) , el potencial correspondiente a la fase 1 o medio devanado superior del secundario del
transformador y por otro lado al ánodo de D2 le llega el potencial del otro medio devanado del secundario del
transformador. Vale decir que en total e independientemente de la carga (para el análisis de la T.P.I. se recorre
una malla que no incluye a la carga), la tensión aplicada entre electrodos del diodo que no conduce es T.P.I. = 2
. 1,41 VL = 2,82 VL , por lo que en las peores condiciones los diodos que integran este circuito rectificador
deberán poder soportar una polarización inversa con un pico máximo de:
T.P.I. = 2,82 . VL y recordando que Vo = 0.90 VL resulta T.P.I. = 3,14 . Vo
Es decir que tiene el mismo valor que en el circuito monofásico de media onda pero la diferencia es que no
depende del tipo de carga.
• Por último para el circuito tipo puente de la figura VI.7., considerando a su vez una tensión del secundario del
transformador positiva, los diodos D1 y D2 se encontrarán conduciendo, mientras que D3 y D4 se comportan
como circuitos abiertos y dispuestos en paralelo entre si y con el único devanado secundario que dispone este
circuito, por lo que con independencia del circuito de carga, sobre cada uno de ellos cuando permanecen
abiertos se desarrollará una tensión cuyo valor máximo es:
T.P.I. = 1,41 . VL y recordando que Vo = 0.90 VL resulta T.P.I. = 1,57 . Vo
vale decir que resulta la mitad del valor que se observa en el circuito bifásico de media onda.
Esta constituye una nueva ventaja de este circuito rectificador de onda completa frente al que requiere doble
devanado secundario, lo cual lo hace especialmente aplicable para fuentes de altas tensiones a base de diodos
rectificadores semiconductores en donde los valores de T.P.I. que resisten estos elementos no es ilimitada.
VI.5. - GRADO DE UTILIZACIÓN DEL TRANSFORMADOR:
Uno de los componentes de mayor peso económico, que por su conformación física demanda un gran
espacio o volumen y que impone el peso total de la fuente de alimentación es el transformador. Se indicó ya la
función que cumple dicho componente en la fuente de alimentación. Veremos seguidamente la medida en que cada
uno de los circuitos rectificadores analizados aprovecha tales recursos demandados por el transformador y para tal
fin consideraremos el llamado Factor de Utilización.
Dicho factor de utilización medido en el secundario del transformador se define como:
235
Vo . Io
F.U.s (%) = -------------- . 100 (VI.18.)
V . A.s
La aplicación de esta definición a los tres circuitos rectificadores analizados que requiere la incorporación
de las relaciones que establecen las ecuaciones (VI.9.), (VI.14.) y (VI.16.) arroja los siguientes resultados si se
considera R >> RT :
• MONOFÁSICO DE MEDIA ONDA :
Vo . Io
F.U.s= ------------------- = 28,5 %
3,48 . Vo . Io
Esto significa que en este circuito rectificador solo se esta aprovechando menos del 30 % de la capacidad
de manejo de potencia con que debe dimensionarse el transformador.
A esto se suma el hecho de que en este circuito, tanto en el primario como en el secundario del
transformador la corriente que circula lo hace con una forma de señal del tipo pulsante, tal como la representada en
la figura VI.5., y por lo tanto con una componente de continua que produce en el núcleo de hierro una magnetización
permanente desembocando ello en un sobredimensionamiento de dicho núcleo.
• BIFÁSICO DE MEDIA ONDA (Transformador con punto medio) :
Vo . Io
F.U.s= ------------------- = 57,5 %
1,74 . Vo . Io
En este circuito rectificador ya se esta aprovechando un 57 % de la capacidad de manejo de potencia con

que debe dimensionarse el transformador. Asimismo si bien en cada medio devanado secundario del transformador
la corriente que circula lo hace con una forma de señal del tipo pulsante, tal como la representada en la figura VI.8.,
es decir con una componente de continua que produce en el núcleo de hierro una magnetización permanente, ahora
la forma de señal de la corriente que circula por el devanado primario es de forma de señal senoidal acarreando ello
un sobredimensionamiento inferior en la construcción de dicho núcleo comparando con el circuito monofásico antes
descripto.
• MONOFÁSICO DE ONDA COMPLETA (Tipo puente) :
Vo . Io
F.U.s = ------------------- = 81,5 %
1,23 . Vo . Io
Este valor representa una nueva ventaja de este circuito rectificador con respecto al circuito bifásico de
media onda y respecto también al monofásico de media onda ya que implica que a igual potencia de C.C. en la carga
(Vo . Io ) se requerirá el transformador mas pequeño y de menor peso y costo debido a que de su capacidad de
manejo de potencia o potencia de diseño, se esta aprovechando mas de un 80 %. Asimismo dado que la corriente que
circula por ambos devanados (primario y secundario) lo hace con una forma de señal senoidal, y por lo tanto sin
componente de continua, no se produce en el núcleo de hierro una magnetización permanente, no debiendo
contemplarse sobredimensionamiento por dicha razón.
VI.6. - RESUMEN DE CARACTERÍSTICAS DE CIRCUITOS RECTIFICADORES CON CARGA RESISTIVA:
En la Tabla VI.1. que se incluye en la pagina siguiente se han resumido las características de los tres
circuitos rectificadores precedentemente analizados y se han agregado asimismo los resultados que se hubieran
obtenido para otros circuitos polifásicos.
236
VI.7. - ESTUDIO DE CIRCUITOS RECTIFICADORES CON CARGAS REACTIVAS (USO DE FILTROS):
Quedo demostrado ya la necesidad de anteponer a la carga, después del circuito rectificador, un circuito que
contribuya a eliminar las componentes alternas de la tensión sobre la carga, de modo de disminuir el factor de
ondulación Γ. Asimismo se ha mencionado que tales circuitos estaban constituidos en general por inductores en
serie y/o capacitores en paralelo o derivación con la carga. En este trabajo y para esta nueva configuración,
especialmente para los filltros a base de capacitor en derivación resulta imprescindible realizar nuevamente un
estudio de comportamiento de modo que a la par de comprender su principio de funcionamiento ello permita aceptar
la utilización de ábacos o curvas que simplifican las tareas de proyecto.
Previo a ello y solo con fines conceptuales consideraremos el circuito de la figura VI.9. En forma general
puede afirmarse que a los conceptos del funcionamiento de este circuito rectificador de media onda se agrega ahora
la propiedad básica de la inductancia L de oponerse a las variaciones de la corriente que la atraviesa. Para mayor
simplicidad supondremos que tanto RT como la resistencia propia u ohmica del inductor L sean despreciables. Así la
ecuación diferencial que determina la corriente en el circuito durante el intervalo en que el diodo conduce es:
di
vL = L . ------ + R . i = 1,41 . VL . sen (wt) (VI.19.)
dt
Resolviendo esta ecuación y expresando su resultado en forma gráfica tomando como parámetro ajustable a
la relación entre la reactancia inductiva y la resistencia de carga [(w . L) / R] se llega a la familia de curvas
graficadas en la figura VI.10. en la que se representa el producto vo = i . R, normalizado respecto del valor
máximo de la tensión en el secundario del transformador.
Características Ideales de los Monofásico Bifásico de Monofásico trifásico de trifásico de hexafásico

Circuitos Rectificadores c/carga R de media media onda de onda media onda onda de media
onda completa completa onda
Tensiones de salida:
Tensión continua de salida 0,45 . VL 0,90 . VL 0,90 . VL 1,17 . VL 2,34 .VL 1,35 . VL
Vo
237
Tensión eficaz de salida 1,57 . Vo 1,11 . Vo 1,11 . Vo 1,02 . Vo Vo Vo

Voef
Valor máximo de la Tensión de 3,14 . Vo 1,57 . Vo 1,57 . Vo 1,21 . Vo 1,05 . Vo 1,05 . Vo

salida VoM
Corriente de salida:
Corriente media en cada rama del Io 0,5 . Io 0,5 . Io 0,333 . Io 0,333 . Io 0,167 . Io
rectificador IFAV
Corriente eficaz por rama 1,57 . Io 0,785 . Io 0,785 . Io 0,588 . Io 0,577 . Io 0,408 . Io
IFRMS
Valor máximo de la corriente 3,14 . Io 1,57 . Io 1,57 . Io 1,21 . Io 1,05 . Io 0,525 . Io

repetitiva por rama IFMAX
Valores del transformador:
Tensión eficaz del secundario por 2,22 . Vo 1,11 . Vo 1,11 . Vo 0,855 . Vo 0,424 . Vo 0,74 . Vo
rama VL (centro) (total) (resp.neutro) (resp.neutro) (resp.neutro)
Corriente eficaz del secundario por 1,57 . Io 0,785 . Io 1,11 . Io 0,588 . Io 0,816 . Io 0,408 . Io
rama IL
Voltamperios del secundario 3,48. Vo . Io 1,74. Vo . Io 1,23. Vo . Io 1,50. Vo . Io 1,05. Vo . Io 1,81. Vo . Io

V.A.s
Factor de Utilización del 28,5 57,5 81,5 66,6 95,2 55,2

secundario en %
Frecuencia fundamental de F (50 Hz) 2 F (100 Hz) 2 F (100 Hz) 3 F (150 Hz) 6 F (300 Hz) 6 F (300 Hz)
ondulacion Fr (Hz)
Porcentaje de ondulación 121 48,2 48,2 17,7 4 4

Γ (%)
Tensión Inversa de Pico: Carga R 3,14 . Vo ó 3,14 . Vo ó 1,57 . Vo ó 2,09 . Vo ó 1,05 . Vo ó 2,09 . Vo ó
1,41 . VL 2,82 . VL 1,41 . VL 2,45 . VL 2,45 . VL 2,83 . VL
Carga C 2,82 . VL 2,82 . VL 1,41 . VL
Tabla VI.1. - Características ideales de los Circuitos Rectificadores.
Se aprecia en estas gráficas que a medida en que el valor del parámetro aumenta, es decir cuanto mayor es
el valor de la inductancia de L, disminuye la ondulación, pero simultáneamente baja el valor medio o de C.C. de la
tensión en la carga. Además puede comprobarse que la presencia del inductor L hace incrementar el período durante
el cual el diodo conduce, a expensas de disminuir aquel en el que permanece abierto.
Debido a que aún para los circuitos rectificadores de onda completa, la necesidad de reducir el factor de
ondulación impone la utilización de inductores de muy alto valor de inductancia que se traduce en incremento de
costos, peso y volumen (ya que su constitución física es similar a la de los transformadores), sumado al hecho de que
la reducción del valor medio o de C.C. se traduce en un pobre rendimiento, este tipo de filtro practicamente no es
utilizado en las fuentes de alimentación sencillas.
238
VI.7.1. - Rectificadores con filtro de entrada a capacitor:
El método más usual para disminuir la ondulación en la salida de un rectificador consiste en el

emplazamiento de un condensador conectado en paralelo con la carga, tal como ilustra el circuito de la figura VI.11.
El funcionamiento en este caso se verá influenciado por la característica de que todo condensador almacena carga
durante el período de circulación de corriente por el diodo presentando entre sus extremos una tensión proporcional
a dicha carga almacenada, que tiende a mantener durante el período en que el diodo no conduce. En otras palabras el
funcionamiento se basa en el principio fundamental de que un condensador se opone a que la tensión entre sus
extremos varíe bruscamente.
Supongamos en principio que RT = 0 y que la salida de la fuente se encuentre a circuito abierto (R =

infinito). Si analizamos el comportamiento del circuito desde t = 0 a medida que se va desarrollando el primer
cuarto de ciclo, dado que el condensador C estaba descargado y no hay resistencia serie en el circuito, el diodo D
conduce y se establece una corriente i = iC (que cierra a través del diodo y de dicho condensador). Debido a esta
corriente el conndensador C se va cargando y al llegar la tensión
del secundario del transformador, a su valor máximo (1,41 . VL ) , el nivel de carga almacenada es tal que la
diferencia de potencial que se desarrolla entre sus terminales también alcanza un valor practicamente igual al valor
maximo de la tensión del secundario del transformador 1,41 . VL.
A partir de ese instante en que wt = 90 º y ya que C no tiene asociado ningún circuito de descarga (RT = 0
y R = infinito) el mismo mantiene permanentemente su carga y consecuentemente también el valor de tensión entre
sus terminales. En el siguiente cuarto de ciclo, es decir desde wt = 90 º hasta wt = 180 º la tensión del secundario
del transformador comienza a bajar haciéndose inferior a la debida a la carga del condensador. La diferencia de
potencial en extremos del diodo (vD = vL - vo ) a partir de dicho instante de tiempo se hace negativa y el diodo se
pasa a polarizar en forma inversa interrumpiéndose la corriente en el circuito.
La situación descripta se representa gráficamente en la figura VI.12 en donde se puede observar que para
tiempos posteriores a aquel en que el condensador C adquiere su máxima carga ( wt > 90º) , ésta se mantiene y por
lo tanto también la tensión de salida vo, por lo que la polarización del diodo siempre sigue inversa y el mismo nunca
más vuelve a conducir.
Particularmente en el semiciclo siguiente, es decir para wt comprendido entre 180º y 360º la tensión del
secundario del transformador se hace negativa por lo que pasa a reforzar la polarización inversa del diodo, de modo
tal que cuando en dicho secundario se produce el máximo valor negativo de la tensión es cuando se hace presente la
máxima tensión inversa en el diodo que en consecuencia resulta ser:
T.P.I. = 2 . 1,41 . VL = 2,82 . VL (VI.20.)
es decir doble de la que se registra en este mismo circuito rectificador cuando la carga es resistiva pura.
Este análisis aunque irreal, dadas las condiciones de idealización impuestas (RT = 0 y R = infinito), nos
permite sin embargo deducir los efectos que produce la presencia del condensador como filtro, esto es, disminución
del factor de ondulación, incremento en el nivel de la componente de continua de la tensión de salida, disminución
del período de circulación de corriente por el diodo y duplicación de la T.P.I. en el caso del circuito rectificador de
media onda, ya que en éste dicha característica depende del tipo de carga.
239
Es decir visto el efecto global puede concluirse que el condensador en paralelo a la carga como filtro,
mejora las características de las variables eléctricas desde el punto de vista de la salida de la fuente de alimentación o
de la carga, a expensas de mayores exigencias para el funcionamiento del o de los diodos rectificadores. Todavía
más, si se considera que en el circuito estudiado, en el instante de encendido de la fuente se registra un efecto
transitorio durante el cual el condensador se comporta como un corto circuito, la corriente por el diodo queda
únicamente limitada por la presencia de RT . Es por este motivo que entre las especificaciones típicas para los diodos
rectificadores semiconductores se suela incluir el dato de un valor máximo de corriente de pico no repetitiva que
llamaremos IFmax y que usualmente es superior al de pico repetitivo y que hemos llamado IFMAX .
En un circuito real en el que tanto RT como R toman valores finitos distintos de cero e infinito como antes
se suouso, si el condensador no se encuentra conectado la corriente y la tensión en la carga siguen una función
senoidal durante el período de conducción del diodo. Al incluir el condensador en paralelo con la carga, éste se va
cargando de modo que la tensión en sus extremos sigue a la tensión de entrada aplicada cuando el diodo conduce,
hasta un valor casi igual al máximo durante el primer semiciclo y así el condensador almacena carga. Luego cuando
la tensión del secundario del transformador es menor a su valor máximo, la tensión en el condensador la supera por
lo que el diodo se pasa a polarizar en forma inversa y deja de conducir.
A partir de alli el condensador C se descarga parcialmente a través de la carga R (ya que el diodo D abierto
impide el otro sentido) hasta que nuevamente la tensión del secundario del transformador sobrepasa a la resultante
de la carga del condensador. El diodo se vuelve a polarizar directamente y el capacitor nuevamente recibe carga
volviendose a repetir el proceso antes descripto.
Analicemos matemáticamente ambos estados del diodo:
a) Conducción del Diodo:
Despreciando la caida en RT , con D conduciendo la tensión del secundario del transformador aparece
directamente en la carga R. Por lo tanto la tensión sobre la misma sigue a la de entrada, es decir:
vo = 1,41 . VL . sen (wt)
pero durante que intervalo es aplicable esta ecuación ? La respuesta a este interrogante nos proporcionará la fracción
de tiempo durante la cual el diodo conduce.
El punto en donde el diodo D comienza a conducir lo llamaremos punto de umbral y aquel en que deja de
conducir se lo llamará punto de corte . Entre ambos puntos la corriente en el circuito podrá ser expresada por la
ecuación fasorial:
240
1 1
I = ( ------ + j w C ) . VL = [(-----)2 + w2 C2 ]0,5 . eJ arctag (wCR) . VL (VI.21.)
R R
entonces, considerando la forma de señal senoidal para vL , cun un valor máximo (1,41 VL) , y llamando Ψ =
arctag (wCR) , el valor instantáneo (i) de esta corriente será:
1
i = 1,41 . VL . (w2 C2 + ----- )0,5 . sen (wt + Ψ ) (VI.22.)
R2
La ecuación precedente nos indica que durante el período de conducción del diodo la corriente en el circuito
y por lo tanto que lo atraviesa posee una forma de señal senoidal, desfasada respecto de la red y con un valor
máximo que es tanto mayor cuanto mayor se haga el valor del condensador C. Por otra parte, llamando w t2 al
punto de corte, como por definición en él la corriente i se anula, es posible plantear que:
sen (w t2 + Ψ ) = 0 por lo que w t2 + Ψ = n . π con n cualquier número entero e impar.
En el primer ciclo n = 1, en el segundo n = 3 y asi sucesivamente, por lo que para el primer ciclo, el punto
de corte se produce en:
w t2 = π - arctag (wCR) (VI.23.)
observándose que nuevamente a medida que el condensador C aumente, el punto de corte se hace mucho más
pequeño que π , vale decir que disminuye el período de conducción del diodo.
b) Período de no conducción del diodo:
Durante el intervalo (w t2 - w t1 ) del semiciclo siguiente al analizado precedentemente, el diodo no

conduce y el capacitor se descarga a través de la carga con una constante de tiempo C . R. Por ello la tensión de
salida irá disminuyendo exponencialmente según una expresión del tipo:
-(t - t2)/RC
vo = A . e
Para determinar el valor de partida o constante A se debe observar que el mismo es el resultado del
producto del valor de la corriente i en el instante t2 (punto de corte) por la impedancia del paralelo C y R, es decir:
A = 1,41 . VL . sen (wt2 ) y en consecuencia: -(t - t2)/RC

vo = 1,41 . VL . sen(wt2 ) . e (VI.24.)
pudiéndose notar en este caso que la profundidad de la caída exponencial es tanto menor cuanto mayor es el valor de
capacidad del condensador C lo que esta indicando una mayor disminución del factor de ondulación y un incremento
en el valor de la componente de continua de la tensión de salida.
Las gráficas representadas en la figura VI.13.b. y VI.13.d corresponden a las expresiones (VI.22.) y
(VI.24.) vale decir que representan a la corriente que se establece en el circuito cuando el diodo conduce y a la
tensión sobre la carga mientras que las dos restantes corresponden a la forma de señal de la tensión del secundario
del transformador (VI.13.a) y a la corriente en el condensador (VI.13.c) y se pueden identificar los puntos de umbral
y de corte precedentemente determinados.
241
VI.7.2. - Curvas de SCHADE:
A partir del estudio precedente y las gráficas resultantes debe insistirse en que la corriente de pico repetitivo
que deben soportar los diodos rectificadores depende de la capacidad del condensador de filtro así como del nivel de
corriente continua en la carga. Al aumentar el valor de la capacidad del filtro para disminuir el factor de ondulación
disminuye el ángulo de circulación del diodo de modo que para sostener el nivel de corriente continua en la carga
debe necesariamente incrementarse el valor de pico de la corriente repetitiva en el diodo, que también se incrementa
si lo hace el consumo de C.C. en la carga.
Asimismo, el pico de corriente que se produce al conectarse el rectificador es grande para un circuito con
carga capacitiva, debido a que el condensador se halla descargado, y a la salida del rectificador se produce un
cortocircuito; la corriente queda limitada solo por la resistencia serie RT de la fuente de alimentación. Es por ello que
si bien hasta el presente se considero en este trabajo que dicha resistencia solo incluía a los componentes de error
representativos de las perdidas en los bobinados del transformador y la resistencia directa del diodo, en realidad la
misma deberá adoptar un valor de compromiso entre un valor mínimo que mantenga este pico de corriente por
debajo del nivel máximo que satisfaga las exigencias de regulación y de rendimiento del circuito. Ello significa que
en la practica dicha resistencia puede ser en ocasiones alcanzada mediante el agregado de un resistor en esa posición
del circuito.
Para el rectificador de onda completa el análisis no es mas que una extensión simple del precedente. El
capacitor recibiría el aporte de energía para su carga en el otro semiciclo (entre 180 y 360 º) y en consecuencia la
ondulación resulta mucho menor a la par que para igual valor de capacidad las exigencias sobre el diodo, tanto en lo
relativo a corriente de pico repetitivo como de tensión de pico inversa son significativamente inferiores.
242
Las relaciones matemáticas recién vistas fueron ampliamente estudiadas y sus resultados representados
gráficamente y se reconocen bajo la denominación de Curvas de SCHADE. Tales gráficos resultan suficientemente
exactos y permiten encarar proyectos de simples y practicas fuentes de alimentación, por supuesto, sin muchas
pretensiones. En tal sentido la figura VI.14. presenta el factor de ondulación como una función del producto w.C.R y
teniendo como parámetro a la relación entre la resistencia serie RT y la resistencia de carga R:
w.C.RCARGA
Figura VI.14.
Por su parte las figuras VI.15. y VI.16. que se incluyen en la página siguiente, proporcionan la relación de
conversión (Vo /1.41.VL ) en función nuevamente del producto w.C.R y con el mismo parámetro (RT /R ) para los dos tipos
de circuitos rectificadores, la primera para el monofásico de media oda y la restante validas para los circuitos bifásico de
media onda y monofásico de onda completa.
Mientras que en la figura VI.14. se obtiene un mínimo valor del producto w.C.R. necesario para mantener el
factor de ondulación por debajo del valor limite tolerado por la carga, para una buena regulación debe seleccionarse el
valor w.C.R en la parte plana de las curvas de las figuras VI.15. y VI.16.
Las figuras VI.17. y VI.18, agregadas más adelante, aportan un auxilio para el dimensionamiento de las corrientes
que deben soportar el o los diodos rectificadores ya que la primera de ellas representa la relación entre el valor eficaz y el
valor medio de la corriente por los mismos, otra vez en función del producto w.C.R y con la relación (RT /R ) como
parámetro, mientras que la restante expresa la relación entre el valor máximo o de pico repetitivo y el valor medio como
función de las mismas variables.
La utilización de dicha información gráfica la describiremos mediante la resolución de un problema de proyecto.
VI.7.3. - Ejemplo de Proyecto de Fuente de Alimentación Sencilla:
Supongamos tener necesidad de proyectar una fuente de alimentación para +12 V a un régimen de carga de 300
mA y con un factor de ondulación no superior al 3 %, disponiéndose de dos tipos de transformadores uno con secundario
monofásico y dimensionado para una potencia de secundario de 10 Watt y otro con secundario bifásico diseñado para la
mitad de dicha potencia en el secundario.
243
Figura VI.15.
Figura VI.16.
244
Figura VI.17
Figura VI.18.
• Los datos suministrados corresponden a la tensión continua en la carga, es decir Vo = 12 V y a la corriente continua en
la misma, es decir Io = 0,3 A por lo que el requerimiento de potencia de C.C. de la carga equivale a algo menos de 5
Watt y teniendo en cuenta los factores de utilización que es posible conseguir con los circuitos rectificadores
estudiados, se optará por el proyecto de un circuito rectificador monofásico de onda completa o tipo puente que
requiere el empleo de 4 diodos rectificadores en una disposición como la indicada en la figura VI.7.
Vo 12 V
245
• Ante tales requerimientos, la resistencia de carga que se debe considerar es: R = ------- = ---------- = 40 Ohm
Io 0,3 A
• A continuación se adopta el valor de la resistencia serie RT , para un primer cálculo comprendido entre un 1 % al 10
% de la resistencia de carga R , es decir:
0,4 Ohm < RT < 4 Ohm
tomando RT = 4 Ohm, la relación resulta:

RT
-------- = 10 %
R
• Con el valor del Factor de Ondulación máximo tolerado y la relación calculada en párrafo precedente ingresamos al
gráfico de la figura VI.14. y seleccionando la familia de corvas que corresponde al circuito rectificador monofásico de
onda completa determinamos el producto:
20
w . C . R = 20 con lo cual C = ------------------- = 1,59 . 10-3
6,28 . 50 . 40
Eligiendo el valor comercial por exceso más cercano se debe recalcular posteriormente en producto w.C.R
reingresando a las gráficas de la figura VI.14. para determinar la mejora en el factor de ondulación respecto de lo
solicitado en el problema. En nuestro caso con C = 1800 µF se tendrá:
w . C . R = 314 . 1,8 . 10-3 . 40 = 22,6 y Γ < 3%
• Operando ahora con la familia de curvas representativas de la relación de conversión de la figura VI.16., válidas para
el circuito rectificador monofásico de onda completa, al ingresar con el juego de valores w.C.R = 22,6 y (RT /R) = 10
%, se obtiene una relación:
Vo Vo 12 V
------------- = 0,76 por lo que VL = ---------------- = -------------- = 11,2 V
1,41 . VL 1,41 . 0,76 1,0716
por lo que la relación de transformación debe ser:

VL 11,2
n = --------- = ----------- = 0,0509
V 220
• Por tratarse de un circuito rectificador compuesto por dos ramas con diodos rectificadores, el valor medio de la
corriente por cada rectificador resulta ser la mitad de la componente de continua de la corriente en la carga. Además
con el auxilio de la familia de curvas de la figura VI.17. es posible obtener la relación entre el valor eficaz y dicho
valor medio, para lo cual ingresamos con la absisa:
RT IFRMS
2 . w . C . R = 45,2 y con el parámetro: ---------- = 5 % obteniendo --------- = 2,3
2.R IFAV
Io
en consecuencia con IFAV = -------- = 150 mA IFRMS = 2,3 . 0,15 = 345 mA
2
• A partir del gráfico de la figura VI.18. y con idéntica absisa y parámetro a los observados en la determinación del
paso precedente, puede obtener la relación entre el valor máximo de pico repetitivo y el valor medio de la corriente por
los diodos:
RT IFM
2 . w . C . R = 45,2 y con el parámetro: ---------- = 5 % obteniendo --------- = 5,5
2.R IFAV
en consecuencia con IFAV = 150 mA IFM = 5,5 . 0,15 = 825 mA
246
• La tensión de pico inversa que deberán soportar los diodos rectificadores es T.P.I. > 1,41 VL = 1,41 . 11,2 = 16 V
por lo que dado su valor y por razones de seguridad tomaremos T.P.I. = 35 V
• Considerando los valores de corriente de:
IFAV = 150 mA ; IFRMS = 345 mA y IFM = 825 mA y la T.P.I. > 35 V
se pasan a seleccionar los cuatro diodos rectificadores necesarios para este circuito, comprobándose que no se
sobrepase el valor máximo de la corriente de pico no repetitiva calculada por la expresión:
1,41 . VL 15,6
IFMAX = ------------ = ----------- = 3,9 A
RT 4
y si este último es inconvenientemente alto se debe aumentar el valor de RT y rehacer todos los cálculos.
• En nuestro caso seleccionamos a los diodos 1N4001, entre otras cosas en razón de que contamos con ellos en nuestro
stock o existencia en depósito y por que los mismos, de acuerdo con los datos que suministra MOTOROLA
SEMICONDUCTORS, tienen las siguientes características límite de funcionamiento:
- Tensión inversa de pico de trabajo (VRWM ) = 60 V como máximo.
- Valor medio de la corriente directa (IFAV ) = 1 A con carga resistiva y a temperatura ambiente de hasta 75 ºC.
- Valor máximo o de pico repetitivo de la corriente directa (IFM ) = π . IFAV = 3,14 A con carga resistiva o
inductiva.
- Valor máximo de pico no repetitivo (1 ciclo) de la corriente directa (IFSM ) = 30 A

que como puede comprobarse superan los requisitos resultantes de nuestro proyecto.
VI.8. - CIRCUITOS REGULADORES:
Los circuitos recién vistos resultan suficientemente eficientes en algunas aplicaciones en donde como ya se
adelantara los requerimientos de la carga no son muy estrictos. Por el contrario si se trata de circuitos de carga exigentes las
fuentes de alimentación hasta aquí estudiadas presentan algunos inconvenientes que seguidamente pasamos a analizar:
• Mala Regulación:
Las expresiones (VI.6.) y (VI.10.) marcan la dependencia de la tensión continua de salida respecto de la
resistencia de carga. Efectivamente, si consideramos a los circuitos hasta ahora estudiados a través de un modelo
equivalente de Thevenin tal como el indicado en la figura VI.19., mientras VT será la tensión de salida a circuito abierto
(sin carga), la resistencia interna o del equivalente Thevenin resulta ser la resistencia RT que hemos venido considerando
en los estudios precedentes. En consecuencia para una dada resistencia de carga, la corriente y tensión en la salida de la
fuente resultan:
VT R
Io = ------------ y Vo = VT . -----------
RT + R RT + R
luego, si la carga R varía, se modifica el valor de Io y cambiará el valor de la tensión en la carga Vo .
• Mala Estabilización:
Las mismas expresiones (VI.6.) y (VI.10.) también expresan que la tensión de salida de dichas fuentes de
alimentación dependen de la tensión del secundario del transformador (VL ) y ésta es, a través de la relación de
transformación “n”, una función directa de la tensión de red (V), de modo que si la red varía dicha variación se transferirá
directamente sobre la tensión de salida de la fuente.
• Deficiente filtrado:
247
Otro tipo de variación en el valor de la tensión de salida de la fuente de alimentación puede ser aquel originado
por la presencia de ondulación o riple ya que, tal como se comprueba en el ejemplo de aplicación desarrollado, una
disminución del factor de ondulación de modo que esta se torne imperceptible, requeriría tan altos valores de C y esto a su
vez tan exigentes condiciones de trabajo para los diodos rectificadores, que harían impracticable la solución.
• Dependencia de la Temperatura:
Conocida es la dependencia de los parámetros eléctricos de los semiconductores respecto de la temperatura. Puede
aceptarse entonces que se registren variaciones de la tensión de salida de la fuente de alimentación debido a modificaciones
en la temperatura ambiente de trabajo.
Una manera de describir matemáticamente estos grados de dependencias es a través del diferencial total, que
luego trasladado al campo incremental expresaría:
δ Vo δ Vo δ Vo
∆Vo = -------- . ∆V + -------- . ∆Io + -------- . ∆T + ...........
δV δ Io δT
En esta ecuación, las funciones que expresan la dependencia de la tensión de salida con las diferentes variables
consideradas, resultan aproximadamente lineal, de modo que sus primeras derivadas resulltan todas constantes que
redefinidas e incorporadas a dicha ecuación arroja como resultado:
∆Vo = SV . ∆V + Ro . ∆Io + ST . ∆T + ......
en donde:
Ro es la Resistencia de Salida de la Fuente de Alimentación.
SV es el Factor de Estabilización de la Fuente de Alimentaciómn
ST es el Coeficiente Térmico de la Fuente de Alimentación
pudiéndose definir tantos factores o coeficientes como variables se desee hacer intervenir.
Atento a que en la práctica se busca que ∆ Vo = 0 a dicha situación ideal puede aproximarse haciendo que todos
los coeficientes recién definidos sean lo más pequeños posible. Con el objeto de minimizar a dichos coeficientes SV , Ro y
ST se introducen los circuitos reguladores antes de conectar la carga sobre los circuitos antes analizados, dando lugar a las
fuentes de alimentación reguladas.
VI.8.1. - Regulación simple con diodo Zener:
Los circuitos discretos más simples, utilizados en fuentes reguladas económicas y de baja potencia son realizados
en base a diodos reguladores o Zener, en una configuración como lo ilustra el circuito de la figura VI.20. Estos diodos
semiconductores poseen una característica tensión-corriente similar a la presentada, en su momento, en la figura I.3. en
248
donde la tensión VR es la llamada tensión de referencia o de Zener y se encuentran específicamente diseñados para operar
en dicha región de trabajo.
En la actualidad se fabrican a base de Silicio, con tensiones de referencia comprendidas entre unos pocos volts
hasta la centena de Volt, con capacidad de disipación comprendida entre los mWatt y el orden de la centena de Watt. La
pendiente de la parte útil de esta característica depende de la resistencia dinámica del diodo zener (rz ), parámetro éste que
disminuye a medida que aumenta la corriente inversa Iz . Por efecto de la dispersión de fabricación se especifican con una
cierta tolerancia, de acuerdo con la cual el valor de la tensión de referencia se hallará comprendido entre un determinado
valor máximo y otro valor mínimo (VRMAX y VRmin ) .
En el circuito de la figura VI.20. se tiene:
I T = Iz + Io y Vo = V - Rs . IT
En estas expresiones se debe considerar que tanto Vo como Io son los valores nominales de tensión y corriente en
la carga, respectivamente, y que variando la carga, la corriente en esta última podrá fluctuar entre un cierto valor mínimo
(Iomin ) y otro máximo (IoMAX ) . Conforme lo que precede, el diodo zener se debe elegir de modo que su tensión de
referencia coincida con el valor nominal de la tensión en la carga (Vo), debiéndose recabar el mínimo valor de corriente
inversa en él, tal que corresponda a la región de trabajo de ruptura (Izmin )
De este modo se tendrá: It = Izmin + IoMAX
por lo que si varía la carga y por conseciuencia lo hace Io , dada la característica de funcionamiento del diodo zener, este
fuerza para mantener Vo = VR modificandose la corriente Iz en sentido inverso a lo que lo hace Io de modo que IT se
mantendrá constante posibilitando la constancia en Vo .
Por otra parte si varía la tensión de red y por lo tanto lo hace V, manteniendose ahora constante Io , a partir de las
ecuaciones anteriores:
V - Vo = Rs . IT = Rs . ( Iz + Io )
al aparecer un ∆V, a fin de que Vo no se modifique se producirá un ∆Iz , tal que:
V + ∆V - Vo = Rs . ( Iz + ∆Iz + Io )
∆V
con lo cual ∆V = Rs . ∆Iz o sea que por la rama del diodo zener se producirá una ∆Iz = ---------
Rs
En realidad la curva característica de cualquier diodo zener en la región de trabajo tiene una cierta pendiente
fijada por la resistencia dinámica del diodo (rz) por lo que Vo en realidad no se mantendrá exactamente constante como se
dijo, sino que se producirá una variación comprendida entre un cierto valor máximo y otro mínimo de Vo . Para realizar
estas evaluaciones consideremos un ejemplo numérico real. Para tal fin consideremos en el circuito de la figura VI.20. el
diodo zener tiene las siguientes características:
VR = 6,8 V - IzCODO = Izmin = 5 mA - rz = 3 Ohm - IzMAX = 54 mA - PzMAX = 400 mW
Además, en dicho circuito Rs = 50 Ohm y de acuerdo a la carga IoMAX = 30 mA.
Se desea determinar el rango permisible de variación de la tensión V (VMAX y Vmin ) así como el valor de V que
proporciona una corriente media en la carga de 15 mA, debiéndose verificar la disipación del diodo zener y la variación de
la tensión en la carga (VoMAX y Vomin ).
1) Suponiendo que se debe considerar como condición extrema, la fuente sin carga, es decir a circuito abierto, Iomin = 0 .
Luego bajo dicha condición, por el diodo zener circulará la mayor corriente, es decir IzMAX y sobre la carga se producirá
la mayor tensión VoMAX , en donde:
VoMAX = VR + IzMAX . rz = 6,8 + 54 . 10-3 . 3 = 6,96 V
Para tal condición se permitirá que la tensión de red o de entrada al regulador se incremente como máximo hasta un valor
tal que:
VMAX = IT . Rs + VR + IzMAX . rz y como Iomin = 0
VMAX = VR + IzMAX . ( rz + Rs ) = 6,8 + 54 . 10-3 . (50 + 3) = 9,7 V

249
2) En el otro extremo, cuando la carga toma el máximo de corriente especificado IoMAX = 30 mA se tendrá:
Vomin = VR = 6,8 V e Izmin = IzCODO = 5 mA Vmin = VR + (Izmin + IoMAX) . Rs
Vmin = 6,8 + (5 + 30) . 10-3 . 50 = 8,6 V
3) Para un consumo medio, es decir Io = 15 mA se tendrá sobre la carga una tensión Vomed y la corriente por el diodo
zener resultará:
Iz = Izmin + ( IoMAX - Io ) = 5 mA + (30 - 15 ) mA = 20 mA
Vomed = VR + Iz . rz = 6,8 + 20 . 10-3 . 3 = 6,86 V
Vmed = Vomed + ( Io + Iz ) . Rs = 6,86 + (15 + 20) . 10-3 . 50 = 8.61 V
4) La Potencia disipada máxima por el diodo zener resultará:
PdisMAX = VoMAX . IzMAX = 6,96 . 54 . 10-3 = 376 mW
que es perfectamente tolerada por el diodo si la Tamb no es superior a 25 ºC.
Si se desea cuantificar el rendimiento de la regulación o estabilización se puede calcular la potencia media de

continua que se desarrolla en la carga y relacionarla con la que es preciso entregarle al circuito regulador, es decir:
Vo . Io Vo . Io
η = ----------- = ----------------
V . IT V . (Iz + Io)
Tal como se vió precedentemente mediante estos circuitos si bien no se logra mejorar el coeficiente térmico (que
más bien se empeora), la regulación-estabilización se mejora (disminuyéndose Ro y SV ) y es tanto mas buena cuanto
mayor sea V con respecto a Vo y cuanto menor sea Io lo cual nos dice que los rendimientos que se conseguirán serán muy
bajos por lo que por esta razón y debido a que existe limitación para el caso de Disipación de Potencias muy elevadas, estos
circuitos solo pueden ser utilizados para bajos consumo de potencias.
VI.8.2. - Regulador Paralelo (Tensión-Serie) :
Una forma de ampliar la capacidad de manejo de potencia del regulador analizado precedentemente se consigue
incluyendo en el mismo un transistor amplificador de la corriente por la rama del diodo zener tal como se observa en el
circuito regulador indicado en la figura VI.21. llamado Regulador Paralelo
RD contribuye para que la corriente por el diodo zener sea lo suficiente como para superar la tensión de codo o de
referencia de su característica inversa, suponiendo que la de base del transistor no sea suficiente. Admitiendo que dicho
diodo presente una tensión constante, es decir VR = Constante, el circuito puede interpretarse como un seguidor de emisor
excitado por la base con dicha VR, cargado por el emisor con la carga R y alimentado por la fuente de alimentación sin
regular que es la encargada de suministrar la potencia por el circuito de colector.
Interpretado de ese modo el circuito puede redibujarse como se indica en la figura VI.22. Aqui si V tiende a
incrementarse por alguna causa, como VR es constante tenderá a disminuir la tensión VBE y por lo tanto también lo hará la
250
corriente IC = Io . Si ello ocurre entonces tiende a disminuir el producto Io . R, es decir que tiende a bajar la tensión en la
carga Vo . En otras palábras, como el circuito es un seguidor, Vo se ve obligada a seguir a VR = Constante.
Desde otro punto de vista se puede pensar que estamos frente a un circuito realimentado con tensión serie, en
donde la transferencia de la red de realimentación es unitaria. Con este tipo de realimentación se logra bajar la resistencia
de salida desde el valor de la que presenta la fuente de alimentación sin regular (Ri) hasta un valor:
Rs + hie hie 1
Rof = ----------------- y como aqui Rs = 0 R of = ------- = --------
hfe hfe gm
VI.9.- PRINCIPIOS FISICOS DE FUNCIONAMIENTO DE TIRISTORES, DIAC Y TRIAC:
La palabra tiristor proviene del griego y significa “puerta o compuerta” puesto que se comporta como una
puerta que se abre para permitir el paso de una corriente a través de ella. Un tiristor es un dispositivo semiconductor
constituido por cuatro capas de material semiconductor, motivo por el cual también reciben esta denominación de
diodos de cuatro capas. Como veremos, un tiristor es un dispositivo semiconductor que utiliza una realimentación
interna para producir un nuevo tipo de conmutación. Los tiristores mas importantes son los rectificadores
controlados de silicio (SCR: Silicon Controlled Rectifier) y el triac. Al igual que los FET de potencia, el SCR y el
triac pueden conmutar grandes corrientes. Por ello, la principal aplicación de estos dispositivos es el control de
grandes corrientes de carga para motores, calentadores, sistemas de iluminación y otras cargas semejantes.
El funcionamiento del tiristor se puede explicar interpretándolo como la conexión de dos transistores
bipolares tal como se indica en la figura VI.23.
Se trata de la unión directa del colector de un transistor T1 , tipo PNP, con otro T2 del tipo NPN. Esta
particular conexión muestra un lazo de realimentación positiva dado que si se produjese un incremento de la
corriente de colector de T1 , este aumento se registraría en la base de T2 dando lugar a un incremento en la corriente
de colector de este último que igualmente al estar directamente unido a la base de T1 se traduce en un aumento en la
corriente de base de T1 y este a su vez en uno de su corriente de colector, repitiéndose así este ciclo.
Al mismo tiempo si algo ocasiona que la corriente de base de T2 disminuya esta disminución se realimenta
en T1 y en T2 hasta que las corrientes tanto en T1 como en T2 se anulen. Ambas situaciones son entonces estables,
ambos transistores saturados lo que es equivalente a una llave cerrada o ambos transistores en estado de corte lo cual
es equivalente a una llave abierta. Tal como se anticipo recientemente, ambos estados son estables de modo que si
ambos transistores se encuentran cortados permanecen en dicha situación indefinidamente a menos que algo cause
una modificación en las corrientes.
251
Figura VI.23. Figura VI.24 Figura VI.25
Si en dicho circuito equivalente al tiristor lo alimentáramos tal como se indica en la Figura VI.24 sería
posible interpretar su modo de funcionamiento estático en un plano IC – VCE en forma similar a lo ya conocido y el
resultado se indica en la Figura VI.25. Este modo de funcionamiento se suele denominar “latch” cuya traducción
hace referencia al pestillo (que como sabemos es accionado por la llave de la puerta).
La única forma de cerrar un latch es mediante una Tensión de Cebado. Esto significa utilizar un valor de
tensión de alimentación lo suficientemente grande como para que el diodo base-colector de alguno de los dos
transistores llegue a operar en la región de ruptura, descontando que el elemento se fabrica de modo de poder operar
de esta forma.. De esta manera al incursionar en la región de ruptura dicho diodo produce un incremento en su
corriente inversa de colector, desencadenándose el proceso de realimentación positiva antes descripto, que lleva a
ambos transistores a saturar.
En este caso a la tensión que hace arribar a la ruptura se la denomina tensión de cebado. Una vez cerrado el
latch, el mismo se abre únicamente reduciendo la tensión VCC lo que causa una disminución de la corriente que
desencadena el proceso de realimentación positiva hasta cortar a ambos transistores.
El esquema de la Figura VI.23 se llamó originalmente diodo Schockley (su inventor) y también se lo
identifica como ya se dijo como diodo de cuatro capas, o diodo pnpn. Siendo su símbolo mas comunmente aceptado,
el que se indica en la Figura VI.26. Una posible utilización de este componente se indica en la Figura VI.27, en
donde, usado en conjunto con una fuente de alimentación y un circuito R-C, es posible conseguir un generador de
señal tipo diente de sierra, señal esta última que se representa en la Figura VI.28.
Un dispositivo de este tipo puede ser el diodo 1N5158 cuyas características principales es la de
tener una tensión de ruptura (VB ) de 10 V y una corriente cuyo límite mínima el (IH ) 4 mA, que es el que
podría emplearse en el circuito de la figura VI.27.
R . C = 2 . 103 . 20 . 10-4 = 40 µseg.; (10V/50V) = 0,2 por lo tanto T = 0,2 . R . C = 8 µseg.
252
Figura VI.26 Figura VI.27 Figura VI.28
El SCR es el tiristor que mas se utiliza y en este caso el esquema circuital equivalente con el que
interpretamos a este nuevo dispositivo se indica en la Figura VI.29 en donde puede apreciarse que al diodo
de cuatro capas se le agrega un terminal a la entrada o base del transistor T2 :
Figura VI.29
De esta forma, el incremento de la corriente de base de T2 se puede conseguir con un pulso de disparo
aplicado sobre el nuevo terminal agregado, lo cual lleva a saturación a ambos transistores.
Una vez que el SCR se ha cebado permanece en el estado en que ambos transistores se encuentran saturados
aún si se reduce a cero la tensión aplicada a la puerta o compuerta. La única forma de resetearlos es reduciendo la
corriente a un valor inferior al valor de mantenimiento (IH ) lo cual se logra reduciendo la tensión de alimentación
VCC .
253
Consideremos el circuito de la Figura 8 . En el supongamos emplear al SCR tipo 1N4441, cuyos datos
principales son : Tensión de disparo (VGT ) 0,75 Volt, corriente de disparo (IGT) 10 mA, corriente de
mantenimiento (IH ) 6 mA. Entonces quiere decir que la tensión necesaria para dispararlo en la figura VI.30 es:
Vin = VGT + IGT . RG mientras que para abrirlo VCC < 0,7 V + IH . RC
Figura VI.30 Figura VI.31
Si por ejemplo RC = 100 Ohm y RG = 1 KOhm con VCC = 15 Volt para disparar se requerirá una
tensión de cebado:
Vin > 0,75 Volt + 10 . 10-3 . 103 = 10,75 Volt
mientras que para abrir:
VCC < 0,7 Volt + 6 . 10-3 . 0,1 . 103 = 1,3 Volt
Para realizar la misma función del circuito que producía la señal diente de sierra pero ahora utilizando un
SCR se deben disponer los componentes tal como se indica en la Figura VI.31.
Otra muy frecuente aplicación del SCR, ahora con funciones de llave interruptora de protección, se observa
en el circuito de la Figura VI.32. Si alguna anormalidad ocurre dentro de la fuente de alimentación que cause que su
tensión de salida se eleve, los resultados pueden ser terribles si la carga a alimentar es algún dispositivo delicado.
Figura VI.32
254
Esta situación se registra en el caso de algunos circuitos integrados muy caros que no pueden soportar
tensiones de alimentación excesivas sin ser destruidos. Previendo esta situación, en el circuito de la Figura VI.32 la
carga se protege por medio del diodo zener, la resistencia y el SCR:
En condiciones normales, VCC es inferior a la tensión de ruptura del diodo zener no circula
corriente a través de R y no se desarrolla ninguna diferencia de potencial a su través con lo que el SCR
permanece abierto y la carga recibe una tensión VCC y no se tiene ningún problema. En cambio si la
tensión de fuente se incrementa por alguna razón y VCC se hace demasiado grande poniendo en peligro la
integridad de la carga, el diodo zener llega a la tensión de ruptura el mismo conduce y aparece una tensión
a través de R. Si esta tensión es mayor que la tensión de disparo del SCR (generalmente 0,7 Volt), el SCR
s cebará y conducirá fuertemente. La acción es similar a cortocircuitar los terminales de carga. Debido a
que el SCR entra en conducción muy rápido (1 microsegundo para el 2N4441), la carga se protege
rápidamente contra daños ocasionados por una gran sobretensión. La sobretensión que dispara al SCR es:
VCC = VZ + VGT
Esta forma de protección, aunque es muy drástica, es necesaria con mucho circuitos integrados
digitales, que no pueden tener sobretensiones. Por consiguiente, antes de que se destruyan circuitos
integrados caros, podemos utilizar un interruptor SCR para cortocircuitar los terminales de carga a la
primera señal de sobretensión. Las fuentes de alimentación con interruptor SCR necesitan un fusible o un
limitador de corriente que se describe en el capítulo de Fuentes Reguladas Lineales para evitar daños en la
fuente de alimentación.
VI.10.- RECTIFICACIÓN CONTROLADA:
En la Figura VI.33 la tensión de red se conecta a un circuito constituido por un SCR con la
finalidad de controlar una elevada corriente a través de la carga.
En este circuito, la resistencia variable R1 y el condensador C modifican el ángulo de fase en la

señal aplicada en la compuerta del SCR: cuando R1 es cero, la tensión en dicha compuerta está en fase
con la tensión de red y el SCR actúa como rectificador de media onda, el resistor R2 limita la corriente de
compuerta a un valor seguro.
Conforme R1 se aumente, la tensión de compuerta se irá atrasando con respecto a la tensión de red
en un ángulo θ que resulta de:
255
(1/j ω C) Vs
Vs = Vsmax . sen (ωt) ; Vin = Vs . ------------------ = --------------------
R1 + (1/j ω C) 1 + j ω C R1
con lo cual: Vs
Vin = ----------------------- . sen (ω t - θ) , con θ = arctag (ω C R1 )
(1+ ω2 R2 C2)0,5
en donde θ puede variar entre 0 y 90° cuya representación gráfica se lleva a cabo en la Figura VI.34.
El oscilograma indicado en la Figura VI.34. b. muestra la tensión aplicada a la compuerta del

SCR y en ella antes del punto de disparo el SCR está abierto y la corriente en la carga es nula. En el punto
de disparo la tensión en el condensador es suficientemente grande como para disparar el SCR y cuando
esto sucede, casi toda la tensión de entrada aparece en los terminales de la carga y la corriente por la carga
se hace elevada, adoptando una forma de señal como la que se indica en la misma Figura VI.34.a.
sombreando el área debajo de la curva durante la fracción de medio ciclo en que hay corriente por la
carga. Una vez cebado, el SCR continúa conduciendo hasta que la tensión de red cambie la polaridad.
Entonces la parte sombreada de cada semiciclo en la Figura VI.34.a. muestra el intervalo en que el
SCR conduce, en otras palabras, podemos controlar el valor medio de la corriente a través de la carga. Un
control como éste es muy útil para cambiar la velocidad de un motor de C.C., el brillo de una lámpara o la
temperatura de un horno de inducción.
El circuito controlador de fase R-C de la Figura VI.33 es una forma básica de controlar el valor
medio de la corriente en la carga de modo que el margen de corriente controlable es limitado ya que el
ángulo de fase θ solo puede variar entre 0 y 90°. Utilizando amplificadores operacionales y otros
circuitos R-C más complejos como se verá más adelante, se puede cambiar el ángulo de fase entre 0 y
180°, lo que permitirá variar la corriente media desde cero hasta su valor máximo.
El ángulo al que se dispara el SCR se denomina ángulo de disparo y se encuentra señalizado en la

Figura VI.34.a. El ángulo comprendido entre el inicio y el fin de la conducción se denomina ángulo de
conducción y también se muestra en dicha figura. El circuito de la Figura VI.33 puede hacer variar el
θdisparo entre 0 y 90° por lo tanto en dicha configuración el θconducción cambia entre 180 y 90°.
Cuando se usa tensión alternada para alimentar el ánodo de un SCR es posible que en el circuito se
registren falsos disparos debido a las capacidades internas del SCR en combinación con un flanco de
crecida o pendiente de trepada de dicha tensión (proporcional a la amplitud y a la frecuencia) elevado.
Para evitarlos dicha pendiente de crecimiento de la tensión del ánodo no debe exceder la velocidad crítica
de crecimiento de la tensión, señalada en la hoja de características. Por ejemplo un 2N4441 tiene una
velocidad crítica de crecimiento de la tensión de 50 Volt/µseg. Para evitar un disparo falso, la tensión del
ánodo no debe crecer más rápidamente de 50 Volt/µseg.
Se debe prevér que los transitorios de conmutación de la red no sobrepasen la velocidad de

crecimiento de la tensión crítica, por lo que una forma de reducir sus efectos es utilizar un circuito
amortiguador R-C, tal como se muestra en la Figura VI.35. En dicho circuito si un transitorio de
conmutación de alta velocidad aparece en la fuente de alimentación, su régimen de crecimiento se reduce
en el ánodo debido a la baja constante de tiempo del circuito RC de amortiguamiento.
256
En la misma Figura VI.35 puede observarse la presencia de un inductor L en serie con la carga.
Tal componente forma parte también del circuito de protección del SCR y en este caso estaría limitando la
velocidad de crecimiento de la corriente por dicho componente. Esto es especialmente aplicable en los
SCR en que la velocidad crítica de crecimiento de la corriente (que en este caso es de 150 A/µseg.) cuyo
significado es que si la corriente del ánodo de dicho SCR trata de aumentar más rápidamente que dicho
límite, el SCR se puede destruir.
Los SCR son componentes unidireccionales porque la corriente sólo puede circular en un sentido.
El DIAC y el TRIAC son tiristores bidireccionales ya que pueden conducir en cualquier dirección. El diac
puede ser interpretado como un par de diodos de cuatro capas conectados en paralelo tal como se observa
en la Figura VI.36 en donde se presenta también el símbolo más aceptado para este componente. El diac
no conduce hasta que la tensión en sus extremos intenta exceder la tensión de cebado en cualquier
dirección.
Con el sentido de referencia adoptado en la Figura VI.36 si por ejemplo la tensión aplicada “v” en
el instante de tiempo de análisis es positiva entonces el diodo situado a la izquierda en el dibujo conduce
cuando “v” supera la tensión de cebado. En este caso, el latch de la izquierda se cierra en cambio cuando
la tensión aplicada se hace negativa el latch de la derecha es el que se cierra.
El triac actúa como dos rectificadores controlados de silicio en paralelo e invertidos por lo que
puede controlar la corriente en cualquiera de los dos sentidos al igual del diac pero con la diferencia de
que el punto de disparo ahora depende del circuito de disparo que se conecta en el terminal de compuerta.
Efectivamente, si en la Figura VI.37 la tensión aplicada “v” tiene la polaridad indicada se debe aplicar un
pulso de disparo positivo, cerrando el latch izquierdo. En cambio cuanto “v” tiene la polaridad opuesta, se
necesita un pulso de disparo negativo, cerrando el latch de la derecha. Por su estructura interna los triacs
tienen tensiones y corrientes de disparo mayores que las de los SCR comparables, las tensiones oscilan de
2 a 2,5 V (en lugar de 0,7 a 0,75 o como máximo 1,5 V) y las corrientes de disparo de 10 a 50 mA ( en
lugar fracciones de mA o hasta 10 ó 20 mA como máxino). Dispositivos como éste , mediante el control
de fase, pueden controlar cargas industriales elevadas pudiendo soportar corrientes de ánodo desde 1 á 15
A.
En la Figura VI.38 se muestra un circuito R-C que varía el ángulo de fase de la tensión aplicada a
la compuerta de un triac y el mismo por consecuencia puede controlar la corriente elevada de una carga
257
exigente. En los oscilográmas indicados en la Figura VI.39 se muestra la tensión de red y la

tensión
Figura VI.37 Figura VI.38 Figura VI.39

aplicada a la compuerta, retrasada respecto de la anterior. Cuando la carga del condensador genera una
tensión suficientemente grande como para proporcionar la corriente de disparo, el triac conduce. Una vez
en ese estado, el triac continúa conduciendo hasta que la tensión de red vuelva a cero. En el semiciclo
siguiente se repite este procedimiento operativo pero con valores de tensión de red y sobre la carga
negativos. Es por ello que con este tipo de circuitos puede controlarse la velocidad de motores de C.A.
El último de los dispositivos semiconductores de disparo cuya característica revisaremos es el
Transistor Unijuntura. En este caso se puede interpretar a este dispositivo como un transistor efecto de
campo de juntura, preparado para trabajar con su juntura compuerta-canal polarizada en forma directa. Así
si se tratara de un JFET de canal N, tal como el indicado en la figura VI.40, en el mismo cuando al
terminal de compuerta se le aplica una tensión positiva suficientemente alta, por encima de la tensión
llamada de mantenimiento dada por la hoja de datos del dispositivo, la resistencia de la juntura compuerta
canal en el lado de fuente se hace muy pequeña permitiendo realizar el cambio de estado de su circuito de
aplicación.
Figura VI.40
El símbolo convencional que se utiliza para representar a este componente activo se ha indicado
en la misma figura VI.40. Si bien el UJT fue bastamente utilizado en un principio, para hacer osciladores,
258
temporizadores y otros circuitos, en la actualidad han sido reemplazados paulatinamente con el empleo de
los amplificadores operacionales y de los circuitos integrados temporizadores tal como el 555.
259

Electrónica Aplicada I - Tulic - CAP 01 A CAP 06

Cargado por

Copyright:

Formatos disponibles

Electrónica Aplicada I - Tulic - CAP 01 A CAP 06

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electrónica Aplicada I - Tulic - CAP 01 A CAP 06

Cargado por

Copyright:

Formatos disponibles

I - Amplificadores Monoetapa - Polarización

CAPITULO I - Amplificadores Monoetapa - Polarización

I.1.1. - Características de un Diodo Semiconductor - Valores Estáticos:

En un modelo de estructura de bandas de energía, al alcanzarse el equilibrio, los electrones encuentran un

n es un coeficiente de ajuste de la ley matemática cuyo valor es cercano a la unidad.

I.1.2.- Punto de Operación Estático:

ID = (V - VD ) / R = (12 - 0,6) / 2200 = 5.2 mA

IDQ = 5,2 mA ; VDQ = 0,6 V

I.1.2.1.- Características de los Problemas de Verificación y Proyecto:

El problema recién resuelto es como típicamente se presenta el PROBLEMA DE VERIFICACIÓN, en

para VD = 0 resulta IDo = V/R y para ID = 0 se tiene VDo = V

mientras que para: ID = 300 mA - VD = 0,9 V se tiene un REST = 3 Ohm.

I.1.3.- Condiciones Dinámicas de Trabajo:

Según su definición, la conductancia dinámica de la unión resulta

con lo que la RESISTENCIA DINÁMICA DE LA UNIÓN será: ru = VT / ID (I.4.) y tratándose de un parámetro

predominando la parte ohmica, de valor:

rb = rd - ru = 0,4 - 0,083 = 0,317 Ohm

I.2.- TRANSISTORES BIPOLARES COMO AMPLIFICADORES:

IC = hFE . IB + (hFE + 1) . ICBo (I.9.)

I.2.1.- Características de salida para Emisor Común:

que representa a la RESISTENCIA DE SALIDA del transistor para la configuración EC.

I.2.2. - Idealización de las Curvas Características de Salida para EC:

I.3. - DETERMINACIÓN DEL PUNTO DE OPERACIÓN ESTÁTICO - FUNCIONAMIENTO DINÁMICO:

mientras que la otra modalidad nos será de utilidad mas adelante.

I.3.1.b.- Características de salida para EC del transistor:

(VBE /VT ) (VBE /VT ) dIB

por su parte, la tensión de entrada al transistor amplificador:

vbe = Vbemax . sen (ωt) (I.12.)

con Vbemax = Ibmax . rbe = 20 . 10-6 . 833 = 16,7 mV

y planteando la ecuación de esta malla dinámica:

vce + ic . RC = 0 o bien: ic = -vce / RC (I.13.)

la tensión de salida del circuito amplificadorserá:

vce =- ic .RC también senoidal cuya Vcemax = Icmax RC = 4.10-3 .103 = 4 V

vce = -Vcemax . sen (ωt) (I.14.)

mientras que en la malla de salida:

I.3.3. - Interpretación gráfica del funcionamiento dinámico del Amplificador EC:

La ecuación (I.13.) representada en el plano de las características de salida de EC de la figura I.20.

Como puede observarse en el primer cuadrante de la figura I.20. se ha procedido a representar

I.4. - COEFICIENTES DE AMPLIFICACION:

I.5. - INFLUENCIA DE LA DISPERSIÓN DE FABRICACIÓN:

En los Apartados precedentes pudo comprobarse el funcionamiento de un circuito amplificador bipolar en

I.6. - CIRCUITO DE ESTABILIZACIÓN CORRIENTE-SERIE:

VBB - IB . RB - VBE - IE . RE = 0 (I.18.)

RE >> (RB /hFE ) (I.20.)

VCEQ = VCC - ICQ . (RC + RE ) (I.22.)

I.6.1. - Circuito práctico de Polarización y Estabilización para Emisor Común:

En el nuevo circuito se aprecia además la presencia de los condensadores CE , Ci y Co que se justifican

I.7. - EXCURSIÓN SIMÉTRICA MÁXIMA:

Supongamos que se nos presente la necesidad de verificar el comportamiento de un circuito similar al

Vcc = 9 V - R1 = 82 KOhm - R2 = 68 KOhm - RE = 3,3 KOhm - RC = 1,2 KOhm - Rs = 5 KOhm y

por lo que se tiene:

VBT - VBEu 4,08 - 0,7

con lo que de (I.22.):

ICQ = 1,2 mA y VCEQ = 3,6 V

dentro de la zona activa del transistor bipolar.

y mediante el procedimiento de incrementos a partir del punto Q encontramos un:

∆VCE = 1,2 . 1,071 = 1,285 V

Vcemax(CORTE) = ICQ . Rdin = 1,285 V (I.26.)

Vcemax(SATUR) = VCEQ - VCEsat = 3,6 - 0,7 = 2,9 V (I.27.)