CARRERA: TECNOLOGÍA EN ELECTRÓNICA

MATERIA: Circuitos Digitales I

CUADERNILLO DE PREGUNTAS
EXAMEN FINAL
1. La función equivalente implementada por el circuito de la figura corresponde a
__ __
A. Y = A . B C. Y = A . B
__ __
B. Y = A + B D. Y = A + B
2. La memoria EEPROM tiene 15 líneas de direccionamiento ( Ao … A14 ) y una palabra
de 8 bits, la capacidad de la memoria en Kbits es
A. 32 C. 128
B. 64 D. 256
3. El número binario 111011111101 corresponde al número hexadecimal.
A. FBE C. EFC
B. EFD D. BEF
4. For the given circuit, which of the following is correct?
A. El número 5 se está escribiendo en la D. La línea de lectura/escritura es BAJA;
memoria en la ubicación de la dirección por lo tanto, el decimal 5 se almacena
203. en la ubicación de memoria 211
B. El chip no ha sido habilitado, ya que
la terminal EN es 0; por lo tanto, no se
escribirá nada en el chip y la salida tiene
tres estados.
C. El decimal 10 se está escribiendo en
la ubicación de memoria 211.

5. la ecuación de boole simplificada de la tabla de verdad del circuito que posee tres
variables de entrada (C,B,A) y una salida Yo, es

6. Pregunta Sumador: What is wrong, if anything, with the circuit in the given figure
based on the logic analyzer display accompanying the circuit?

A. The CO terminal is shorted to ground.

B. The 1 output is shorted to Vcc.
 C. The P1 input is not being added into the total.
D. Nothing is wrong; the circuit is functioning correctly.

7. El circuito de la figura es un multiplexor implementado mediante compuertas con salida

tri – state y un decodificador. Los pines G1, G2A, G2B del decodificador son las
entradas de habilitación, las entradas de selección son CBA, siendo C el BIT más
significativo, las salidas del decodificador son (Y0 … Y7) activas por nivel bajo. El
74125 es un buffer con Salida Tri -state activa por nivel bajo.
La señal que aparece en la salida Y es

A. alta impedancia; porque, el

decodificador está deshabilitado y
por lo tanto ninguna compuerta
con salida tri - state estará activa.
B. X1, porque la salida Y1 del
decodificador se encuentra activa,
y esta habilita a la compuerta tri-
estate que tiene como entrada X1.
C. X4, porque la salida Y4 del
decodificador se encuentra activa,
y esta habilita a la compuerta tri-
estate que tiene como entrada X4.
D. corto circuito; porque, el
decodificador esta deshabilitado y
por lo tanto todas las compuertas
con salida tri-state estarán activas.

8. Se desea diseñar un circuito que determine si un número binario de tres bits (ABC) es
impar (prende el led). La salida sería:
A. ( A C )+( AC )
B. Y = A ⊕ B
C. C
D. Y = A ⊙ B ⊙ C

9. Exprese en el formato de coma flotante al # N2=0.0000000000000000001110011111 X

2-12.
10. La simplificación de la función definida por el siguiente mapa de Karnaugh da como
resultado:

A B+B C D+ ACD+BCD
A.
A +BC D+A CD+BCD
B.
A D+B C D+ ACD+BCD
C.
A D+B C D+ A CD+BC D
D.

11. El circuito secuencial de la Figura es del tipo

A. Asincrónico C. Simétrico
B. Asimétrico D. Sincrónico
12. La figura indica la tabla de excitación de un circuito secuencial sincrónico que posee la
secuencia (8,12,4) y repite, El Flip Flop D es el más significativo, Los valores de
binarios necesarios para las entradas de los Flip Flops(TD,TC.TB,TA), serán
Estado Estado siguiente Entrada de los
Presente Flip-Flos
D C B A D(t+1) C(t+1) B(t+1) A(t+1) TD TC TB TA
1 0 0 0 1 1 0 0
1 1 0 0 0 1 0 0
0 1 0 0 1 0 0 0
A. 1100, 0100, 1100 C. 0000, 1000, 1100
B. 0100, 1100, 0100 D. 0100, 1000, 1100
13. La forma de onda de la salida Q del El diagrama de Tiempo para el Flip -Flop de la
figura es
14. La señal de entrada del Flip Flop tipo T, que tiene su entrada T conectada a +Vcc y
tiene una señal de Reloj con frecuencia de 2Khz, la salida Q tendrá una frecuencia en
Khz de
A 4 C. 1
B. 2 D. 0.5
15. El estado inicial del circuito secuencial sincrónico de la figura se da al presionar el
pulsador inicio, El estado incial DCBA y el estado siguiente D(t+1) C(t+1) B(t+1)
A(t+1) serán, respectivamente,

A. 0100, 1011 C. 1011, 0101

B. 1011, 1000 D. 1011, 0100

16. Explique el funcionamiento del circuito de una sección de una máquina fotocopiadora
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
 ______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
______________________________________________________________________
__________________________

17. El estado presente del circuito secuencial sincrónico de la figura es DCBA = 1101, el
estado siguiente D(t+1) C(t+1) B(t+1) A(t+1) será

A. 0110 C. 0010
B. 1010 D. 1110

18. Diseñar un divisor de frecuencia que divida un reloj en 21. Se debe realizarse en
esquemático, con flip-flops o contadores y compuertas
19. Preguntas Máquinas de estado (INVESTIGAR-Tema 7 en moodle):
A. Create the next state truth table and the output truth table for the state diagram
below. Use the variable names S1 and S0 to represent the most significant and
least significant bits respectively of the binary number identifying the state.

B. Identify the error in the state diagram shown to the right.

20. En el ejemplo del código en VHDL de is signal y: integer range 0 to 9; también

la figura1 existen varios errores. Se declarar la entidad.
pide:
a) Identifique los errores y clasifíquelos figura1
en errores sintácticos y errores de síntesis
(no hay error
sintáctico, pero no se puede sintetizar
correctamente)
b) Proponga una posible solución
corregida del ejemplo architecture a of c2
 EXAMEN FINAL DE CIRCUITOS DIGITALES I

NOMBRES Cristian Fabián Sánchez Leguizamón Julieth Lorena Morales uva

CÓDIGOS 20201573081 20202673112
NOTA_____________ FECHA 28/03/2022

1. A. B. C. D.
2. A. B. C. D.
3. A. B. C. D.
4. A. B. C. D.
5. A. B. C. D.
6. A. B. C. D.
7. A. B. C. D.
8. A. B. C. D.
9.

10. A. B. C. D.
11. A. B. C. D.
12. A. B. C. D.
13. A. B. C. D.
14. A. B. C. D.
15. A. B. C. D.
16. Primero que nada la caja lógica es la encargada de prender o apaga todo el
circuito ya que maneja la información en forma de “1” y “0”, dos niveles
lógicos de voltaje fijos. “1” nivel alto y “0” nivel bajo. En la parte del
codificador ingresan números binarios de 9 bits y salen los números ingresados
en formato BCD, y esa información es comparada con la información que entra
de un contador de señales que esta también trasformada de formato BCD, el
comparador, ve que operación hace para algún funcionamiento y cuando llega a
su límite, nega todo y esa información entra al operador para que reinicie todo y
siga un ciclo.
17. A. B. C. D.
18.

19.

20.

¡EXITOS!