Tecnología TTL

Leonardo Rodríguez Cortés. Cód.
261504
Adrián Rodríguez Pérez. Cód. 261353
John Quintero Gil. Cód. 261349
_________________________________________________________________________________
TECNOLOGÍA TTL
1. Descripción
Es una familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos electrónicos digitales.
En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son
transistores bipolares.
2. Características
2.1 Su tensión de alimentación característica se halla comprendida entre los 4,75V y los 5,25V.
2.2 Niveles Lógicos TTL
En el estudio de los circuitos lógicos, existen cuatro especificaciones lógicos

diferentes: VIL, VIH, VOL y VOH.
En los circuitos TTL, VIL es la tensión de entrada válida para el rango 0 a 0.8 V que representa un nivel
lógico 0 (BAJO). El rango de tensión VIH representa la tensiones válidas de un 1 lógico entre 2 y 5 V. El
rango de valores desde 0.8 a 2V determina un funcionamiento no predecible, por lo tanto estos
valores no son permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura.
Figura 1. Nivel lógico de entrada de un circuito TLL.
2.3 Margen de ruido
Es la medida de la inmunidad al ruido de un circuito.
Figura 2. Margen de ruido tecnología TTL.
2.4 Velocidad de transmisión
La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le
hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes
versiones de TTL como FAST, LS, S, etc., y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos
puede alcanzar poco más de los 250 MHz.
2.5 Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos
adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).
3. Reseña histórica y familias TTL
Aunque la tecnología TTL tiene su origen en los estudios de Sylvania, fue Signetics la compañía que la
popularizó por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild
Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pasó a fabricar TTL,
con su familia 74xx que se convertiría en un estándar de la industria.
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e
industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno
de 2 a 4 con el modelo del circuito.
Con respecto a las familias cabe distinguir:
 TTL : Serie estándar

 TTL-L (low power) : Serie de bajo consumo
 TTL-S (schottky) : Serie rápida (usa diodos Schottky)
 TTL-AS (advanced schottky) : Versión mejorada de la serie anterior
 TTL-LS (low power schottky) : Combinación de las tecnologías L y S (es la familia más extendida)
 TTL-ALS (advanced low power schottky) : Versión mejorada de la serie LS
 TTL-F (FAST : fairchild advanced schottky)
 TTL-AF (advanced FAST) : Versión mejorada de la serie F
 TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con TTL
 TTL-G (GHz C-MOS) : GHz ( From PotatoSemi).
4. Tabla comparativa entre las distintas series TTL
Tecnología TTL Est. TTL LS TTL S TTL ALS TTL AS

Serie de dispositivo 74 74LS 74S 74ALS 74AS
Disipación de potencia: 10 mW 2 mW 19 mW 1 mW 8.5 mW
Estática a 100 kHz
Tiempo de retraso de 10 ns 10 ns 3 ns 4 ns 1.5 ns
propagación
PVP 100 pJ 20 pJ 57 pJ 4 pJ 12.75 pJ
Divergencia (misma serie) 10 20 20 20 40
Tabla 4.A. Comparación de datos entre las distintas series.
5. Circuitos equivalentes de las compuertas TTL
Las compuertas TTL tienes tres tipos de configuraciones de salida:
 Salida de Colector Abierto.

 Salida de Poste Totémico.
 Salida de Tres Estados.
5.1 Compuerta con Salida de Colector Abierto
La compuerta básica TTL fue una modificación de la DTL. La figura de la compuerta citada se muestra en la
figura 5.1.
Fig. 5.1. Compuerta NAND TTL de colector abierto.

La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto, cuando el transistor Q3
está en corte.
Si cualquiera de los niveles lógicos de entrada es cero, la juntura base-emisor en Q1 se polariza directamente.
Por consiguiente, la tensión en la base Q1 es igual a:
0.2 V (Tensión de entrada) + 0.7 (VbeQ1) = VbQ1 = 0.9 V
El transistor Q3 comienza a conducir cuando la suma de las caídas de tensión de VbcQ1, VbeQ2 y VbeQ3 sean
superiores a 1.8 V. Como la tensión en VbQ1 es 0.9.V, el transistor Q3 queda en estado de corte. Por lo tanto,
sí se conecta una resistencia al colector, la tensión de salida será un 1 lógico.
Si todos los niveles lógicos de entrada son 1, los transistores Q2 y Q3 se saturan debido a que la tensión en la
base de Q1 es superior a la suma de las caídas de tensión VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida
es igual a cero lógico (0).
5.2 Compuerta con Salida de Tipo Totémico (Totem Pole)
Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta impedancia se
compone de una resistencia más una capacitancia. La capacitancia se carga exponencialmente de bajo a alto
según la constante de tiempo RC, cuando el transistor de salida pasa de bajo a alto. La diferencia entre una
compuerta de colector abierto y una de tipo totémico radica en el transistor Q4 y el diodo D1.
Fig. 5.2. Compuerta TTL de salida tipo totémico.
La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta de colector abierto. La

ecuación siguiente expresa el valor de la tensión en el colector de Q2:
0.7 (VbeQ3) + 0.2 V (VceQ2) = VcQ2 = 0.9 V
Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:
0.6 V (VbeQ4) + 0.6 V (VD1) < 0.11 V (VcQ2 ó VbQ4)
Ya que VcQ2 = VbQ4. Por lo tanto Q4 está en corte. El diodo se coloca para provocar una caída en el lazo y
asegurar el corte de Q4 con Q3 saturado.
En una transición de estado lógico 1 en la salida por causa de cambio en la entrada a 0, los transistores Q2 y
Q3 se cortan. En este caso, la salida se mantiene un instante de tiempo baja debido a que el voltaje en el
condensador no puede cambiar instantáneamente. En el momento que Q2 entra en corte, Q4 conduce por el
voltaje conectado a su base a través de la resistencia de 1.6 KW. El transistor Q4 se satura
momentáneamente por la corriente exigida por el condensador, incrementándose el voltaje de acuerdo a
una constante de tiempo RC. El proceso anterior es rápido por la baja resistencia equivalente entre 130 KW,
la resistencia de saturación del transistor y la resistencia del diodo. Por consiguiente, la transición de un
valor lógico bajo a uno alto es más rápida. En la medida de acumulación de carga a la salida, el voltaje de
salida la corriente por el transistor Q4 disminuye, por lo que éste pasa a la región activa. Entonces, el voltaje
de salida es:
F = 5 - 0.6 V (VbeQ4) - 0.6 V (VD1) = 3.6 V
5.3 Compuerta con Salida de Tres Estados (Triestado)
La compuerta de tres estados se presenta en las compuertas de tipo totémico que permiten la conexión
alambrada de las salidas para formar un bus común.
Las compuertas de tres estados tienen los siguientes estados de salida:
 Un estado de bajo nivel (0).

 Un estado de alto nivel (1).
 Un estado de alta impedancia o estado flotante (Z).
En la figura 5.3 se muestran los símbolos de las compuertas.
Fig. 5.3. Compuertas de tres estados.
La compuerta de tres estados funciona normalmente con la entrada B1 en alto. La compuerta inversora de
tres estados se activa en su funcionamiento con la entrada B2 en bajo. Cuando la entrada C es baja, la salida
es un circuito abierto con una impedancia alta, independiente del valor lógico en la entrada A1 (Ver Figura
5.3.a). En el estado Z no existe posibilidad de circulación de corriente en ningún sentido. En la tabla 5.A se
indican los valores de salida para estas dos compuertas.
A1 B1 C1 A2 B2 C2
0 0 Z 0 0 0
1 0 Z 1 0 1
0 1 0 0 1 Z
1 1 1 1 1 Z
Tabla 5.A. Compuertas TTL de tres estados.
El circuito en estado Z se basa en bloquear los dos transistores de la salida Totem-Pole a la vez cuando se
active la entrada de control. La figura 5.4 muestra el inversor TTL 3-State. La entrada B2 en alto, hace que el
transistor T5 se corte; por lo tanto la corriente base colector de T5 satura los transistores T6 y T7. El diodo D6
conduce y esto produce que los transistores de salida del circuito se corten, debido al potencial bajo en el
emisor de T1 y el colector de T2. La conducción de T1, bloquea a T2 y T4 no recibe corriente en la base, por lo
que entra a estado de corte. De otro lado, el colector del transistor T2 queda a un potencial muy próximo a
masa, llevando a T3 a corte.
Fig. 5.4. Circuito inversor de tres estados TTL.
6. Aplicaciones
Dentro del rango de aplicaciones que tienen la familia de compuertas lógicas se pueden encontrar las
siguientes:
 Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.

 Memorias RAM.
 Memorias PROM.
 PAL (Programmable Array Logic) consistente en una PROM que interconecta las entradas y cierto
número de puertas lógicas.
7. Bibliografía
[1] http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/090101.htm
[2] es.wikipedia.org/wiki/Tecnología_TTL

Tecnología TTL

Cargado por

Copyright:

Formatos disponibles

Tecnología TTL

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tecnología TTL

Cargado por

Copyright:

Formatos disponibles

Leonardo Rodríguez Cortés. Cód.

2.2 Niveles Lógicos TTL

En el estudio de los circuitos lógicos, existen cuatro especificaciones lógicos

2.3 Margen de ruido

Es la medida de la inmunidad al ruido de un circuito.

Figura 2. Margen de ruido tecnología TTL.

2.4 Velocidad de transmisión

3. Reseña histórica y familias TTL

Con respecto a las familias cabe distinguir:

 TTL : Serie estándar

4. Tabla comparativa entre las distintas series TTL

Tecnología TTL Est. TTL LS TTL S TTL ALS TTL AS

5. Circuitos equivalentes de las compuertas TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida:

 Salida de Colector Abierto.

5.1 Compuerta con Salida de Colector Abierto

Fig. 5.1. Compuerta NAND TTL de colector abierto.

0.2 V (Tensión de entrada) + 0.7 (VbeQ1) = VbQ1 = 0.9 V

5.2 Compuerta con Salida de Tipo Totémico (Totem Pole)

Fig. 5.2. Compuerta TTL de salida tipo totémico.

La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta de colector abierto. La

0.7 (VbeQ3) + 0.2 V (VceQ2) = VcQ2 = 0.9 V

Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:

0.6 V (VbeQ4) + 0.6 V (VD1) < 0.11 V (VcQ2 ó VbQ4)

F = 5 - 0.6 V (VbeQ4) - 0.6 V (VD1) = 3.6 V

5.3 Compuerta con Salida de Tres Estados (Triestado)

Las compuertas de tres estados tienen los siguientes estados de salida:

 Un estado de bajo nivel (0).

En la figura 5.3 se muestran los símbolos de las compuertas.

Fig. 5.3. Compuertas de tres estados.

Fig. 5.4. Circuito inversor de tres estados TTL.

 Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.

También podría gustarte