Fase 1 – Reconocimiento de Sistemas de Numeración y Simplificación de

Funciones Lógicas

Estudiante

Heison Bonilla Vargas

Grupo: 16

Docente

Sandra Milena Garcia

Curso

243004 – Electrónica Digital

Universidad Nacional Abierta y a Distancia UNAD

Ingeniería Electrónica

2023
 Introducción

En el siguiente informe se encuentra de manera detallada ejercicios que se

realizaron con el fin de brindar solución y explicación detallada, permitiendo
comprender los temas tratados en la unidad de aprendizaje. Todo esto se hace con el
objetivo de dominar y comprender la temática relacionada a los sistemas de
numeración y métodos de simplificación que se utilizaron, mediante conversiones
matemáticas y mapas de Karnaugh para la solución de circuitos lógicos y descripción
de hardware.
 Objetivos
1. Aprender a encontrar la mínima expresión Producto de Suma y Suma de Producto
mediante mapas de Karnaugh.
2. Aplicación de conversiones matemáticas y mapas de Karnaugh para la solución de
circuitos lógicos.
3. Aplicación del software online EDA Playground, con el fin de implementar en VHDL
la expresión dada.
 1. Convierta los siguientes números a complemento a 2 con el número bits indicados,
se debe colocar el paso a paso del método matemático utilizado (Sección 3.7.2
del libro de Muñoz).
Estudiante 2:

a. 637 a Hexadecimal
637/16 = 39.8125
39 ∗ 16 = 624
637 − 624 = 13
39/16 = 2.4375
2 ∗ 16 = 32
39 − 32 = 7

(𝟔𝟑𝟕)𝟏𝟎 = (𝟐𝟕𝑫)𝟏𝟔

b. 286 a Binario
286/2 = 143
143 ∗ 2 = 286
𝟐𝟖𝟔 − 𝟐𝟖𝟔 = 𝟎
143/2 = 71.5
71 ∗ 2 = 142
𝟏𝟒𝟑 − 𝟏𝟒𝟐 = 𝟏
71/2 = 35.5
35 ∗ 2 = 70
𝟕𝟏 − 𝟕𝟎 = 𝟏
35/2 = 17.5
17 ∗ 2 = 34
𝟑𝟓 − 𝟑𝟒 = 𝟏
17/2 = 8.5
8 ∗ 2 = 16
𝟏𝟕 − 𝟏𝟔 = 𝟏
8/2 = 4
4∗2=8
𝟖−𝟖 = 𝟎
4/2 = 2
2∗2=4
𝟒−𝟒 = 𝟎
2/2 = 1
1∗2=2
𝟐−𝟐 = 𝟎
(𝟐𝟖𝟔)𝟏𝟎 = (𝟏𝟎𝟎𝟎𝟏𝟏𝟏𝟏𝟎)𝟐

c. 207,7 a Hexadecimal
207/16 = 12.9375
12 ∗ 16 = 192
𝟐𝟎𝟕 − 𝟏𝟗𝟐 = 𝟏𝟓

(𝟐𝟎𝟕)𝟏𝟎 = (𝑪𝑭)𝟏𝟔

0.7 ∗ 16 = 11,2
0.2 ∗ 16 = 3,2
0.2 ∗ 16 = 3,2
0.2 ∗ 16 = 3,2

(𝟎, 𝟕)𝟏𝟎 = (𝑩𝟑𝟑𝟑)𝟏𝟔

(𝟐𝟎𝟕, 𝟕)𝟏𝟎 = (𝑪𝑭, 𝑩𝟑𝟑𝟑)𝟏𝟔

d. 425,16 a Binario
425/2 = 212.5
212 ∗ 2 = 424
𝟒𝟐𝟓 − 𝟒𝟐𝟒 = 𝟏
212/2 = 106
106 ∗ 2 = 212
𝟐𝟏𝟐 − 𝟐𝟏𝟐 = 𝟎
106/2 = 53
53 ∗ 2 = 106
𝟏𝟎𝟔 − 𝟏𝟎𝟔 = 𝟎
53/2 = 26.5
26 ∗ 2 = 52
𝟓𝟑 − 𝟓𝟐 = 𝟏
26/2 = 13
13 ∗ 2 = 26
𝟐𝟔 − 𝟐𝟔 = 𝟎
13/2 = 6.5
6 ∗ 2 = 12
𝟏𝟑 − 𝟏𝟐 = 𝟏
6/2 = 3
3∗2=6
𝟔−𝟔 = 𝟎
3/2 = 1.5
1∗2=2
 𝟑−𝟐 = 𝟏

(𝟒𝟐𝟓)𝟏𝟎 = (𝟏𝟏𝟎𝟏𝟎𝟏𝟎𝟎𝟏)𝟐

0.16 ∗ 2 = 0,32

0.32 ∗ 2 = 0,64

0.64 ∗ 2 = 1,28

0.28 ∗ 2 = 0,56

0.56 ∗ 2 = 1,12

0.12 ∗ 2 = 0,24

0.24 ∗ 2 = 0,48

0.48 ∗ 2 = 0,96

0.96 ∗ 2 = 1,92

(𝟎. 𝟏𝟔)𝟏𝟎 = (𝟎𝟎𝟏𝟎𝟏𝟎𝟎𝟎𝟏)𝟐

(𝟒𝟐𝟓, 𝟏𝟔)𝟏𝟎 = (𝟏𝟏𝟎𝟏𝟎𝟏𝟎𝟎𝟏, 𝟎𝟎𝟏𝟎𝟏𝟎𝟎𝟎𝟏)𝟐

2. Convierta los siguientes números a complemento a 2 con el número bits indicados,

se debe colocar el paso a paso del método matemático utilizado (Sección 3.7.2
del libro de Muñoz).

Estudiante 2:
a. -16 con 8 bits.
16/2 = 8
8 ∗ 2 = 16
𝟏𝟔 − 𝟏𝟔 = 𝟎
8/2 = 4
4∗2= 8
𝟖−𝟖=𝟎
4/2 = 2
2∗2= 4
 𝟒−𝟒=𝟎
2/2 = 1
1∗2= 2
𝟐−𝟐=𝟎

(𝟏𝟔)𝟏𝟎 = (𝟏𝟎𝟎𝟎𝟎)𝟐

𝟎𝟎𝟎𝟏𝟎𝟎𝟎𝟎 = 𝟏𝟔
00010000 = 16

(𝟏𝟏𝟏𝟏𝟎𝟎𝟎𝟎)𝟐 = −𝟏𝟔

b. -35 con 8 bits.

35/2 = 17.5
17 ∗ 2 = 34
𝟑𝟓 − 𝟑𝟒 = 𝟏
17/2 = 8.5
8 ∗ 2 = 16
𝟏𝟕 − 𝟏𝟔 = 𝟏
8/2 = 4
4∗2= 8
𝟖−𝟖 = 𝟎
4/2 = 2
2∗2= 4
𝟒−𝟒 = 𝟎
2/2 = 1
1∗2= 2
𝟐−𝟐 = 𝟎

(𝟑𝟓)𝟏𝟎 = (𝟏𝟎𝟎𝟎𝟏𝟏)𝟐

𝟎𝟎𝟏𝟎𝟎𝟎𝟏𝟏 = 𝟑𝟓
𝟎𝟎𝟏𝟎𝟎𝟎𝟏𝟏 = 35

(𝟏𝟏𝟎𝟏𝟏𝟏𝟎𝟏)𝟐 = −𝟑𝟓
3. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de Muñoz):

Estudiante 2: 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∏(1,2,3,4,5,6,10,12)

a) Utilizando mapas de Karnaugh encuentre la mínima expresión Producto de Sumas

(POS).
TABLA DE VERDAD DE CUATRO VARIABLES

# A B C D F

0 0 0 0 0 1

1 0 0 0 1 0

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 0

5 0 1 0 1 0

6 0 1 1 0 0

7 0 1 1 1 1

8 1 0 0 0 1

9 1 0 0 1 1

10 1 0 1 0 0

11 1 0 1 1 1

12 1 1 0 0 0

13 1 1 0 1 1

14 1 1 1 0 1

15 1 1 1 1 1
 CD

AB

00 01 11 10

0 0
1
00 0
1 2
0
3

01 0 0 1 0

4 5 7 6

0
11 1 1 1
12
13 15 14
0
10 1 1 1 10
8 9 11

̅ ) ∙ (𝐴 + 𝐶 + 𝐷
𝐹 = (𝐴 + 𝐵 + 𝐷 ̅ ) ∙ (𝐴 + 𝐶̅ + 𝐷) ∙ (𝐵 + 𝐶̅ + 𝐷) ∙ (𝐵̅ + 𝐶 + 𝐷)

b) Implemente en VHDL la expresión usando el software EDA Playground. En el

informe debe incluir una impresión de pantalla de la descripción en VHDL y la
simulación.
 c) Construir el esquemático de la función simplificada para el Producto de Sumas.
𝐹 = (𝐴 + 𝐵 + 𝐷 ̅ ) ∙ (𝐴 + 𝐶 + 𝐷
̅ ) ∙ (𝐴 + 𝐶̅ + 𝐷) ∙ (𝐵 + 𝐶̅ + 𝐷) ∙ (𝐵̅ + 𝐶 + 𝐷)

4. En una central solar se dispone de 3 grupos de paneles y se desea monitorizar su

funcionamiento. Para ello cada grupo dispone de un sensor que se activa (1) si el grupo
está funcionando correctamente y se desactiva (0) en caso de que se detecte un fallo en
el grupo. Diseñe un circuito que a partir de la información proporcionada por estos
sensores active (1) una señal cuando falle sólo uno de los grupos, otra cuando fallen dos
o más grupos.

a) Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta tabla
tendrá tres entradas (una por cada sensor) y dos salidas (una cuando que indica cuando
falla un grupo y otra para indicar cuando está fallando más de un grupo).

TABLA DE VERDAD DE TRES VARIABLES

# A B C S1 S2

0 0 0 0 0 1

1 0 0 1 0 1

2 0 1 0 0 1
 3 0 1 1 1 0

4 1 0 0 0 1

5 1 0 1 0 0

6 1 1 0 1 0

7 1 1 1 0 0

b) Simplifique dicha tabla de verdad usando mapas de Karnaugh y encuentre las

expresiones de las dos salidas.

S1:

BC

00 01 11 10

1
0 0 0 0
3
0 1 2
1
1 0 0 0
6
4 5 7
̅ ∙ 𝑩 ∙ 𝑪) + (𝑨 ∙ 𝑩 ∙ 𝑪
𝑺𝟏 = (𝑨 ̅)
 S2:

BC

00 01 11 10

0
0 1 1 1
3
0 1 2
0
1 1 0 0
5
4 7 6

̅ +𝑪
𝑺𝟐 = (𝑩 ̅ ) ∙ (𝑨
̅+𝑪
̅ ) ∙ (𝑨
̅+𝑩
̅)

c) Implemente en VHDL las expresiones usando el software EDA Playground y por

medio de la simulación verificar el correcto funcionamiento de su circuito. En el informe
debe incluir una impresión de pantalla de la descripción en VHDL y la simulación.
5. Sea la siguiente función Booleana, en donde los primeros términos son los min
términos (m) y los segundos (d) son condiciones libres (Sección 2.4.3)

Estudiante 2:

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(0,1,2,4,7,9,13) + ∑(5,6,8,10)

𝑑

a) Encuentre la mínima expresión Suma de Productos (SOP) usando mapas de

Karnaugh.

# A B C D F

0 0 0 0 0 1

1 0 0 0 1 1

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 1

5 0 1 0 1 X

6 0 1 1 0 X

7 0 1 1 1 1

8 1 0 0 0 X
 9 1 0 0 1 1

10 1 0 1 0 X

11 1 0 1 1 0

12 1 1 0 0 0

13 1 1 0 1 1

14 1 1 1 0 0

15 1 1 1 1 0

CD

AB

00 01 11 10

1
00 1 0 0
0
1 3 2
1
01 X 1 X
4
5 7 6

11 0 1 0 0

12 13 15 14
1
10 X 0 X
9
8 11 10

𝐹 = (𝐴̅ ∙ 𝐶̅ ) + (𝐶̅ ∙ 𝐷) + (𝐴̅ ∙ 𝐵)

b) Implemente en VHDL la expresión usando el software EDA Playground. En el informe
debe incluir una impresión de pantalla de la descripción en VHDL y la simulación.
 Conclusiones

Gracias a este informe y a la unidad de aprendizaje adquirí conocimientos

fundamentales, que me ayudara a dar solución a los problemas planteados que se me
presenten. Además, podre desarrollar circuitos lógicos y descripción de hardware.
 Bibliografía

Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando Lenguajes de

Descripción de Hardware. (Capítulos 1, 2 y 3, pp. 1-17,19-33.37-63). Madrid.
https://openlibra.com/en/book/introduccion-a-los-sistemas-digitales#details

Maxinez, D. (2015). Programación de sistemas digitales con VHDL. (Capítulo 1, pp.1-21).

https://elibro-net.bibliotecavirtual.unad.edu.co/es/ereader/unad/39460?page=1