INSTITUTO TEGNOLOGICO SUPERIOR

DE SAN ANDRES TUXTLA

MATERIA: ELECTRONICA DIGITAL

U2- INVESTIGACIÒN DOCUMENTAL

DOCENTE: JORGE ADAN LUCHO CHIGO

ALUMN@: JOSELYN CHIPOL SINACA

MATRICULA: 221U0148

CARRERA: INGENIERIA ELECTROMECANICA

SEMESTRE: CUARTO SEMESTRE

GRUPO: 402-A

FECHA DE ENTREGA: 08 DE MARZO, 2024

PERIODO ESCOLAR: FEBRERO-JUNIO 2024

SAN ANDRES TUXTLA, VER.

 INTRODUCCIÒN
El álgebra booleana es un álgebra, que trata con números binarios y variables. Por
lo tanto, también se le llama Álgebra binaria o Álgebra lógica. Un matemático,
llamado George Boole, había desarrollado esta álgebra en 1854. Las variables
utilizadas en esta álgebra también se denominan variables booleanas.
El rango de voltajes correspondiente a la lógica 'Alta' se representa con '1' y el rango
de voltajes correspondiente a la lógica 'Baja' se representa con '0'.
 POSTULADOS BOOLEANOS
Considere los números binarios 0 y 1, la variable booleana (x) y su complemento
(x '). La variable booleana o su complemento se conoce como literal. Las
cuatro operaciones lógicas O posibles entre estos literales y números binarios se
muestran a continuación.
x+0=x
x+1=1
x+x=x
x + x '= 1
Del mismo modo, a continuación, se muestran las cuatro operaciones lógicas
Y posibles entre esos literales y números binarios.
x.1 = x
x.0 = 0
xx = x
x.x '= 0
Estos son los simples postulados booleanos. Podemos verificar estos postulados
fácilmente, sustituyendo la variable booleana por '0' o '1'.
Nota : el complemento de complemento de cualquier variable booleana es igual a
la variable en sí. Es decir, (x ')' = x.

LEYES BÁSICAS DEL ÁLGEBRA BOOLEANA

Las siguientes son las tres leyes básicas del álgebra booleana.
✓ Ley conmutativa
✓ Ley asociativa
✓ Ley distributiva

LEY CONMUTATIVA
Si cualquier operación lógica de dos variables booleanas da el mismo resultado
independientemente del orden de esas dos variables, entonces esa operación
lógica se dice que es conmutativa.
Las operaciones lógicas OR y lógicas AND de dos variables booleanas x & y se
muestran a continuación
 x+y=y+x
xy = yx
El símbolo '+' indica una operación OR lógica. Del mismo modo, el símbolo '.' Indica
una operación AND lógica y es opcional para representar. La ley conmutativa
obedece a las operaciones lógicas y lógicas Y.
LEY ASOCIATIVA
Si primero se realiza una operación lógica de cualquiera de las dos variables
booleanas y luego se realiza la misma operación con la variable restante da el
mismo resultado, entonces se dice que la operación lógica es asociativa . Las
operaciones lógicas OR y lógicas AND de tres variables booleanas x, y & z se
muestran a continuación.
x + (y + z) = (x + y) + z
x. (yz) = (xy) .z
La ley asociativa obedece a las operaciones lógicas y lógicas y operaciones AND.
LEY DISTRIBUTIVA
Si cualquier operación lógica se puede distribuir a todos los términos presentes en
la función booleana, entonces se dice que esa operación lógica es Distributiva . La
distribución de las operaciones lógicas OR y lógicas AND de tres variables
booleanas x, y & z se muestra a continuación.
x. (y + z) = xy + xz
x + (yz) = (x + y). (x + z)
La ley distributiva obedece a operaciones lógicas y lógicas y operaciones AND.
Estas son las leyes básicas del álgebra booleana. Podemos verificar estas leyes
fácilmente, sustituyendo las variables booleanas con '0' o '1'.

TEOREMAS DEL ALGEBRA BOOLEANA

Los siguientes dos teoremas se utilizan en el álgebra de Boole.
✓ Teorema de dualidad
✓ Teorema de DeMorgan
 TEOREMA DE DUALIDAD
Este teorema establece que el doble de la función booleana se obtiene al
intercambiar el operador lógico AND con el operador lógico OR y los ceros con los
unos. Para cada función booleana, habrá una función dual correspondiente.
Hagamos las ecuaciones booleanas (relaciones) que discutimos en la sección de
postulados booleanos y las leyes básicas en dos grupos. La siguiente tabla muestra
estos dos grupos.
Grupo 1 Grupo 2

x+0=x x.1 = x

x+1=1 x.0 = 0

x+x=x xx = x

x + x '= 1 x.x '= 0

x+y=y+x xy = yx

x + (y + z) = (x + y) + z x. (yz) = (xy) .z

x. (y + z) = xy + xz x + (yz) = (x + y). (x + z)

En cada fila, hay dos ecuaciones booleanas y son duales entre sí. Podemos verificar
todas estas ecuaciones booleanas de Group1 y Group2 usando el teorema de
dualidad.

TEOREMA DE DEMORGAN
Este teorema es útil para encontrar el complemento de la función
booleana . Indica que el complemento de OR lógico de al menos dos variables
booleanas es igual al AND lógico de cada variable complementada.
El teorema de DeMorgan con 2 variables booleanas xey puede representarse como
(x + y) '= x'.y'
El doble de la función booleana anterior es
(xy) '= x' + y '
Por lo tanto, el complemento de AND lógico de dos variables booleanas es igual al
OR lógico de cada variable complementada. De manera similar, podemos aplicar el
teorema de DeMorgan para más de 2 variables booleanas también.
Simplificación de funciones booleanas.

EJEMPLO 1
Vamos a simplificar la función de Boole, f = + p'qr pq'r + PQR' + PQR
Podemos simplificar esta función en dos métodos.
Método 1
Dada la función booleana, f = p'qr + pq'r + pqr '+ pqr.
Paso 1 : en primer y segundo término r es común y en tercer y cuarto término pq es
común. Entonces, tome los términos comunes usando la ley distributiva .
⇒ f = (p'q + pq ') r + pq (r' + r)
Paso 2 : los términos presentes en el primer paréntesis se pueden simplificar a la
operación Ex-OR. Los términos presentes en el segundo paréntesis se pueden
simplificar a '1' usando el postulado booleano
⇒ f = (p ⊕q) r + pq (1)
Paso 3 - El primer término no se puede simplificar más. Pero, el segundo término
se puede simplificar a pq usando el postulado booleano .
⇒ f = (p ⊕q) r + pq
Por lo tanto, la función booleana simplificada es f = (p⊕q) r + pq
Método 2
Dada la función booleana, f = p'qr + pq'r + pqr '+ pqr.
Paso 1 - Usa el postulado booleano , x + x = x. Eso significa que la operación OR
lógica con cualquier variable booleana 'n' veces será igual a la misma
variable. Entonces, podemos escribir el último término pqr dos veces más.
⇒ f = p'qr + pq'r + pqr '+ pqr + pqr + pqr
Paso 2 - Uso ley distributiva para 1 st y 4 th términos, 2 nd y 5 th términos, 3 rd y
6 thtérminos.
⇒ f = qr (p '+ p) + pr (q' + q) + pq (r '+ r)
Paso 3 - Use el postulado booleano , x + x '= 1 para simplificar los términos
presentes en cada paréntesis.
⇒ f = qr (1) + pr (1) + pq (1)
Paso 4 - Use el postulado booleano , x.1 = x para simplificar los tres términos
anteriores.
⇒ f = qr + pr + pq
⇒ f = pq + qr + pr
Por lo tanto, la función booleana simplificada es f = pq + qr + pr .
Entonces, tenemos dos funciones booleanas diferentes después de simplificar la
función booleana dada en cada método. Funcionalmente, esas dos funciones
booleanas son iguales. Entonces, según el requisito, podemos elegir una de esas
dos funciones booleanas.

EJEMPLO 2
Encontremos el complemento de la función booleana, f = p'q + pq '.
El complemento de la función booleana es f '= (p'q + pq') '.
Paso 1 - Usa el teorema de DeMorgan, (x + y) '= x'.y'.
⇒ f '= (p'q)'. (Pq ')'
Paso 2 - Usa el teorema de DeMorgan, (xy) '= x' + y '
⇒ f '= {(p') '+ q'}. {P '+ (q') '}
Paso 3 - Usa el postulado booleano, (x ')' = x.
⇒ f '= {p + q'}. {P '+ q}
⇒ f '= pp' + pq + p'q '+ qq'
Paso 4 - Usa el postulado booleano, xx '= 0.
⇒ f = 0 + pq + p'q '+ 0
⇒ f = pq + p'q '
Por lo tanto, el complemento de la función booleana, p'q + pq 'es pq + p'q'
 FAMILIAS LÓGICAS
Las familias Lógicas son un grupo de dispositivos lógicos integrados (compuertas,
flip flops, decodificadores, contadores, registros, etc.) que comparten una tecnología
común de fabricación y son eléctricamente compatibles entre sí, es decir, tienen
estandarizadas sus características de entrada y de salida. Como resultado de esta
estandarización, la interconexión entre dispositivos lógicos de una misma familia es
sencilla y directa, es decir no requiere de etapas adicionales de acoplamiento.

Características:
✓ Mide la rapidez de respuesta de las salidas de un Velocidad circuito digital a
cualquier cambio en sus entradas.
✓ El consumo de potencia mide la cantidad de corriente o Potencia de
potencia que consume un circuito digital en operación.
✓ La confiablidad mide el período útil de servicio de un Confiabilidad circuito
digital.
✓ La inmunidad al ruido mide la sensibilidad de un Ruido digital al ruido
electromagnético ambiental.

FAMILIA LÓGICA TTL

TTL es la sigla en inglés de transistor-transistor logic, es decir, «lógica transistor a
transistor». Es una familia lógica o lo que es lo mismo, una tecnología de
construcción de circuitos electrónicos digitales.
La tecnología TTL es de tipo bipolar, se basa en los transistores bipolares (NPN,
PNP) multiemisores, aunque la tecnología sea bastante antigua, se puede decir que
es la más popular (introducida por Texas Instruments en 1964).
Los circuitos integrados de la familia lógica TTL, tienen una designación de pieza
formada por un número de cuatro a cinco dígitos.
Con la incorporación de otros tipos de construcciones de dispositivos, se añadieron
letras al centro de la numeración, para recordar al usuario que no se está utilizando
el chip básico TTL.
Los números de dispositivos que empiezan con un prefijo corresponden a su serie,
seguida por otro número que identifica el chip individual. 7400 es la designación
TTL. Esta familia es la primera que surge y aún se utiliza en aplicaciones que
requieren dispositivos SSI y MSI. El circuito lógico TTL básico es la compuerta
NAND.
 SUB-FAMILIAS
✓ TTL estándar.

✓ TTL de baja potencia (L).

✓ TTL Schottky de baja potencia (LS).

✓ TTL Schottky (S).

✓ TTL Schottky avanzada de baja potencia (ALS).

La familia TTL utiliza dos parámetros para determinar cuántos dispositivos TTL se
pueden conectar entre sí. Estos parámetros se denominan abanico de entrada.

 El Fan-in
mide el efecto de carga que presenta una entrada a una salida. Cada entrada
de un circuito TTL estándar se comporta como una fuente de corriente capaz
de suministrar 1.8 m.A. A este valor de corriente se le asigna un fan-in de 1.

 El Fan-out
mide la capacidad de una salida de manejar una o más entradas. Cada salida
de un circuito TTL estándar se comporta como un disparador de corriente
capaz de aceptar hasta 18 mA., es decir hasta manejar 10 entradas TTL
estándar. Por lo tanto el Fan-out de una salida TTL es de 10.

Para la familia TTL, el voltaje nominal para el valor alto es de 3.3V mientras que el
del valor bajo es 0.5V. Las entradas y salidas de las compuertas presentan señales
con valores predefinidos como alto y bajo a partir de los voltajes nominales. Sin
embargo existen muchas formas en que señales no deseadas pueden ingresar al
circuito o desarrollarse dentro de él.
Este tipo de señales no deseadas es llamado Ruido. El ruido puede ser producido
por una gran cantidad de mecanismos en el medio ambiente o dentro del circuito,
desde la radiación atmosférica o los 60 Hz de la línea eléctrica hasta el ruido térmico
en los circuitos integrados.
Cuando las señales deseadas son acompañadas por ruido, las señales deseadas
son alteradas. Al momento de hacer un diseño debe considerarse que el circuito
deberá funcionar correctamente aun con la presencia de ruido previsto hasta un
cierto nivel.
Esto es, el sistema deberá presentar inmunidad al ruido. Una medida de la cantidad
de ruido que un dispositivo puede tolerar antes de presentar un comportamiento
erróneo se conoce como Margen de Ruido. Es importante considerar que mientras
los voltajes de entrada y salida se mantengan dentro del Margen de Ruido, el
sistema deberá funcionar adecuadamente.
El retraso en una compuerta de la familia TTL depende básicamente del hecho de
que los transistores que forman una compuerta requieren un tiempo mayor a cero
para cambiar su estado entre corte y saturación y viceversa.

VELOCIDAD SUBFAMILIA TTL

APROXIMADA
1.5 ns Schottky avanzada
3 ns Schottky
4 ns Schottky avanzada de baja potencia
10 ns Schottky de baja potencia
10 ns Estándar
33 ns Baja potencia

Velocidades de las distintas subfamilias TTL.

CONSUMO DE POTENCIA SUBFAMILIA TTL

POR PUERTA
1 mW Baja potencia
1 mW Schottky avanzada de baja potencia
2 mW Schottky de baja potencia
7 mW Schottky avanzada
10 mW Estándar
20 mW Schottky

Consumo de potencia de las subfamilias TTL

CONFIGURACIONES DE SALIDA TTL

Independientemente de la función lógica implementada, la parte de salida puede
tener diferentes configuraciones de acuerdo con la aplicación en la que se quiera
integrar:

Configuraciones
 Por resistencia de colector

 Totem – Pole

 Colector abierto

 Triestado
 TIPOS DE SALIDA:
Salida TTL por resistencia de colector
La resistencia de polarización R2 del transistor T2 va integrada en el propio circuito
integrado, provocando que cuando éste conduzca (VCE=0) VRC= VCC. IC=
VCC/RC, provocando con ello una disipación de potencia en dicha resistencia, lo
que provoca un calentamiento que hay que disipar y que impide un alto nivel de
integración (nivel de integración = número de puertas lógicas dentro del circuito
integrado).

Totem – Pole y Open Colector

✓ La salida Totem Pole consiste en dos transistores que se activan de forma
excluyente. No se pueden conectar dos o más salidas de este tipo a un
mismo punto.
✓ La salida en Colector abierto deja el colector del transistor conectado
directamente al terminal de salida, por lo que será necesario conectar una
resistencia externa de colector (pull – up).
Permite conectar varias salidas a un mismo punto.

Mediante el transistor T2 se consigue que cuando un transistor conduce (T4) el

otro (T3) esté abierto.

De esta manera se consigue obtener un «1» de salida pero con la ventaja de que
aunque pasa corriente por T4 como su caída de tensión es en teoría 0V su
disipación de potencia es 0 mW y la potencia disipada por R4 es baja ya que en la
otra posición T2 consigue que cuando T3 conduzca, T4 está abierto, rovocando que
la intensidad por T4 = 0 mA y por lo tanto la potencia disipada sea 0 mW.

Como T3 conduce su VCE=0 y por lo tanto la potencia disipada.

Como se puede apreciar en los dos casos la potencia disipada es muy baja,
permitiendo ello altos niveles de integración.
 Salida colector abierto en compuertas de tecnología en TTL
La configuración es exactamente igual a la de «Resistencia de colector», solamente
que dicha resistencia no está integrada en el circuito si no que es la propia carga.
La principal utilización es el gobierno directo de cargas que precisan unas tensiones
o corrientes superiores a los niveles de la familia. Por otro lado permiten la
realización de puertas AND por conexión con solo unir en paralelo las salidas de
varios circuitos integrados.

Salida triestado
La configuración es similar a la Totem-pole, pero se le añade un transistor T5 que
es gobernado por la patilla de inhibición, de forma que introduciendo un «1» se le
hace conducir haciendo que su VCE=0.

Esto provoca que T1 conduzca y provoque el corte de T2, que a su vez provoca el
corte de T3. Al mismo tiempo la conducción de T5 provoca el corte de T4.

La principal aplicación, como se puede apreciar en la figura, es la construcción de

buses de comunicación en los que cada puerta deposita la información de manera
aleatoria.
 Familia Lógica CMOS
CMOS (del inglés Complementary Metal Oxide Semiconductor, «Metal Óxido
Semiconductor Complementario»). Su principal característica consiste en la
utilización conjunta de transistores de tipo PMOS (polaridad positiva) y tipo NMOS
(polaridad negativa) configurados de tal forma que, en estado de reposo, el
consumo de energía es únicamente el debido a las corrientes parásitas.
En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la
tecnología CMOS. Esto incluye microprocesadores, memorias, DSPs y muchos
otros tipos de chips digitales.
El primer fabricante que produjo lógica CMOS, denominó a estos circuitos
integrados como la serie 4000 (4000, 4001, etc.) y este sistema de numeración fue
adoptado por otros fabricantes.
Algunos fabricantes han producido una amplia gama de componentes CMOS
siguiendo las funciones y asignación de pines de las familias TTL 74XX.
Éstos reciben números de serie como 74CXX, 74HCXX, 74HCTXX, 74ACXX o
74ACTXX, en los cuales la «C» significa CMOS, la «A» indica que son dispositivos
avanzados y la «T» indica que estos dispositivos son compatibles con los de las
familias TTL (trabajan con los niveles lógicos y de alimentación TTL)
 Subfamilias CMOS
FAMILIA RANGO DE CONSUMO VELOCIDAD
TENSIÓN POTENCIA
Estándar 3 – 15 V 10 mW 20 a 300 ns
(4000)
Serie 3 – 15 V 10 mW 20 a 300 ns
74C00
Serie 3 – 15 V 10 mW 8 a 12 ns
74HC00

Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo
que la regulación del voltaje no es un aspecto crítico. Las series 74HC y 74RCT
funcionan con un menor margen de 2 a 6 V.
Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de
alimentación sea de 5 V para que una sola fuente de alimentación de 5 V
proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los
dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con
TTL se deben de tomar medidas especiales.
La tecnología CMOS no requiere entregar corriente a las entradas de la siguiente
compuerta por lo que CMOS tiene un Fan-Out ilimitado. Sin embargo, el Fan-Out
en la tecnología CMOS tiene un impacto importante en el retraso que ocurre en las
compuertas.

Ventajas:
✓ Muy baja disipación de potencia

✓ Alta inmunidad contra el ruido

✓ Elevado Fan-out

✓ Integración en mediana y gran escala de funciones complejas y

subsistemas lógicos

✓ Compatibilidad con las familias lógicas más utilizadas

TEOREMA DE MORGAN

La lógica se considera como

una rama de la matemática, la
cual se enfoca en la aplicación
de reglas y métodos para
estudiar el razonamiento.

A nivel científico, es de gran

utilidad para la comprobación
de la validez de ciertos
teoremas, como el Teorema de
Morgan.

Pero es esencial dentro de la vida cotidiana. La lógica brinda las herramientas para
distinguir la realidad. En base a esto, es que se pueden ofrecer argumentos válidos
y con solidez. A su vez, de esta parte la lógica proposicional, estableciendo el
estudio de proposiciones, evaluando su veracidad, comenzando por las sentencias
más simples hasta las más complejas. Y se encuentran relacionadas a través
de conectivos proposicionales. De aquí parte el término de operadores lógicos,
que permiten unir proposiciones simples para formar proposiciones complejas.

Esta misma base sirve para conocer a fondo el álgebra de Boole. Es una teoría de
gran utilidad en el área de electrónica e informática. Este método es una
herramienta esencial para la simplificación de circuitos lógicos en electrónica digital.
Pero para facilitar su aplicación, se trabaja a través de ciertas reglas y teoremas.
Entre estos, destacan las leyes de Morgan o teorema de Morgan.

Este teorema es considerado como uno de los más esenciales dentro de la

electrónica digital. Según su enunciado, se establece que es posible transformas el
operador de disyunción a conjunción y viceversa. El teorema de Morgan se
encuentra catalogado dentro de las reglas de inferencia.
 ¿Qué es el teorema de Morgan?

Las leyes o teorema de Morgan son herramientas esenciales tanto en la lógica

proposicional como en el álgebra de Boole. De manera general, se define como la
equivalencia que existe entre dos proposiciones lógicamente equivalentes. Su
aplicación permite simplificar expresiones booleanas, así como cambiar el
operador de conjunción al operador de disyunción y de manera contraria.

De manera más expensa, se explica que es posible realizar este cambio de

operador aunque las conjunciones y disyunciones sean afirmativas o negativas, ya
sea que se trate de las proposiciones completas o en alguna de sus partes. Esto
también ha sido definido como la conversión entre compuertas AND y OR, a
través de la aplicación de operaciones de puertas básicas. Este enunciado engloba
las reglas de inferencia básica pertenecientes a la lógica proposicional, asegurando
que es posible expresar conjunciones y disyunciones utilizando término de
negación.
Las dos leyes del teorema de Morgan

Las leyes o teorema de Morgan se encuentran explicados bajo dos leyes. De

manera general estas se encuentran explicadas de la siguiente manera:

 La negación de la conjunción es la disyunción de las negaciones.

 La negación de la disyunción es la conjunción de las negaciones.

Pero estos dos enunciados pueden ser expresados de manera informal, teniendo
que:

 “no (A y B)” es equivalente o igual que “(no A) o (no B)”.

 “no (A o B)” es equivalente o igual que “(no A) y (no B)”.

Cuando estas definiciones se buscan expresar en lenguaje formal o matemático, es

necesario conocer cierta terminología enfocada en símbolos:
  ¬ es el operador de negación, haciendo referencia a No.
 ˄ es el operador de conjunción, haciendo referencia a Y.
 ˅ es el operador de disyunción, haciendo referencia a O.
 ⇔ considerado como un equivalente a “puede ser reemplazado”.

Al conocer estos términos, a partir de la lógica proposicional, se establecen las

siguientes fórmulas para las Leyes de Morgan, teniendo que P y Q son
proposiciones:

 ¬ (P ˄ Q) <=> (¬P) ˅ (¬Q)

 ¬ (P ˅ Q) <=> (¬P) ˄ (¬Q)

Una vez entendida toda la terminología que engloba este teorema, se puede
describir de manera más específica cada una de las reglas que lo componen. En el
caso de la primera ley de Morgan:

El complemento de un producto de “n” variables será equivalente a la suma de los

complementos de “n” variables. Igualmente, utilizando otras palabras, se dice que
el complemento de dos o más variables sobre las cuales se aplica el operador AND
es equivalente a aplicar el operador OR.

En cuanto a la segunda ley de Morgan: El complemento de una suma de “n”

variables será equivalente al producto de los complementos de “n” variables.
También se explica como el complemento de dos o más variables sobre las que se
aplica el operador OR es equivalente a aplicar el operador AND.

Compuertas obtenidas a partir del teorema de Morgan

El manejo de toda la terminología que conforma lo que es el teorema de Morgan,

permite su aplicación en áreas como informática, o el diseño de circuitos digitales.
Un término que se debe conocer se refiere a las compuertas lógicas. Se
consideran como dispositivos lógicos que se rigen bajo las leyes booleanas
cumpliendo una función acorde a un operador en particular.
Para desarrollar programas o circuitos, es necesario a conocer a fondo cómo
obtener compuertas lógicas a partir de estas leyes:

✓ Para lograr obtener una compuerta AND, es necesario utilizar una compuerta
NOR con sus entradas negadas.
✓ La obtención de una compuerta OR se logra utilizando una compuerta NAND
con sus entradas negadas.
✓ Se puede obtener una compuerta NAND utilizando la compuerta OR con sus
entradas negadas.
✓ Una compuerta NOR se obtiene utilizando una compuerta AND con todas
sus entradas negadas.
 MAPAS DE KARNAUGH

Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificación
de circuitos lógicos. Cuando se tiene una función lógica con su tabla de verdad y
se desea implementar esa función de la manera más económica posible se utiliza
este método.

Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la

función lógica basada en ella. (primera forma canónica).
Ver que en la fórmula se incluyen solamente las variables (A, B, C) cuando F cuando
es igual a “1”. Si A en la tabla de verdad es “0” se pone A, si B = “1” se pone B, Si
C = “0” se pone C, etc.

F=ABC+ABC+ABC+ABC+ABC+ABC

Una vez obtenida la función lógica, se implementa el mapa de Karnaugh. Este tiene
8 casillas que corresponden a 2n, donde n = 3 (número de variables (A, B, C)). Ver
el diagrama arriba.
La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera
columna corresponde a BC = 00 (B=0 y C=0).

La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna

corresponde a BC = 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1
y C=0)

En el mapa de Karnaugh se han puesto “1” en las casillas que corresponden a los
valores de F = “1” en la tabla de verdad. Tomar en cuenta la numeración de las filas
de la tabla de verdad y la numeración de las casillas en el mapa de Karnaugh.

Para proceder con la simplificación, se crean grupos de “1”s que tengan 1, 2, 4, 8,

16, etc. (solo potencias de 2). Los “1”s deben estar adyacentes (no en diagonal) y
mientras más “1”s tenga el grupo, mejor.

La función mejor simplificada es aquella que tiene el menor número de grupos

con el mayor número de “1” s en cada grupo

Se ve del gráfico que hay dos grupos cada uno de cuatro “1”s (se permite compartir
casillas entre los grupos). La nueva expresión de la función boolena simplificada se
deduce del mapa de Karnaugh.
✓ Para el primer grupo (rojo): la simplificación da B (los “1”s de la tercera
y cuarta columna corresponden a B sin negar)
✓ Para el segundo grupo (azul): la simplificación da A (los “1”s están en
la fila inferior que corresponde a A sin negar).
Entonces el resultado es F = B + A ó F = A + B

Ejemplo: Una tabla de verdad como la de la derecha da la siguiente función

booleana: F = A B C + A B C + A B C + A B C
Se ve claramente que la función es un reflejo del contenido de la tabla de verdad
cuando F = “1”, Con esta ecuación se crea el mapa de Karnaugh y se escogen los
grupos.
Se lograron hacer 3 grupos de dos “1”s cada uno. Se puede ver que no es posible
hacer grupos de 3, porque 3 no es potencia de 2. Se observa que hay una casilla
que es compartida por los tres grupos.

La función simplificada es: F = A B+ A C + B C. Grupo en azul: A B, grupo

marrón: A C, grupo verde: B C
 CONCLUSIONES
✓ TTL (lógica de transistor a transistor)
✓ Ci que internamente están formados por un arreglo de transistores bipolares
NPL PNP forman lógica transistor transistor
✓ Alimentación de 5v +- 5% tolerancia voltajes continuos Vcc y tierra GND
✓ L = nivel Bajo representado entre 0.2 y 0.8 V lo representa como 0 lógico
✓ H = nivel Alto representado entre 2.4 y 5 V lo representa como 1 lógico
✓ Utilizadas como compuertas, circuitos monoestables memorias y circuitos
asíncronos.
✓ Series 74, 74H de alta velocidad, 74S Diodo especial mayor performance,
74LS baja potencia, 74AS avanzado, 74LS avanzado de baja potencia
✓ CMOS (semiconductor metal oxido complementario)
✓ Tipo de tecnología complementaria que usa transistores que no dependen
mucho del voltaje de bajo consumo y alta velocidad
✓ Series 4000 RCA, 14000 Motorola además compatibles con TTL 74C 74HC
alta velocidad 10 veces más rápido que los TTL 74HCT Alta velocidad
parecida a la HC
✓ Alimentación de 3 a 15V para series 4000 y 74c
✓ 2 a 6V para serie 74HC y 74HCT VDB/VSS tierra
✓ Consumen menos potencia 2.5 nW a 5V y 10 nW a 10V en corriente continua
✓ Potencia aumenta en proporción a la frecuencia se igualan a la potencia
emanada por los TTL
✓ Entradas son muy sensibles con las cargas electroestáticas y sensibles al
ruido

Bibliografía
https://angelmicelti.github.io/4ESO/EDI/33_lgebra_de_boole.html#DeMorgan

https://medievalstrucos.com/2015/11/26/familias-logicas

https://www.teorema.top/teorema-de-morgan/

https://unicrom.com/mapas-de-karnaugh-simplificacion-de-funciones/#google_vignette
 LISTA DE COTEJO: PROTOCOLO DE INVESTIGACION.

ASIGNATÙRA. GRUPO.
INSTITUTO TECNOLÒGICO SUPERIOR DE: ELECTRONICA DIGITAL 402-A
SAN ANDRES TUXTLA EQUIPO.

NOMBRE DEL DOCENTE: JORGE ADAN LUCHO CHIGO FECHA: 08-03-24

NOMBRE DE (LOS) ALUMNO (S): JOSELYN CHIPOL UNIDAD No.2

SINACA
TEMA: FUNCIONES Y COMPUERTAS LÓGICAS

INSTRUCCIÒN

Revisar los documentos o actividades que se solicitan y marque en los

apartados “SI” cuando la
evidencia a evaluar se cumple; en caso contrario marque “NO”. En la
columna “OBSERVACIONES” ocúpela cuando tenga que hacer comentarios referentes a lo
observado.
CUMPLE
VALOR CARACTERÍSTICA A
DEL CUMPLIR (REACTIVO)
REACTI
SI NO %REA OBSERVACI
L ONES
VO
%PLANEA
DO
Portada: Nombre de la
escuela (logotipo),
Carrera, Asignatura, Profesor, Al
5 umnos, Matricula, Grupo, Lugar y
% fecha de entrega.
Especificaciones. Introducción,
1 contenido. Los conceptos deben
cumplir con un
0
sentido y una estructuración lógica.
%
Ortografía: Tipo de letra arial
(Título en mayúsculas No.12,
Subtítulo en
5 mayúsculas No.11,
% Nombres de tablas y figuras en
mayúsculas No.10, contenido
en minúsculas No.12.)

5 Presentación: limpieza y
% formalidad

2 Márgenes. Izquierda 3, los demás

% de 2.2
Forma de
entrega: impreso en
papel
3
%

Puntualidad en la entrega.
5
%
Bibliografía. Debe haber
5 consultado por lo menos 3 libros.
%

40% Calificación.