Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

Bruit de quantification.

Il est clair que le bruit de quantification sera d'autant plus gnant que le signal e(t) sera de
faible amplitude. Pour les fortes valeurs de e(t) le bruit est pratiquement insignifiant. Plus que
le bruit, c'est le rapport signal/bruit (S/B) qui est important. Le rapport S/B en dB est donn
par :

10

On rappelle que la valeur quadratique moyenne d'un signal est gale sa valeur efficace au
carr. Le signal e(t) et le signal de bruit ne sont pas des signaux dterministes mais des
signaux alatoires, on ne dispose pas d'expressions analytiques pour calculer les valeurs
quadratiques moyennes. Dans le cas des signaux alatoires on introduit la notion de variance
que l'on calcule partir des lois de probabilit.

10

Le rapport signal bruit peut tre approxim lexpression suivante :

$ '
(RSB)dB = Px + 6N - 10 Log10 ( !"# % + Log10&$(

Exemple :

Prenons le cas du signal triangulaire de la figure ci-dessous :

La valeur quadratique moyenne du signal est donne par lexpression :

)*
En supposant que la valeur quadratique moyenne du bruit est de & $( ou q est le quantum de
quantification avec q = (Vmax/2, ), le rapport SB est donn par :

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

-* /!"#*
(RSB)dB = 10 Log10( .
) 10 Log10( $*0
)

Qui peut tre aussi approxim par :

-*
(RSB)dB = 10 Log10( .
) -10Log10(Vmax2) + 6N 10Log10(3/2)

Quantification logarithmique

Une loi de quantification non uniforme peut tre conue comme le rsultat dune compression
des amplitudes du signal, suivie par une quantification uniforme. Vient ensuite une expansion
qui agit en sens oppos celui de la compression (figure 1.8). Il est lgitime de penser quune
adaptation de la loi de quantification la densit de probabilit du signal est susceptible de
conduire un meilleur RSB. En effet,

Figure 1.8

Aprs avoir subi une compression dfinie par la fonction u = F(x), telle que umax = xmax, il est
quantifi uniformment sur L niveaux, avec un pas 2xmax /L. La figure 1.9 reprsente une
Loi de quantification logarithmique.

Figure 1.9 Exemple de Loi de Compression.

La fonction de quantification logarithmique est donne par la relation :

5
2 34 %
|4|

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

En gnrale le rapport signal bruit pour une quantification logarithmique est de la forme :

Parmi les lois de quantification logarithmique on distingue deux lois qui sont dcrites ci-
dessous :

La Loi A

La loi A, en usage en Europe, est reprsente la figure 1.10.

Figure 1.10 Exemple de Loi de Compression.

Elle est dfinie par la relation suivante:

#789
Pour des signaux de grande amplitude, 5 :;< 3-%
, le RSB est donn ci-dessous :

Pour L = 2b, on a :

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

La Loi =

Pour > = 255 cette loi est trs proche de la loi A pour un valeur de A = 87.6

Complment deux

Cette reprsentation possde deux inconvnients. Le premier (mineur) est que le nombre zro
(0) possde deux reprsentations : 00000000 et 10000000 sont respectivement gaux +0 et
0. L'autre inconvnient (majeur) est que cette reprsentation impose de modifier l'algorithme
d'addition ; si un des nombres est ngatif, l'addition binaire usuelle donne un rsultat
incorrect. Ainsi :

00000011 + 10000100 = 10000111

Soit 3 + (4) = (7) au lieu de (1)

C'est pour remdier ces problmes que l'on utilise la notation en complment deux. Les
nombres positifs sont reprsents comme attendu, en revanche les nombres ngatifs sont
obtenus de la manire suivante :

On inverse les bits de l'criture binaire de sa valeur absolue (opration binaire NON), on
fait ce qu'on appelle le complment un, exemple (1011??????? 0100%;

On ajoute 1 au rsultat (les dpassements sont ignors), c'est--dire :

C2 (x) = C1(x) +1

On prend le nombre positif 4 : 00000100

On inverse les bits : 11111011

On ajoute 1 : 11111100

Le bit de signe est automatiquement mis 1 par l'opration d'inversion. On peut vrifier
que cette fois l'opration 3 + (4) se fait sans erreur : 00000011 + 11111100 = 11111111 qui
est (-1) pour la reprsentation des nombres signs. Le tableau ci-dessous illustre la procdure :

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

Nombre code
3 0 1 1
2 0 1 0
1 0 0 1
0 0 0 0
-1 1 1 1
-2 1 1 0
-3 1 0 1
-4 1 0 0

Chapitre III
Architecture des DSP TMS320C6x

I- Introduction aux DSP TMS320C6x de Texas Instruments

I-1 Dfinition :

Cette gamme de DSP trs rcente (annonc en mars 1997) est prsente par son constructeur
comme tant 10 fois plus rapide que la plupart des autres DSP de haut de gamme. La
puissance de la gamme C6x donne par Texas instruments est de 1600 MIPS, des versions
2000 MIPS tant annonces pour lavenir. Ces chiffres, trs impressionnants dans ltat actuel
de la technique, sont comparer aux 180 ~ 220 MIPS de la plupart des DSP rapides courant.
Les processeurs TMS320 sont des processeurs de la compagnie Texas Instruments point
fixe, et point flottants, ddis au traitement numrique des signaux. On trouve galement des
DSP architecture multiprocesseurs. Ils sont bien adapts pour les traitements temps rels.
On peut classifier les processeurs de la famille des TMS comme suit :

C1x, C2x, C2xx, C5x, et C54x pour les DSP point fixe
C3x, etC4x pour les DSP point flottant
C6x pour les DSP point fixe ou flottant
C8x pour les DSP multiprocesseurs.

Cette famille de DSP englobe des processeurs 16-32 bits, virgule fixe ou flottante. Leur
dveloppement a commenc en 1982 avec le TMS32010, un DSP virgule fixe.

I-2 Les caractristique des dfirent gnration de la famille TMS320

Les DSP de la premire gnration (TMS320C1X) : Les DSP de la premire gnration

sont semblable au TMS320C10.

Tout d'abord la taille RAM (mmoire donne) varie entre 144 et 256 mots.

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

La taille de la ROM varie de 1.5K 8K mots mais elle peut tre remplace par une
EPROM de 4 ou 64 Kmots.
Certain de ces DSP peuvent contenir une ou deux entres srie au dtriment d'une ou
deux broches du port parallle.
La priode de l'horloge peut varie de 280 114 nanosecondes.

I-3 Les DSP de la deuxime gnration (TMS320C2X) : Dans cette deuxime gnration
de DSP, l'architecture interne a t nettement amliore.

Le bus de donne a t spar en deux. La premire partie manipule les donnes en

lecture et le second en criture. Il dispose de 4 bus au total.
Il traite seulement les nombre en virgule fixe
Le code source de cette deuxime gnration est compatible avec ceux de la premire
gnration.
La dure d'un cycle d'horloge elle aussi t diminue, elle se situe entre 25 et 50
nanosecondes soit 20 40 millions d'oprations par seconde.
La mmoire a plus que double, de plus le programme est stock dans une ROM ou
une mmoire FLASH.
La pile comporte dsormais 8 niveaux.
Gre les interruptions.
Les instructions sont encore plus rapides excuter, il est possible par exemple de
rpter plusieurs fois une instruction.
Contient un port srie synchrone ou asynchrone.

I-4 Les DSP de la troisime gnration (TMS330C3X) : Cette troisime gnration de DSP
fonctionne sur 32bits et traite les donnes au format virgule flottante.

l'utilisateur peut effectuer 11 oprations en mme temps.

double accs mmoire.
Il dispose d'un ou deux canaux DMA (direct Memory Access - accs direct la
mmoire).
L'espace mmoire intgr n'a pas extrmement augmente mais t remanie.
Ils disposent maintenant d'une squence de boot et d'une mmoire cache.
Il a t conu pour excuter des algorithmes complexes.

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

I-5 Les DSP de la quatrime gnration (TMS340C4X)

une RAM de 2kmots

128 mots rservs pour le programme
4Gmots accessible sur 2 bus externes
30 millions d'oprations par seconde
488 Mbits par seconde de capacit E/S
6 ou 12 canaux DMA
6 canaux de connections multiprocesseur

Aujourdhui, la famille TMS320 est divise en deux plates-formes qui sont les
TMS320C5000 est TMS320C6000. La plateforme TMS320C6000 des processeurs de signaux
numriques fait partie de la famille TMS320.

Tableau2.1 : Les principales caractristiques de DSP Texas Instruments

Application Type de DSP Caractristique

TMS30C6000 DSP hautes performances
C64x Application au traitement numrique de 32 bits virgule fixe 24000 MIPS -3,0
signal GHz
C62x Applications exigeantes en vitesse:
stations de base des rseaux de 16 bits virgule fixe 1200-2400 MIPS
communications mobiles, quipement architecture VLIW
de radiodiffusion, rseaux informatiques
C67x Applications exigeantes en prcision,
dynamique et vitesse: Antennes 32 bits virgule 600MFLOPS-
adaptatives des stations de base, flottante architecture 1GFLOPS
imagerie mdicale, reconnaissance de VLIW
parole, graphisme...
TMS320C5000 DSP optimiss en consommation
C54x Applications de tlcommunications
exigeantes en cot, consommation, 16 bits virgule fixe 30-200 MIPS
vitesse: terminaux mobile, voix sur IP,
alphapages...
TMS320C2000 DSP optimis pour les applications de contrle
C20x Applications de grand volume en mmoire flash
tlphonie, lectronique grand public, 16 bits virgule fixe intgre 20-40MIPS
appareils photo numriques ou
contrleurs de disques durs...
C24x Applications de contrle moteur,
automatisation, robotique, contrle 16 bits virgule fixe 20MIPS
d'appareils lectromnagers...Bon
compromis prix/performance

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

Elle comporte les processeurs TMS320C62x arithmtique fixe et TMS320C67x

arithmtique flottante. Le tableau ci
ci-dessus prsent quelque principal caractristique et
application de la famille TMS320 du DSP.

II- Larchitecture interne deTMS320C6000

II-1 Dfinition :

Les processeurs C6000 sont des architectures VLIW (Very Long Instruction Word)
d'ordre 8, c'est--dire
dire qu'ils sont capables d'excuter jusqu'
jusqu' huit instructions de 32 bits en
parallle. Le cur de l'unit centrale de traitement (en anglais Central Process Unit, CPU) est
constitu de 32 registres 32 bits, de huit units de traitement soit deux multiplieurs et six
units arithmtiques et logiques
giques (en anglais Arithmetic and Logic Units, ALU).

La comprhension du fonctionnement des DSP se rend plus accessible par une

reprsentation sous forme de blocs interconnects. La Figure 2.5 expose l'organisation
gnrale en blocs d'un processeur C6000. [14]

Figure2.5. TMS320C6000 blocs diagramme

II-2 les composants de Larchitecture interne de TMS320C6000

Le TMS320C6000 est constitue de trois parties principales, lunit centrale de traitement

CPU, les priphriques, et la mmoire. [15]

II-2-1 Lunit centrale de traitement CPU

Le CPU est constitue d'une unit de contrle de programme, de deux untes fonctionnelles, de
deux blocs de 16 registres de 32 bits, de contrleurs d'interruptions et d'autres lments.

a) Unit de contrle de programme

gramme

Elle est constitue des lments suivants,

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

- Unit "fetch" programme : Elle a pour rle rcuprer les programmes. Cette opration se
droule en quatre phases :
Phase PG: l'adresse du code est gnre.
Phase PS : ladresse est envoye la mmoire.
Phase PW: lattente de lecture du code de la mmoire.
Phases PR : la lecture du code.
- Unit "dispatche" de l'instruction: le code rcupr de la mmoire est affect 1'unit
fonctionnelle associe.
- Unit de dcodage de l'instruction: elle a pour rle de dcoder l'instruction.
b) Units fonctionnelles

Le CPU contient huit units: fonctionnelles divises en deux parties 1 (path1) et

2 (path2). Leurs fonctions sont les suivantes:

Units .Ml et .M2 : ces units sont ddies la multiplication.

Units .L1 et .L2 : ces units sont ddies l'arithmtique et la logique.
Units .Dl et .D2 : ces units sont ddies au chargement, la sauvegarde et calcul
d'adresse.
Units .S1 et .S2: ces units sont ddies pour le dcalage de bit, l'arithmtique, la logique
et le branchement.

Tableau 2.3 : le rle des units fonctionnelles

Les Units Leurs rles
fonctionnelles
Effectue toutes les oprations de multiplication en un seul cycle
d'horloge :
.M1. M2 (multiply) - une multiplication 32 x 32 bit.
- deux multiplications 16 x16 bit.
- deux multiplications 16 x32 bit, 4 multiplications 8 x8 bit.

.L1 .L2 (arithmetic Effectue en parallle les oprations +/- sur 32 bit ou 2 fois 16 bit
logical)

Paralllise les instructions 8 bits/16bits et duales 16 bits. Il ralise aussi

.S 1 .S2 en parallle des oprations MIN et MAX.

Charge les donnes de la mmoire vers les registres et stocke les

.D1 .D2 rsultats des registres dans la mmoire.

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

c) Registres

Le CPU contient 32 registres de 32 bits divis en deux blocs gaux : registre fichier A (AO-
A15) et registre fichier B (BO-B15), leurs fonctions sont reparties comme suit:

Les registres A1-A2 et BO-B1-B2 : ils sont utiliss comme registres conditionnels.
Les registres A4-A7 et B4-B7: ils sont utiliss pour adressage circulaire.
Les registres AO-A9, BO-B2 et B4-B9 : ils sont utiliss comme registres temporaires.
Les registres A10-A15 et B10-B15 : ils sont utiliss pour la sauvegarde et la restitution de
donnes d'un sous-programme.

A ces 32 registres s'ajoutent les registres de contrles et d'interruptions.

Unit de contrle de programme

Unit "fetch"
Unit "dispatche"
Unit de dcodage
path1 path2
File registre A File registre B

.L1 .S1 .M1 .D1 .D2 .M2 .S2 .L2

Registre de control
Logiques interruptions de control, test, Emulation,

Figure2.6. Lunit centrale de traitement CPU

II-3 Les priphriques

Le TMS320C6000 a plusieurs priphriques qui sont :

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

Le contrleur DMA : Il permet sans l'aide du CPU de transfrer des donnes entre les
espaces mmoire (interne, externe et des priphriques). Il a quatre canaux
programmables et un autre canal auxiliaire.
Le contrleur EDMA : Il permet le transfert des donnes entre les espaces mmoire
comme le DMA. Il a 16 canaux programmables.
L'interface port hte HPI. Il donne au processeur hte un contrle total pour un accs
direct de l'espace mmoire du CPU et la cartographie de la mmoire des priphriques
du DSP.
Deux McBSP qui sont des ports sries multicanaux protgs. Ils permettent la
communication avec les priphriques externes. Ils ont la mme structure. Ils supportent
une communication full-duplex.
L'interface de mmoire externe EMIF : Il permet l'interface avec plusieurs lments
(mmoires) externes.
Les compteurs (timers) : Le DSP possde deux compteurs qui peuvent tre synchroniss
par une source interne ou externe et ils sont utiliss comme gnrateurs de pulsations,
compteurs dvnements externes, interrupteurs du CPU aprs l'excution de tches et
dclencheur du DMA/EDMA.
Les interruptions : l'ensemble des priphriques contient jusqu' 32 sources
d'interruptions.

II-3-1 La structure de la mmoire

a) Mmoire/priphrique :
64K octets L1P de mmoire cache de programme,
64K octets L1D de mmoire cache de donnes,
64 K octets L2 de mmoire cache RAM.
32 bits interface de mmoire externe (EMIF) ;
contrleur daccs mmoire direct (EDMA) ;
un port parallle de 16 bits (HPI) ;
2 bus srie (McBSP) ;
2 timers de 32 bits ;
gnrateur dhorloge par PLL.

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

b) Mmoire interne

La mmoire interne a une taille de 260 KB qui est dcompose en deux niveaux :

Le niveau (L1) est constitu de deux mmoires caches de 4 KB chacune, (L1P) qui est utilise
pour les programmes et (L1D) qui est utilise pour les donnes. Le Niveau (L2) est compos
de 256 KB de mmoire partage entre mmoire des donnes et mmoire de programmes.

Figure 2.7. Organisation de la mmoire interne du TMS320C6000

III- TMS320C6000 DSK (C6713DSK)

La carte dvaluation DSK est puissante, relativement peu couteuse, avec les outils de
support matriels et logiciels ncessaires pour le traitement du signal en temps rel. Il s'agit
d'un systme DSP complet. Cette carte comprend le processeur de traitement numrique du
signal, le TMS320C6713 virgule flottante et un codec stro TLV320AIC23 (AIC23) de 32
bits pour l'entre et la sortie. Le codec AIC23 utilisant une technologie sigma-delta
fonctionne comme un CAN pour les entres analogiques et comme un CNA pour les sorties
numriques du DSP. Il se connecte une horloge systme de 12 MHz. Le taux

Dr. Mohamed Lashab

 Cours DSP processeur Master 1 Embarqu Universit Larbi Ben Mhidi Oum El Bouaghi

d'chantillonnage variable de 8 a 96 kHz et peut tre rgle facilement. La carte comporte un

emplacement libre pour l'ajout d'un priphrique ou d'une carte additionnelle ("daughter
card"), un emplacement pour ajouter de la mmoire, quatre LED ("Light-Emitting Diodes") et
quatre DIP Switch ("Dual In-line Pin") programmables. [13]

La carte DSK comprend 16 MB de mmoire synchrone dynamique accs alatoire (DRAM)

et 256 KB de mmoire flash. Le DSK fonctionne a 225 MHz, il intgre un rgulateur de
tension qui fournit 1,26 V pour le noyau C6713 et 3,3 V pour la mmoire et les priphriques.

Le DSK dispose galement de quatre prises audio jacks de 3,5 mm, deux pour les
entres: microphone (mono) et "line in" (stro), et deux pour les sorties : "speaker" (stro)
et "line out" (stro). En fait les deux entres (respectivement les deux sorties) renvoient les
signaux au mme port physique, c'est-adire au mme signal d'entre (respectivement de
sortie). La seule diffrence entre microphone et "line in" (respectivement "speaker" et "line
out") rside dans les impdances des ports. Autrement dit, on a quatre prises audio, mais une
seule entre et une seule sortie, chacune disponible avec deux impdances diffrentes.

Dr. Mohamed Lashab