Bus Et Adressage PDF

Bus et adressage
GIF-1001: Ordinateurs: Structure et Applications

Jean-François Lalonde, Hiver 2016
Aujourd’hui
• Mécanismes de fonctionnement:
• bus et mémoires
• adressage
Bus: lecture et écriture d’une mémoire
Bus d’adresses (8 bits)
Adresse
CPU RAM
L E Données
Bus de données (8 bits)
Bus de contrôle (L/E)
• La mémoire a un signal de lecture qui lui dit de lire les données à l’adresse
indiquée par le bus d’adresses, et de les placer sur le bus de données.
• La mémoire (RAM) a un signal d’écriture qui permet de prendre les

données sur le bus de données, et de les écrire en mémoire à l’adresse
indiquée par le bus d’adresses
• Le bus de contrôle permet de sélectionner l’opération effectuée

Lecture vs écriture
Mettez-vous dans la peau du microprocesseur!
microprocesseur (vous) mémoire
écriture
Bite my
shiny m
etal…
lecture
Bus: lecture et écriture d’une mémoire
Adresse
CPU RAM
L E Données
• Questions:
• Comment lire des données stockées en mémoire RAM?
• Comment écrire des données en mémoire RAM?
• Combien d’adresses la mémoire a-t-elle?
• Quelle est la taille des mots dans la RAM?
Carte de la mémoire (« memory map »)
0x00
RAM
0xFF
Bus: adressage
Adresse Adresse
CPU RAM ROM

L E Données L E Données
• Questions:
• Comment faire pour sélectionner la bonne mémoire?
Bus: décodeur d’adresses
Décodeur
d’adresses s1
e0 s0
b7
EN Adresse EN Adresse
CPU RAM ROM

• Solution: « emprunter » un bit (b7) et un décodeur

d’adresses
Décodeur
d’adresses s1
e0 s0
• Le décodeur d’adresses est un circuit logique qui sélectionne une

sortie en fonction des entrées.
• Par exemple, le décodeur ci-haut possède une entrée «e0» et deux

sorties « s0 » et « s1 ». La valeur des sorties est calculée comme suit:
• Si e0 = 0 alors s0 = 1, s1 = 0
• Si e0 = 1 alors s0 = 0, s1 = 1
• Ce genre de circuit est aussi connu sous le nom de démultiplexeur

(demux)
Décodeur
d’adresses s1
e0 s0
b7
EN Adresse EN Adresse
CPU RAM ROM

• Questions:
• Quelle est la taille maximale de RAM et ROM (en octets)?
• Aux yeux du CPU, quelle est l’adresse du premier emplacement
mémoire en RAM? en ROM?
• Quelle est la carte de la mémoire (« memory map ») de ce système?
0x00
RAM
0x7F
0x80
ROM
0xFF
Bus: “enable”
• Un bus relie le CPU à plusieurs composantes
• Plusieurs composantes sont donc branchées sur le même
circuit.
• Question: comment faire pour qu’une seule composante

puisse accéder au bus à la fois?
• Réponse:
• chaque bloc mémoire possède un signal “enable” qui indique
si elle est sélectionnée pour lecture ou écriture sur le bus de
données
• sinon, la composante est en haute impédance sur le bus de

données
Bus: adressage
• Un bus relie le CPU à plusieurs composantes
• Question: comment déterminer quelle composante

devrait être activée?
• Réponse:
• c'est le décodeur d’adresse qui détermine quelle
composante est activée (“enabled”) selon l’adresse
spécifiée sur le bus d’adresse
• les autres composantes sont en haute impédance sur le

bus de données
Bus: plusieurs périphériques
Décodeur ? ?
d’adresses s1
e0 s0
b7
EN Adresse EN Adresse EN Adresse EN Adresse
CPU RAM ROM Écran Clavier

L E Données L E Données E Données L
• Question:
• Comment faire pour supporter plus que deux
mémoires?
Bus: plusieurs périphériques s3
Décodeur s2
d’adresses s1
e0 s0
b7

• Question:
• une entrée, quatre sorties?
Bus: plusieurs périphériques s3
Décodeur s2
d’adresses s1
e0 e1 s0
b6 b7

• Question:
• quelle est la carte de la mémoire de ce système?
0x00
RAM
0x3F
0x40
ROM
0x7F
0x80
Écran
0xBF
0xC0
Clavier
0xFF
Entrées-sorties (périphériques)
• Les I/Os (Input-Output, entrées-sorties) servent
d’interface avec l’usager, les périphériques et
d’autres ordinateurs.
• Des lignes de contrôle existent pour gérer certains

I/Os spécifiques.
• Les I/Os ne sont pas que passifs

• Ils peuvent générer des interruptions pour signaler des
évènements au microprocesseur (exemple: touche de
clavier enfoncée)
Entrées-sorties: adressage
• Deux façons principales pour déterminer les adresses des I/Os
• Memory-Mapped I/O (MMIO)

• les I/Os sont gérés exactement comme la mémoire: pour accéder à
un I/O, on lit ou écrit une adresse du système
• nous explorerons cette organisation dans le TP1
• Port-Mapped I/O (PMIO)

• les I/Os ont leurs propres adresses, séparées des adresses
systèmes
• on emploie des instructions spécifiques aux I/Os pour y accéder
• ex: x86

Bus Et Adressage PDF

Transféré par

Droits d'auteur :

Formats disponibles

Bus Et Adressage PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Bus Et Adressage PDF

Transféré par

Droits d'auteur :

Formats disponibles

Bus et adressage

GIF-1001: Ordinateurs: Structure et Applications

Bus d’adresses (8 bits)

Bus de données (8 bits)

Bus de contrôle (L/E)

• La mémoire (RAM) a un signal d’écriture qui permet de prendre les

• Le bus de contrôle permet de sélectionner l’opération effectuée

microprocesseur (vous) mémoire

Bus d’adresses (8 bits)

Bus de données (8 bits)

Bus de contrôle (L/E)

CPU RAM ROM

Bus de données (8 bits)

Bus de contrôle (L/E)

CPU RAM ROM

Bus de données (8 bits)

Bus de contrôle (L/E)

• Solution: « emprunter » un bit (b7) et un décodeur

• Le décodeur d’adresses est un circuit logique qui sélectionne une

• Par exemple, le décodeur ci-haut possède une entrée «e0» et deux

• Ce genre de circuit est aussi connu sous le nom de démultiplexeur

CPU RAM ROM

Bus de données (8 bits)

Bus de contrôle (L/E)

• Question: comment faire pour qu’une seule composante

• sinon, la composante est en haute impédance sur le bus de

• Question: comment déterminer quelle composante

• les autres composantes sont en haute impédance sur le

EN Adresse EN Adresse EN Adresse EN Adresse

CPU RAM ROM Écran Clavier

EN Adresse EN Adresse EN Adresse EN Adresse

CPU RAM ROM Écran Clavier

EN Adresse EN Adresse EN Adresse EN Adresse

CPU RAM ROM Écran Clavier

• Des lignes de contrôle existent pour gérer certains

• Les I/Os ne sont pas que passifs

• Memory-Mapped I/O (MMIO)

• nous explorerons cette organisation dans le TP1

• Port-Mapped I/O (PMIO)

• on emploie des instructions spécifiques aux I/Os pour y accéder

Vous aimerez peut-être aussi