Structure Machine 2

Série de TD – Septembre 2020 Corrigé

https://elearning.univ-bejaia.dz/course/view.php?id=6094

Séance 1 : Circuits logiques combinatoires

Objectif : Comprendre les fondements de la conception de circuits logiques combinatoires (CLC) et identifier les 2
grandes catégories de circuits logiques tout en citant les étapes de la conception des circuits logiques combinatoires.
Les étudiants, devraient aussi être capables de donner les équations des circuits : décodeur, multiplexeur (MUX),
démultiplexeur (DeMUX) et additionneur. Enfin, il doivent être capables de faire la synthèse d’un circuit logique
combinatoire simple en se basant sur un cahier de charge.

Q1 : Indiquez les étapes de la conception des circuits logiques combinatoires (Voir page 5 du support de cours)
Réponse :

IN OUT
?

Q2 : Indiquez les 2 grandes catégories de circuits logiques existants (Voir page 4 du support de cours)
Réponse : Circuits logiques combinatoires et circuits logiques séquentiels

Q3 : Expliquer la différence entre « analyse » et « synthèse » d’un circuit logique (Voir page 5 du support de cours)
Réponse :
• Analyser un circuit, c’est trouver ses équations de sortie et tenter de dire ce qu’il fait en vous basant sur son logigramme.
En terme de procédure à suivre, vous démarrez des entrées et vous écrivez les équations des sortie de chacune des portes
logiques jusqu’à arrivé aux sorites finales de votre circuit.
• Faire la synthèse d’un circuit, je dirais que c’est presque l’inverse de l’analyse. Ici, votre logigramme n’est pas connu, mais
vous avez un problème à résoudre. Le but est de trouver les équations des sorties de votre circuits afin de dessiner son
logigramme et de produire votre circuit. Ici vous devez suivre les étapes de conception de circuits logiques combinatoires
(voir question 1)
Q4 : Indiquez si les circuits ci-dessous sont des circuits logiques combinatoires ? Justifiez votre réponse :

Circuit 1 Circuit 2 Circuit 3

Ce n’est pas un circuit logique

combinatoire car les sortie ne
dépendent pas uniquement des
Ce n’est pas un circuit logique entrées mais des sorites (leur état
combinatoire car les sortie ne précédent). Ici vous avez un circuit
dépendent pas uniquement des séquentiel ! C’est circuit logique combinatoire. Chaque
entrées mais des sorites (leur état sortie peut être déterminé uniquement
précédent). Ici vous avez un circuit par les entrées. Une simple table de vérité
séquentiel ! permet de les décrire !

Page 1/7
Q5 – Analyser le circuits suivant : Je rappel qu’il s’agit d’identifier les équations des soties de votre circuit et d’essayer
ensuite de simplifier ! Déduisez la fonction de ce circuit :

Réponse : C’est un décodeur

Q6 : Identifier les fonctions des circuits ci-dessous :

Circuit 1 Circuit 2 Circuit 3

Réponse :

Avant de répondre à cette question, je vous rappel les fonctions des circuit de décodage (DEC), de multiplexage
(MUX) et de démultiplexage (DeMUX).

• Un décodeur permet de choisir (mettre à « 1 ») une sortie parmi 2n sorties possibles en ayant, en entrée, un
code (ou adresse) sur n bits.
Un décodeur a donc n entrée (pour le code) et 2n sorties.
D’un point de vue mathématique, les sorties si = mi (mi étant les minterne composés des entrées)

• Un DeMUX (démultiplexeur) ressemble au décodeur sauf qu’au lieu de mettre directement à « 1 » un sortie
parmi 2n, il la fait correspondre à une entrée de donnée. Ainsi, il s’agit de choisir la sortie vers laquelle
l’entrée de donnée sera orientée.
Dans un démultiplexeur, nous avons une entrée de données et des entrées qui indiquent ou va être orientée
cette donnée (on les appel entrée de commande ou de sélection). En sortie ce circuit dispose de 2 n sorties.
D’un point de vue mathématique, les sorties si = D.mi (mi étant les minterne composés des entrées)

• Un MUX (multiplexeur) fait l’inverse du DeMUX. Il dispose de 2n entrées, de n entrées de commande et d’une
seule sortie. Ainsi, il permet de choisir qu’elle est l’entrée qui va sortir du circuit.

En analysant les 3 circuits ci-dessus, on voit bien que :

• le premier est un décodeur à 2 entrée et 22=4 sorties,

• le second est DeMUX à 2 entrées de commande un seule entrée de donnée et 22=4 sorties
• et le dernier est un MUX ayant 2n= 22=4 entrées de données, n=2 entrées de commande et une seule sortie.

Page 2/7
Q7 : On met à votre disposition un additionneur 1 bits. On vous ri-1 si
demande de donner le montage (en cascade) d’un additionneur 3 bits.
Additionneur
Astuce : pour le premier étage de votre additionneur 3 bits, vous utilisez
ai 1 bits
un additionneur 1 bits pour lequel vous mettez l’entrée « ri-1 » à « 0 » car
pour cet étage il n’y a pas de retenue précédente ! bi ri

Q8 : Utilisez un décodeur 3 vers 8 et un DéMUX pour générer la fonction fonction f(x,y,z) = ∑(1,3,5,6)

Réponse :

Page 3/7
Q9 : Faire la synthèse d’un circuits de transcodage permettant de passer du binaire naturel sur 4 bits vers un codage
en binaire réfléchi (ou code GRAY).

b3 a3 a2 a1 a0 b3 b2 b1 b0
Transcodeur b2
Binaire Naturel b1
vers code Gray
b0

Voici le passage du codage naturel vers le codage gray (sur 4 bits) :

Cet exercice peut être fait chez vous. Lors de la séance de TD,vous pouvez
demander de l’aide à votre enseignant.

Je vous rappel le principe de synthèse :

1 – Trouver la table de vérité (vous l’avez déjà)
2 – Trouvez les expressions algébriques de vos sorties. Ici vous avez 4 sorties. Vous
pouvez poser directement les expressions sous forme canoniques disjonctives ou
utiliser la méthode de karnaugh. Je vous recommande d’utiliser la méthode de
Karnaugh pour trouver les équations de chacune des 4 sorties (b 3,b2,b1,b0).
3 – Établir le logigramme du circuit (pour chacune des sorties)

Réponse :

1 - Trouvons d’abord les formes canoniques disjonctives des sorties :

b0= ∑(1,2,5,6, 9,10, 13,14) b1= ∑(2,3,4,5, 10, 11, 12, 13) b2= ∑(4,5,6,7,8, 9,10, 11) b3= ∑(8,9,10,11, 12, 13,14,15)

2 – Utilisons les tables de karnaugh :

Voici le logigramme résultant :

Page 4/7
 Séance 2 : Circuits logiques séquentiels

Objectif : Expliquer le principe d’un circuit logique séquentiel et le distinguer d’un circuit logique
combinatoire. Citer les différents types de bascules. Expliquer le fonctionnement d’une bascule RS, JK
et D. Expliquer la notion de synchronisation et identifier les 4 types de synchronisation. Donnez le
schéma d’un registre.

Q1 : Expliquer le principe d’un circuit logique séquentiel (Voir page 18 du support de cours). Vous constaterez que dans les CLS,
nous avons la présence d’éléments mémoire !
Réponse :
• Un circuit logique séquentiel peut être défini comme un circuit combinatoire englobant des éléments de mémoire.
• Il se distingue des circuits logiques combinatoires par le fait que ses sorties dépendent non seulement des entrées
(combinatoires) mais aussi de l’état de ses sorties.

Q2 : Voici des exemples de bascules (cochez les bonnes réponses)

☑ RS ☑D ❑ CLC ❑ CLS ☑ JK ❑ JSK ❑ RAM ☑T
Q3 : Donnez le schéma interne (à base de porte logiques NOR) d’une bascule RS (asynchrone)

Réponse :

Q4 : Donnez le schéma interne et la table de vérité d’une bascule D (basez vous sur une bascule RS)

Réponse :

Voici sa table de vérité :

D R S Qn+1 Remarque
Ce qui fait que la sortie Q de notre bascule recopie exactement la valeur de D
0 1 0 0 Mise à zéro
1 0 1 1 Mise à 1

Q5 : Citez les 4 possibilités de synchronisation d’une bascule (moment de la prise en compte des entrées) en cochant
les bonnes réponses :

☑ sensibilité au niveau d’horloge haut ☑ sensibilité au niveau d’horloge bas

❑ sensibilité à la période d’horloge ☑ sensibilité au front d’horloge montant
❑ sensibilité à la fréquence d’horloge ☑ sensibilité front d’horloge descendant

Page 5/7
Q6 : Compléter le schéma ci-dessous en indiquant les entrées des circuits et identifier ces circuits :

R
Réponse
Bascule RS asynchrone
S

R
Bascule RS synchronisée au niveau d’horloge haut
S

D Bascule D asynchrone

K
Bascule JK asynchrone (pas de signale d’horloge)
J

Q- Q-
Q7 : Compléter les Mise à 1 zéro
tables de vérités 1 Mise à 1 1 0
suivantes Mise à zéro 1
0 Mise à zéro 0 1
X Interdit Q- Complémentation

Ici vous considérez des bascules asynchrones bien évidemment !

Remarque : Q- : état présent de la sortie Q. Q+ : état future de la sortie Q

Q8 : Reliez la description avec l’image correspondante :

Bascule Verrou
Flip-Flop ou bascule latch

Sensible Sensible
au niveau d’horloge Sensible au front d’horloge
Sensible
bas au front d’horloge descendant
au niveau d’horloge
haut montant

Page 6/7
Q9 : Donnez le schéma logique d’un registre 3 bits ayant 2 signaux de commande write et read :
• write = 1 : écriture parallèle dans le registre . Ce qui se traduit pas le transfère Bus d’entrées sur 3 bits
d’une information depuis un bus d’entrée vers le registres
• read = 1 : Lecture parallèle du registre. Ce qui se traduit pas le transfère d’une write
information depuis le registre vers un bus de sortie read Registre 3 bits
• write = read = 0 : Le registre reste en état de mémorisation
et sera déconnecté du bus d’entrée et du bus de sortie.
Indications : Bus de sortie sur 3 bits
• Utilisez 3 bascules D synchrones sensibles au front d’horloge montant.
• Pour déconnecter le circuit du bus, utilisez un buffer à 3 états (voir son fonctionnement ci-contre).
Commande
Le schéma d’un buffer à 3 états est comme suit :
Entrée Sortie

Commande = 1 Commande = 1
Equivaut
Son principe de fonctionnement est comme suit : Si
Entrée Sortie Entrée Sortie
l’entrée de commande est à 1 l’entrée est directement
relié à la sorite. Dans le cas contraire (entrée de
commande à zéro) l’entrée est déconnecté de la sortie
(aucune liaison n’est établie entre l’entrée et la sortie). Commande = 0 Commande = 0
Equivaut
Entrée Sortie Entrée Sortie
Réponse :

>H >H >H

Explication : N’oubliez pas que la bascule D utilisée ici est flip-flop sensible au front d’horloge montant. Cela veut dire
que cette bascule ne peut changer d’état (prendre en compte son entrée D) que si son signal d’horloge (de contrôle)
passe du niveau bas vers le niveau haut c’est à dire qu’il est en situation de front montant.

• Lorsque le signale « write » est au niveau zéro ou au niveau « 1 » ou passe de l’état « 1 » vers l’état zéro (front
descendant), les 3 bascules sont en état de mémorisation (elles ne sont pas sensibles aux changements de
leur entrée D)
• Lorsque « write » passe de l’état « 0 » vers l’état « 1 » (front montant) les entrées des 3 bascules du registres
vont être recopiées dans les bascules. On dira que l’on écrit dans le registre les valeurs provenant du bus
d’entrée (IN2, IN1, IN0)
• Lorsque le signal « Read » est à zéro, les sorties du registre (c’est à dire les sorties de ses 3 bascules) seront
déconnectées du bus de sortie (ceci grâce aux buffer à 3 états). Ainsi, elles n’auront aucune incidence sur ce
bus de sortie.
• Lorsque le signal « Read » est mis à « 1 », les sorties du registre (c’est à dire les sorties des 3 bascules : S2, S1,
S0) seront connectées sur le bus de sortie provoquant ainsi le transfert de l’information se trouvant dans le
registre vers le bus de sortie.

Page 7/7