Scribd Logo
Importer

Bienvenue sur Scribd !

  • 534 vues

    TD6 - Additionneur Comparateur Decodeur

    Transféré par

    Phantom Tonton
    Le document décrit trois exercices sur des circuits logiques numériques: un additionneur, un comparateur et un décodeur BCD vers code 7 segments. L'additionneur additionne des bits et nombres binaires. Le comparateur compare des nombres binaires sur 1 et 2 bits. Le décodeur transforme un code BCD en code pour un afficheur 7 segments.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd

    TD6 - Additionneur Comparateur Decodeur

    Transféré par

    Phantom Tonton
    534 vues2 pages
    Le document décrit trois exercices sur des circuits logiques numériques: un additionneur, un comparateur et un décodeur BCD vers code 7 segments. L'additionneur additionne des bits et nombres binaires. Le comparateur compare des nombres binaires sur 1 et 2 bits. Le décodeur transforme un code BCD en code pour un afficheur 7 segments.

    Titre original

    TD6_Additionneur-Comparateur-Decodeur

    Copyright

    © © All Rights Reserved

    Formats disponibles

    PDF, TXT ou lisez en ligne sur Scribd

    Avez-vous trouvé ce document utile ?

    Ce contenu est-il inapproprié ?

    Le document décrit trois exercices sur des circuits logiques numériques: un additionneur, un comparateur et un décodeur BCD vers code 7 segments. L'additionneur additionne des bits et nombres binaires. Le comparateur compare des nombres binaires sur 1 et 2 bits. Le décodeur transforme un code BCD en code pour un afficheur 7 segments.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    534 vues2 pages

    TD6 - Additionneur Comparateur Decodeur

    Transféré par

    Phantom Tonton
    Le document décrit trois exercices sur des circuits logiques numériques: un additionneur, un comparateur et un décodeur BCD vers code 7 segments. L'additionneur additionne des bits et nombres binaires. Le comparateur compare des nombres binaires sur 1 et 2 bits. Le décodeur transforme un code BCD en code pour un afficheur 7 segments.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    sur 2

    TRAVAUX DIRIGES Série N°5

    Cours/Module : Électronique numérique Enseignant : Pr. Khalid ASSALAOU


    Science de la matière Informatique (SMI) Semestre 3

    EXERCICE 1 : Additionneur

    Dans un premier temps, on souhaite réaliser un demi-additionneur (cf. figure 1). Il s’agit d’un circuit qui
    additionne deux bits : A et B. Ce circuit doit générer la somme S et une éventuelle retenue C.
    1. Donnez les tables de vérité de S et de C
    2. Déduire les équations simplifiées de S et C.
    3. Dessinez le schéma interne du demi-additionneur.
    On souhaite maintenant réaliser un additionneur complet (cf. figure 2). Il s’agit d’un circuit qui additionne
    trois bits : A, B et une retenue d’entrée Cin. Ce circuit doit générer la somme S et une éventuelle retenue de
    sortie Cout.
    1. Donnez les tables de vérité de S et de Cout
    2. Déduire les équations simplifiées de S et C.
    3. Dessinez le schéma interne d’un additionneur complet à partir de deux demi-additionneurs.
    Pour finir, on souhaite réaliser un additionneur binaire parallèle sur quatre bits (cf. figure 3). Il s’agit d’un
    circuit qui additionne deux nombres binaires de quatre bits, A et B, ainsi qu’une retenue d’entrée Cin. Il
    génère une somme S sur quatre bits et une retenue de sortie Cout.
    4. Donnez le schéma interne de cet additionneur binaire à partir de plusieurs additionneurs complets.

    EXERCICE 2: Comparateur
    On souhaite réaliser le comparateur suivant :

    Figure1 Figure2
    Dans la figure 1 : Les entrées A et B représentent deux nombres binaires sur 1 bit. Dans la figure 2, les
    entrées A et B représentent deux nombres binaires sur deux bits (A0 et B0 sont les bits de poids faible)
    • Si A > B alors la sortie 'A > B' est au niveau logique 1 et les autres sorties sont au niveau logique 0 ;
    • Si A = B alors la sortie 'A = B' est au niveau logique 1 et les autres sorties sont au niveau logique 0 ;
    • Si A < B alors la sortie 'A < B' est au niveau logique 1 et les autres sorties sont au niveau logique 0.
    Pour le comparateur présenté dans la figure1 :
    1. Donnez la table de vérité du circuit.
    2. exprimez les équations simplifiées des sorties 'A = B', 'A > B' et 'A < B'.
    3. Dessinez le schéma interne du comparateur (figure1)
    FACULTE POLYDISCIPLINAIRE A LARACHE
    -1-
    TRAVAUX DIRIGES Série N°5
    Cours/Module : Électronique numérique Enseignant : Pr. Khalid ASSALAOU
    Science de la matière Informatique (SMI) Semestre 3

    Pour le comparateur présenté dans la figure 2 :


    1. Donnez la table de vérité du circuit.
    2. Sans l’aide des tableaux de Karnaugh, exprimez l’équation simplifiée de la sortie 'A = B' et dessinez son
    schéma de câblage.
    3. Avec l’aide des tableaux de Karnaugh, exprimez les équations simplifiées des sorties 'A > B' et 'A < B'.
    4. Dessiner le schéma interne du comparateur (figure3)

    EXERCICE 3: Décodeur BCD 7 segments


    On veut réaliser un circuit logique qui transforme le code BCD (Décimal codé binaire) en un code dit 7
    segments qui permet (lorsqu'il est appliqué aux entrées d'un afficheur) de voir s'inscrire le chiffre
    correspondant à la combinaison binaire d'entrée.
    Les 7 sorties repérées de a à g commandent chacune un des 7 segments de l'afficheur.
    Un segment sera éclairé si la sortie du décodeur qui le commande est à l'état logique 1

    1. Compléter la table de vérité qui décrit le fonctionnement du décodeur


    code code binaire code 7 segments
    base
    10 X3 X2 X1 X0 a b c d e f g
    0 0 0 0 0
    1 0 0 0 1
    2 0 0 1 0
    3 0 0 1 1
    4 0 1 0 0
    5 0 1 0 1
    6 0 1 1 0
    7 0 1 1 1
    8 1 0 0 0
    9 1 0 0 1

    2. Pour chaque sortie du décodeur (a, b, c, d, e et f) :


    - Etablir l'équation simplifiée (à l'aide d'un tableau de Karnaugh).
    - Mettre l'équation sous la forme ‘NON-ET’ ou ‘NON-OU’.
    - Réaliser le logigramme le plus simple utilisant un seul type d'opérateurs universels à 2 entrées (soit des
    NON-ET, soit des NON-OU).

    FACULTE POLYDISCIPLINAIRE A LARACHE


    -2-

    Vous aimerez peut-être aussi