TD N°3: Architecture de Système A P: Exercice 1
TD N°3: Architecture de Système A P: Exercice 1
TD N°3: Architecture de Système A P: Exercice 1
Soit une architecture de Van Neumann munie d’un µP 24 bits (adresse) cadencé à 2.4 GHz.
1. Pour rappel : dessiner cette architecture en précisant l’emplacement des différents bus et
des constituants de l’unité centrale.
2. Quelle est la capacité maximum de la mémoire en octets, Ko, Mo et Go ?
2. Combien de temps faut-il pour traiter toutes les données contenues dans la mémoire ?
3. Soit un autre processeur cadencé à 1.3 GHz qui lit 4 octets en 2 cycles et il les traite
en 5 cycles. Combien de temps lui faut-il pour traiter la même quantité de données
que le processeur précédent ? Quel est le processeur le plus rapide ?
Exercice 2 :
Soit une architecture munie d’un processeur cadencé à 2 GHz, une mémoire centrale de 1 Go ayant
un temps d’accès de 20 ns, un temps de cycles mémoire de 25 ns et un format de données de 32
bits. Le processeur exécute un programme dans lequel il lit 8 octets en 6 cycles d’horloge et traite
ces 8 octets en 10 cycles d’horloge.