EPI Digital School 3ième Génie Info

AU : 2022-2023

Architecture des systèmes à microprocesseur et des microcontrôleurs

TD N° 2 : Composants de base des systèmes numériques
Nombre de pages : 4

Exercice 1 :
a. Donner le schéma bloc d’un décodeur à 2 entrées (A0 et A1), 4 sorties (Y0, Y1, Y2, et Y3) et une entrée
de validation EN.
Décodeur
A0 Y0
Y1
A1
Y2
EN
Y3
b. Trouver la table de vérité du décodeur sachant que :
• Si EN=0, toutes les sorties doivent se mettre à 0
• Si EN=1, le décodeur fonctionne normalement
EN A1 A0 Y3 Y2 Y1 Y0
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 0 0 0 0
0 1 1 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

c. En utilisant 2 décodeurs comme le précédent et une porte NON, réaliser un décodeur à 3 entrées.
Le décodeur à 3 entrées (A0, A1, A2) possède 8 sorties (Y0, Y1, …, Y7)

Décodeur 3 entrées, 8 sorties

A0 a0 y0 Y0
y1 Y1 Décodeur 0 activé
A1 a1 0 y2 Y2 lorsque A2=0
A2 EN y3 Y3

a0 y0 Y4
y1 Y5 Décodeur 1 activé
a1 1 y2 Y6 lorsque A2=1
EN y3 Y7

d. En utilisant 5 décodeurs comme le précédent, réaliser un décodeur à 4 entrées.

Le décodeur à 4 entrées (A0, A1, A2, A3) possède 16 sorties (Y0, Y1, …, Y15)

A. Ben Abdelali et S. Lahouar Page 1/6

 Décodeur 4 entrées, 16 sorties
A0 a0 y0 Y0
A1 y1 Y1 Décodeur 0 activé
a1 0 y2 Y2 lorsque A3A2=00
EN y3 Y3

a0 y0 Y4
y1 Y5 Décodeur 1 activé
a1 1 y2 Y6 lorsque A3A2=01
A2 a0 y0 EN y3 Y7
y1
A3 a1 4 y2
1 EN a0 y0 Y8
y3
y1 Y9 Décodeur 2 activé
a1 2 y2 Y10 lorsque A3A2=10
Décodeur 4 permet EN Y11
y3
de choisir le décodeur
à activer selon les 2
entrées A2 et A3 a0 y0 Y12
y1 Y13 Décodeur 3 activé
a1 3 y2 Y14 lorsque A3A2=11
EN y3 Y15

e. Donner les sorties des décodeurs suivants pour les entrées spécifiées :
a0 A0 Y0 a0 a A0 Y0 0 0 a
a A
Y0 1 0 aA
1
0 0 0 Y0
b1 A1 Y1 b1 b A1 Y1 0 1 b A
b1
Y1 1 1 bA1 1
0 Y1
Y2 1 Y2 0 Y2 0 Y2 1
Y3 0 Y3 0 Y3 1 Y3 1
0
val EN 1val valEN 0 EN
valval 1 EN
val

f. De même pour les décodeurs suivants (symbole IEC) :

a a a a a a

b b b b b b

1
1 0 1 1
0 val 1 val 1
val valval 1 0 val 1
0 1 0 1 1 1
1 1 1 1
1 1 1 1 1
1 0 1
1 1 0 0
1 1 1
1 0 1 1 1
1
2 Décodeurs 2/4 Décodeur 3/8 Décodeur 3/8
g. Donner les sorties des codeurs de priorité suivants pour les entrées spécifiées :
0
110 011 000 000
0 0

0 0 0
1 1 1 0

Exercice 2 :
a. Donner les sorties du Multiplexeur suivant pour les entrées spécifiées :
0
1
0 1
1
1 1
1
1
0 0
0
1 1

ALS157 contenant 4 MUX 2 vers 1

A. Ben Abdelali et S. Lahouar Page 2/6

b. Pour le circuit ci-contre, donner la table de vérité de F1 et F2 en
fonction de A, B, et C :
Indication : le circuit ALS153 contient 2 MUX 4 vers 1

A B C F1 F2
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0

c. En se basant sur la table d’opération, donner les sorties des circuits décaleurs suivants :
0 1 0 1 0 1 0 1

1 1
0 1

0 0 1 0 1 0 1 0
d. De même pour les décaleurs à barillet suivants :
0 1 0 1 0 1 0 1

1 4-bit barrel shifter 1

4-bit barrel shifter
0 1

0 1 0 1 1 0 1 0
Exercice 3 :
a0
Le circuit de la figure ci-contre est un additionneur à 4 bits qui possède en plus a1
des entrées A=(a3a2a1a0)2 et B=(b3b2b1b0)2, une entrée pour la retenue entrante a2 s0
a3 s1
(Cin) et une sortie pour la retenue sortante (Cout) Cin s2
a. En utilisant ce circuit, donner le schéma bloc d’un additionneur qui permet b0 s3
b1 Cout
d’additionner 2 nombres de 4 bits, puis 2 nombres de 8 bits (A+B) b2
Additionneur 4 bits : Additionneur 8 bits : b3

A0 a0 A0 a0 A4 a0
A1 a1 A1 a1 A5 a1
A2 a2 s0 S0 A2 a2 s0 S0 A6 a2 s0 S4
A3 a3 s1 S1 A3 a3 s1 S1 A7 a3 s1 S5
0 Cin s2 S2 0 Cin s2 S2 Cin s2 S6
B0 b0 s3 S3 B0 b0 s3 S3 B4 b0 s3 S7
B1 b1 Cout B1 b1 Cout B5 b1 Cout C8
C4
B2 b2 B2 b2 B6 b2
B3 b3 Somme sur B3 b3 B7 b3 Somme sur
5 bits 9 bits

b. En utilisant ce circuit et quelques portes NON, donner le schéma bloc d’un circuit qui permet de
calculer la différence entre 2 nombres de 4 bits (A-B)
A0 a0
A1 a1
A2 a2 s0 S0
A3 a3 s1 S1
1 Cin s2 S2
B0 b0 s3 S3
B1 b1 Cout
B2 b2
B3 b3

A. Ben Abdelali et S. Lahouar Page 3/6

c. En utilisant ce circuit et quelques portes XOR, donner le schéma bloc du circuit qui permet de
calculer la somme ou la différence de deux nombres A et B selon une entrée OP (OP=0 : Addition,
OP=1 : Soustraction)
• OP=0  Additionneur 4 bits : S=A+B
• OP=1  Soustracteur 4 bits : S=A-B=A+C2(B)=A+C1(B)+1=A+B ̅+1
La sélection se fait à l’aide de la porte XOR, en effet :
• Si OP=0  OP  B = 0  B = B
• Si OP=1  OP  B = 1  B = B ̅

A0 a0
A1 a1
A2 a2 s0 S0
A3 a3 s1 S1
OP Cin s2 S2
b0 s3 S3
B0 b1 Cout S4
b2
B1 b3

B2

B3

d. Donner les sorties du circuit Additionneur/Soustracteur suivant pour les entrées spécifiées :
1011 1101 1011 1001

0 1
CF = 1 CF = 1
OF = 0 OF = 0

1000 0010

1 1 1 1 1 1
1011 1011
OF =1 XOR 1 = 0 OF =1 XOR 1 = 0
+1101 +0111 C2(1001)=0111
11 0 0 0 10 0 1 0
CF CF
SF SF
Exercice 4 :
1. En utilisant le schéma de l’UAL, donner le chronogramme de S0 et R pour A, B, et Sel données :
Retenue A
0
B
+ Add Multiply
Sel
*
0 So
0 1
1 1
0 R

2. On utilise une représentation en C2 sur 4 bits pour l’UAL suivante :

Retenue
B 0
B’

Add/Sub

Multiply
0 0
1 0 1
1 1
0
A. Ben Abdelali et S. Lahouar Page 4/6
 a. Est-il possible de réaliser l’opération 5 – 9 par cette UAL ? Justifiez votre réponse.
Non car (-9) ne peut pas être représenté sur 4 bits signé (Nmin=-23=-8)
b. Est-il possible de réaliser l’opération 5 x 4 par cette UAL ? Justifiez votre réponse.
Non car 5 x 4 =20 ne peut pas être représenté sur 4 bits signé (Nmax=23-1=7)
c. Pour les valeurs suivantes des entrées A, B, C, Sel0, et Sel1 donnez les valeurs des sorties R et
So sur le chronogramme. Pour chaque cas, Indiquez s’il y a un débordement ou non :

Add Sub Mul Mul

So 1101 0001 0010 0101 1100 0110

R
Débordement Non Non Non Oui Non Non
Exercice 5 :
1. Une ALU à 4 bits possède 2 entrées de données A et B, une entrée de sélection de mode M (M=0
 opérations logiques ; M=1  opérations arithmétiques), 2 entrées de sélection d’opération S1
et S0, une sortie F et une sortie de retenue C. Selon les entrées S1 et S0, l’ALU réalise les fonctions
suivantes entre A et B (selon la valeur de M) : S1S0=00 : Somme ou XOR ; S1S0=01 : Différence A-B
ou AND ; S1S0=10 : Incrémenter A ou OR ; S1S0=11 : Décrémenter A ou NAND.
Déterminer les sorties F et C pour les entrées suivantes :
• A=1010, B=0011, M=1, S1S0=00 • A=0111, B=0101, M=0, S1S0=01
• A=1010, B=0011, M=0, S1S0=00 • A=1011, B=0011, M=1, S1S0=10
• A=1010, B=0011, M=0, S1S0=11 • A=1000, B=1011, M=1, S1S0=11
M S1S0 A B Opération C F
1 00 1010 0011 A+B 0 1101
0 00 1010 0011 A XOR B 0 1001
0 11 1010 0011 NAND 0 1101
0 01 0111 0101 AND 0 0101
1 10 1011 0011 INC A 0 1100
1 11 1000 1011 DEC A 0 0111
2. L’ALU de la figure ci-après comporte 3 entrées de données A, B et Ci, 3 entrées de sélection (ou de
contrôle) : S0, S1 et M et 2 sorties F et Ci+1 (retenu de l’addition). Selon les valeurs des entrées de
sélection l’une des fonctions suivantes est réalisée : (A OR B), (A AND B), (A ̅ ), (AB), A (identité),
̅), (A – B = A + B
(A + 1), (A + B ̅ + 1), (A + B + 1), (2A+1), (A + B), (2A). Compléter le tableau suivant :
Ci
A M S1 S0 Ci FUNCTION A B F Ci+1
"0" 0
B 0 0 0 0 A 1 0 1 0
1 + Ci+1

2
0 0 0 1 A+1 1 0 0 1
3 0 0 1 0 A+B 0 0 0 0
0 0 1 1 A+B+1 0 1 0 1
0 0 1 0 0 ̅
A+B 1 1 1 0
F
0 1 0 1 A-B=A+B̅+1 1 0 1 1
1
0 1 1 0 2A 0 1 0 0
0 1 1 1 2A+1 1 1 1 1
M M S1 S0 C0
Ci FUNCTION A B F Ci+1
1 0 0 X A AND B 0 1 0 X
1 0 1 X A OR B 1 1 1 X
S0 Décodeur 1 1 0 X AB 1 0 1 X
2/4
S1 1 1 1 X ̅
A 1 0 0 X

A. Ben Abdelali et S. Lahouar Page 5/6

Exercice 6 :
1. Complétez le chronogramme relatif au registre à mémoire suivant :

0 8 12 10

2. De même pour le registre à décalage programmable suivant sachant qu’initialement il contient la

valeur 10012 et que l’entrée série est fixée à 0 :

clk

1001 1100 0110 1000 0100 0010

3. Complétez le chronogramme relatif au compteur programmable suivant sachant que

E2E1E0=(101)2 :
H

E2 E1 E0

LOAD

Q2 Q1 Q0

000 101 100 011 100 101 100

Exercice 7 :
La figure ci-dessous représente un fichier de 4 registres de 4 bits chacun. Compléter le tableau suivant
(par 0, 1 ou Z) selon les entrées A1A0, WR, et CE (on note que X1, X2, X3, et X4 sont les sorties des
cellules comme indiqué sur la figure) :
Contenu de la case : valeur 0

WR CE A1A0 D0 D1 D2 D3 X1 X2 X3 X4
0 1 10 1 1 0 0 1 0 Z Z
0 1 11 0 1 0 0 Z Z 1 Z
0 0 01 Z Z Z Z Z Z Z 1

A. Ben Abdelali et S. Lahouar Page 6/6