Forces Armées Royales

Marine Royale
Ecole Royale Navale

Travaux dirigés de : Électronique numérique

Module : Électronique numérique Semestre : S2

Parcours : 1ère année Cycle Ingénieur
Spécialité : Système Embarqué

Pr : A.BAKALI
 Table des matières

1. Représentation des nombres---------------------------------------------------------1 - 9

2. Réseaux combinatoires ------------------------------------------------------------10 - 20
3. Réseaux séquentiels -----------------------------------------------------------------21- 33

1
 Représentation des nombres : Enoncés

EX1/
a/ Laquelle des suites de chiffres peut être la représentation d’un nombre en base deux,
dix, ou seize ? 1010 1020 108141 2A0GF00 01AFB CEE IEEE BAC
b/ Donner la plus petite base dans laquelle chaque nombre est écrit.

Réponse
a/
1010 : base 2, base 10, base16.
1020 : base 10, base16.
108141 : base 10, base16.
2A0GF00 : aucune base.
01AFB : base 16.
CEE : base 16.
IEEE : aucune base.
BAC : base 16.

b/ Pour trouver la plus petite base, on prend le plus grand digit dans chaque
chiffre et on ajoute 1.
Le plus grand digit dans 1010 est 1. 1+1=2 ce qui implique que la plus petite
base à laquelle appartient le chiffre 1010 est la base 2. On fait de même pour les
autres chiffres.
1010 : base 2.
1020 : base 3.
108141 : base 9.
2A0GF00 : base 17.
01AFB : base 16.
CEE : base 15.
IEEE : base 19.
BAC : base 14

EX2/ Quelle est le plus grand nombre Nmax de n bits que l’on peut écrire dans une
base b. faire l’application pour n = 3, b = 2, 3, 10,16.

2
Réponse
Soient les ai les symboles de la base b tel que : b-1< ai<0
Soit Nb un nombre appartenant à la base b. L’écriture polynomiale de Nb dans la base b
est :
Nb = an-1 bn-1 + an-2 bn-2 + an-3 bn-3 + ……………..+ a0b0
Pour NbMax an-1 = an-2 = an-3 = ……………….= a0= (b-1)
NbMax = (b-1)bn-1 + (b-1)bn-2 + (b-1)bn-3 + …………….. + (b-1)b0
= (b-1)( bn-1 + bn-2 + bn-3 + …………….. + b0)
= (b-1)(bn -1)/(b-1) = (bn -1)

Pour n=3 et b= 2, N2Max = (111)2 = (7)10

Pour n=3 et b= 3, N3Max = (222)3 = (26)10
Pour n=3 et b= 10, N10Max = (999)10
Pour n=3 et b= 16, N16Max = (FFF)3 = (4095)10

EX3/ Quelle est la plus grande valeur décimale qui peut être représentée en binaire sur
deux octets ?

Réponse
Deux octets correspondent à 16 bits, donc la plus grande valeur binaire sera
équivalente en décimale à :
216 - 1 = 65 535.

EX4/ Combien d'octets sont nécessaires pour représenter la valeur décimale 846 569
en BCD ?

Réponse
Chaque chiffre décimal est converti en un code BCD à quatre bits. Ainsi, un nombre
décimal à six chiffres nécessite 24 bits. Ces 24 bits sont égaux à trois octets.

EX5/ Effectuer les conversions suivantes :

1. (45,43)10 en binaire puis en hexadécimal.
2. (11101001011)2 en hexadécimal puis en décimal.
3. (2EA)16 en binaire puis en décimal.
4. (224)3 en binaire puis en octal.

3
 5. (512,14) en hexadécimal.
6. (151/256)10 en binaire.
7. (100001110100)DCB en binaire
8. (011111000001)DCB en décimal.
9. (011111000001)2 en DCB
10.(37,75)10 = (?)2
11.(37,79)10 = (?)2 (avec une partie fractionnaire de 3 bits)
12.(37,4)10 = (?)2

Réponse
1. 45,43 en binaire
Il existe deux façons de convertir un nombre entier décimal en son équivalent dans le
système binaire. La première méthode consiste à exprimer le nombre décimal comme
une somme de puissances de 2, puis des 1 et des 0 sont écrits dans le bit approprié.

25,4310 = 16 + 8 + 0 + 0 + 1 = 24 + 23 + 0 + 0 + 20 + 0 + 2-2 + 2-3 + 0 +2-5

= (1 1 0 0 1 0 1 1 0 1)2
On s’arrête à un niveau de précision de 2 -5

La deuxième méthode consiste à traiter la partie entière et la partie fractionnaire

séparément. Pour convertir un nombre entier N écrit dans la base 10 vers n’importe
quelle base b, on fait des divisions successives de N par b. Les restes des divisions
forment le nombre N dans la base b. Le dernier reste forme le bit du poids le plus fort
(MSB) et le premier reste le bit du poids le plus faible (LSB).

Pour la partie fractionnaire, on procède comme suit :

On multiplie la partie fractionnaire par b et on note la partie entière. La partie
fractionnaire obtenu on la multiplie à nouveau par deux et on répète les multiplications
jusqu’à ce que soit :
1. La partie fractionnaire de la multiplication devient égale à zéro (voir 10.).
2. Le nombre de bits réservé à la partie fractionnaire est atteint (voir 11.)
3. La combinaison des bits se répète (redondance : voir 12.).

4
0,43 × 2 = 0 ,86
0,86 × 2 = 1 ,72
0,72 × 2 = 1 ,44
0,44 × 2 = 0 ,88
0,88 × 2 = 1 ,76

On s’arrête à un niveau de précision de 2-5

25,43= 1100101101

(25,43)10 = (1100101101)2 = ( ?)16

De la base 2 à la base 16 le nombre binaire est regroupé en groupes de quatre bits, et

chaque groupe est converti en son chiffre hexadécimal équivalent. Des zéros (affichés
en gras) sont ajoutés, pour compléter un groupe de quatre bits.

(25)10 = (11001)2 = (00011001)2 = (19)16

0,43 = ( 01101)2 =(01101000)2 = (68)16

(25,43)10 = (1100101101)2 = (19,68)16

2. (11101001011)2 en hexadécimal puis en décimal.

(111 0100 1011)2 = (0111 0100 1011)2 = (74B)16

De la base 16 à la base 10 on fait l’écriture polynomiale.

(74B)16 = 7×162 + 4×16 + 11×160 = (1867)10

5
 3. (2EA)16 en binaire puis en décimal.

(2EA)16 = ( ?)2
De la base 16 à la base 2 on écrit chaque chiffre sous forme de quatre éléments
binaires.
(2EA)16 = (0010 1110 1010)2
(2EA)16 = (0010 1110 1010)2 = (512 + 128 +64 +32 +8 + 2)10 = (746)10

4. (224)3 en binaire puis en octal.

(224)3 le chiffre 4 n’appartient pas à la base 3donc on ne peut pas convertir le nombre
(224)3.

5. (512,14)10 en hexadécimal.

(512)10 = 2×256 = 2×162 + 0×16 + 0×160 = (200)16

(0,14)10 = (2×16-1 + 3×16-2 + 13 ×16-3 + 7×16-4)10 = (23C7)16 On s’arrête à un niveau
de précision de 16-4

(512,14)10 = (200, 23C7)16

6. (151/256)10 en binaire.

(151/256)10 = (128 + 16 +4 +2 + 1)/256 = (27 + 24 + 22 + 21 + 20)/28

= (2-1 + 2-4 + 2-6 + 2-7 + 2-8) = (10010111)2

(151/256)10 = (10010111)2

7. (100001110100)DCB en binaire
On convertit le nombre en DCB en son équivalent en décimal puis en binaire
(100001110100)DCB = (?)10
On représente chaque groupement de quatre éléments binaires par leur équivalent en
décimal en commençant de la droite.

(1000 0111 0100)DCB = ( 874)10

(1000 0111 0100)DCB = ( 874)10 = ( 512 + 256 + 64 + 32 +8 +2)10
= ( 29 + 28 + 26 + 25 + 23 + 21) = (110110101)2

(1000 0111 0100) DCB = (110110101)2

6
 8. (011111000001)DCB en décimal.
On représente chaque groupement de quatre éléments binaires par son équivalent en
décimal en commençant de la droite.

(011111000001)DCB = (0111 1100 0001)DCB . Le code DCB représente chaque chiffre

du nombre décimal par un nombre binaire à quatre bits. Clairement, seuls les nombres
binaires à quatre bits à partir de 0000 à 1001 sont utilisés. Le code BCD n'utilise pas
les chiffres 1010, 1011, 1100, 1101, 1110 et 1111. En d'autres termes, seuls 10 des 16
combinaisons de codes binaires sont utilisées. Si l'un des nombres à quatre bits
"interdits" se produit, c'est généralement une indication qu'une erreur est survenue.
La combinaison 1100 est donc une combinaison interdite ce qui implique que
(011111000001) n’est pas une représentation en DCB.

9. (011111000001)2 en DCB
On convertit le nombre binaire en décimal puis en DCB.
(011111000001)2 = (1985)10
(1985)10 = ( ?)DCB chaque digit va être représenté par son équivalent en binaire pur
sous forme de quatre éléments binaires.
(1985)10 = (0001 1001 1000 0101)DCB

10. (37,25)
(37)10 = 32+ 4+ 1= 25 + 22 + 20 = (100101)2

0,75
× 2
1,50 On note 1 et on le remplace par 0 pour la prochaine multiplication.
0,50
× 2
1,00 On note 1 et on le remplace par 0 pour la prochaine multiplication. La
0,00 partie fractionnaire est nulle donc la multiplication s’arrête.

Rep : (37,75)10 = (10010101)2

11. (37,79)10 = (?)2 (avec une partie fractionnaire de 3 bits)

7
 0,79
× 2
1,58 on note 1 et on multiplie la partie fractionnaire par 2
0,58
× 2
1,16 on note 1et on multiplie la partie fractionnaire par 2
0,16
× 2
0,32 on note 0 et on arrête la multiplication (le nombre de bits est
atteint)

Rep : (37,79)10 = (100101110)2

12. (37,4)10 = (?)2

0,4
× 2
0,8
× 2
1,6
0,6
× 2
1,2
0,2
× 2
0,4
× 2
0,8
× 2
1,6
0,6 La partie fractionnaire est : 0110 0110
× 2 Redondance on s’arrête donc aux quatre premiers bits
1,2
0,2
× 2
0,4

8
 Rep : (37,4) = ((1001010110)2

EX6/ Trouver l’équivalent décimal des nombres suivants représentés en complément à

deux, avec une partie entière de 3 bits et une partie fractionnaire de 2 bits :
011000, 011001, 000001, 000000,111111, 111110, 100101.

Réponse

011000 : le premier bit à gauche représente le bit de signe. Si ce bit est égal à zéro = 0
, le nombre est signé positif et les autres bits représente la valeur absolue

EX7/ Ecrire en binaire sur 8 bits dans la représentation en complément à deux, les
nombres décimaux suivants :
+24, -96,+ 9,125, -9,125

Ex8/ Effectuer les opérations suivantes en complément à deux sur 8 bits :

1. 125-26
2. 105+35
3. 40-60
4. -38-96
Ex9/ Un opérateur compose au clavier d’un ordinateur l’instruction suivante codée en
ASCII : 1010011,1010100, 1001111, 1010000
1. Trouvez ce que signifie cette instruction.
2. Codez en ASCII le message suivant : Ecole Royale Navale

9
 Fonctions Logiques

EX1
a- Déterminer l’état de sortie S en fonction des entrées A, B, C.

b- Réaliser la fonction S à l’aide de l’opérateur universel NAND à deux

entrées.

Ex2
Dans une usine de fabrication de boites on effectue un contrôle de qualité selon 3
critères :
- Poids P, (0 incorrect, 1 correct)
- Diamètre D, ( " , " )
- Hauteur H, ( " , " )

Cela permet de classer les boites en 3 catégories :

- Qualité A : Le poids P et une de deux dimensions au moins sont corrects,
- Qualité B : Le poids P seul est correct ou une de deux dimensions au moins est
correcte,
- Qualité C : Le poids P et les deux dimensions sont incorrects.

3) Tracer la table de vérité du système,

4) Donner les expressions simplifiées des sorties A, B et C en
utilisant le tableau de Karnaugh.
5) Dessiner le logigramme des sorties A, B et C en utilisant des portes NOR
deux entrées.

10
 Réseaux combinatoires : Enoncés

EX1 Réaliser sur un même schéma un demi additionneur ∕ demi soustracteur

EX2 Réaliser un additionneur complet à partir de deux demi additionneur

EX3 Réalisez un soustracteur complet à partir de deux demi soustracteurs

EX4 Comment peut-on modifier le schéma d’un additionneur pour réaliser un
additionneur / soustracteur
EX5 Construire un circuit combinatoire à trois entrées x0, x1 et x2 capable de
détecter si le nombre de représentation binaire x2x1x0 est divisible par 3.

EX6 A l’aide d’un (Mux 4:1) multiplexeur à 2 entrées d’adresses, réaliser la

fonction :

EX7 A l’aide uniquement d’un seul multiplexeur, réaliser de la façon la plus

économique la fonction suivante :

EX8 Quel couple de variable donne la plus économique

implémentation de la fonction logique
dans les multiplexeurs
suivants :

11
 EX9 Implémenter la fonction dans
le multiplexeur suivant :

EX10

Donner la table de vérité du circuit suivant :

EX11
1. Comment on peut agencer quatre 74ALS138 (voir schéma ci-dessous : symbole
logique et table de vérité) et un inverseur pour réaliser un décodeur 1 parmi 32.

12
2. Quelle sortie sera activée pour A4A3A2A1A0 = 01101 ?
3. Quelle plage de codes d'entrée activera la puce Z4 ?

EX12/ Soit le circuit ci-dessous (circuit (a)) formé de deux circuits 74HC151, une
porte inverseuse et une porte OR. Donner le fonctionnement de ce circuit.

Circuit (a)

13
(b) Table de vérité du circuit 74HC151 (c) symbole logique du circuit 74HC151.

Réseaux combinatoires : Solutions

14
EX1 On va utiliser un signal de commande C tel que :
Si C = 0 , R = AB er Y = S ce qui implique que le circuit est un demi additionneur.
Si C = 1 , R = /AB er Y = D ce qui implique que le circuit est un demi soustracteur.

EX2

Si on pose :

Et
On obtient :

Et Si on pose :

On obtient :

On remarque que Z et Si sont les sorties d’un demi additionneur ayant comme entrées
X et Ri-1

15
 Y
AI
RI
Demi Add
BI
X

T
Demi Add
RI-1
Z SI

EX3

EX4

On va utiliser un signal de commande C tel que :

Si C = 0 , R = AB er Y = S ce qui implique que le circuit est un additionneur.
Si C = 1 , R = /AB er Y = D ce qui implique que le circuit est un demi soustracteur.

16
EX5

EX6

0 0
Dé 1
C 1 Mux F m F
0 2 ux 2
3 3

A B A B C

17
 EX7

0
1
2 Mux
F
3 8:1
4
5
D 6
7A B C

EX8
F=
/A/BC
/D +
/ABC
D+
A/B/C
/D +
A/BC/
D+
AB/C/
D + ABCD

18
 EX9 Apres simplification la fonction F(A,B,C,D) = /A/D +ADC

EX10
D C B A F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

EX11

1. Soient quatre décodeurs numérotés Z1 à Z4. Les huit sorties de chaque décodeur sont
combinées pour former 32 sorties. Les sorties de Z1 sont nommées O0 à O7 ; Les
sorties de Z2 sont renommées O8 à O15, respectivement ; Les sorties de Z3 sont
renommées O16 en O23 ; et les Z4 sont renommés O24 à O31. Le code à cinq bits
comporte deux parties distinctes. Les bits A4 et A3 déterminent laquelle des puces de
décodage Z1 à Z4 sera activée, tandis que A2A1A0 déterminer quelle sortie de la puce

19
activée sera activée. Un code d'entrée à cinq bits A4A3A2A1A0 n'activera qu'une seule
sortie pour chacun des 32 codes d'entrée possibles.

2. Les bits A4 et A3 déterminent quelle sortie de la puce activée sera activée. Avec
A4A3 = 01, seul Z2 a toutes ses entrées de validation activées. Ainsi, Z2 répond au code
A2A1A0 = 101 et active sa sortie O5, qui a été renommé O13. Ainsi, le code d'entrée
01101, qui est le binaire équivalent de la valeur décimale 13, fera passer la sortie O13 à
l’état bas, tandis que toutes les autres sorties restent à l’état haut.
3. Pour activer Z4, A4 et A3 doivent être à l’état haut. Ainsi, tous les codes d'entrée
allant de 11000 (2410) à 11111 (3110) activeront Z4. Cela correspond aux sorties O24 à
O31.

EX12

20
Ce circuit a un total de 16 entrées de données, huit appliquées à chaque
multiplexeur. Les deux sorties du multiplexeur sont combinées dans la porte OU
pour produire une seule sortie X. Le circuit fonctionne comme un multiplexeur à
16 entrées. Les quatre entrées S3S2S1S0 sélectionneront l'une des 16 entrées à
transmettre à X. L'entrée S3 détermine quel multiplexeur est activé. Lorsque S3 =
0, le multiplexeur supérieur est activé et les entrées S2S1S0 déterminent laquelle
des ses entrées de données apparaîtront à sa sortie et passeront par la porte OU
pour X. Lorsque S3 = 1, le multiplexeur inférieur est activé et les entrées S2S1S0
sélectionnent une de ses entrées de données pour passer sur la sortie X. On peut
dire donc que le circuit réalise un multiplexeur 16/1.

21
 Réseaux séquentiels : Enoncés

EX1
Expliquer comment on peut varier la bascule RS pour obtenir une bascule D ?

EX2 Donner l’allure de q0 et q

EX3/
1. Donner la définition de la bascule T
2. Donner le rôle de la bascule T
3. Expliquer comment on peut varier la bascule RS pour obtenir une bascule T

EX4/
1. Donner le rôle de la bascule D
2. Donner un exemple d’utilisation de la bascule D.
3. Expliquer comment on peut varier la bascule D pour obtenir une bascule T

EX5
1. Expliquer comment on peut varier la bascule JK pour obtenir une bascule T
avec entrée de validation.
2. Expliquer comment on peut varier la bascule JK pour obtenir une bascule D.

22
EX6
1. Si on utilise deux bascules asynchrones SR commandés ci-dessous, qu’obtient-on
comme bascule ?
2. Compléter le diagramme temporaire suivant

EX7 Analyser le circuit suivant et dite quelle fonction réalise-t-il ?

Qa Qb Qc
«1»

J Q J Q J Q
h

K K K
RaZ

EX8
Analysez et décrivez le fonctionnement du circuit de la figure suivante :

23
EX9

Supposons que le signal d'horloge est de 16 kHz, donner la fréquence des sorties A, B,
C, D.

EX10

1. Donner le schéma d’un registre SISO

2. Montrer que le décalage à droite de n bits est une division entière par 2n

EX11

Examiner le tableau de fonctionnement du circuit 74HC165 ci-dessous et déterminer :

1. Les conditions nécessaires pour charger le registre avec des données parallèles ;

2. Les conditions nécessaires pour l'opération de changement de vitesse.

24
EX12/
Le circuit ci-dessous représente un compteur.
1. Donner son chronogramme.
2. Précisera type de compteur.
3. Donner son modulo.

EX13/ Un compteur MOD-60 est nécessaire pour diviser la fréquence d’horloge de

60 Hz jusqu'à 1Hz. Construisez ce compteur.

25
EX14/

1. Donner la table de vérité du circuit ci-dessous.

2. Donner son chronogramme.

26
 Réseaux séquentiels : Solutions

EX1

Seules 2 lignes de la table de vérité de la bascule RS sont alors utilisées

EX2

27
Indépendamment de q0 le signal q change d’état à chaque front descendant d’horloge.
On peut dire donc que la bascule D maitre esclave est une bascule D synchrone sur
front descendant.

EX3

1. Voir cours
2. Voir cours
3. Bascule T à base de la bascule RS

EX4

Voir cours.
Un exemple d’utilisation de la bascule D le transfert parallèle des données binaires. Le
schéma suivant montre le transfert parallèle de données binaires à l’aide de bascules D.

28
Les sorties X, Y, Z d’un circuit logique sont transférées vers les sorties Q1, Q2 et Q3
des bascules D pour le stockage. A l’aide des bascules D, les niveaux présents en X, Y,
et Z seront transférés à Q1, Q2 et Q3, respectivement, lors de l’application d’une
impulsion transfert vers les entrées communes CLK. Les bascules D peuvent stocker
ces valeurs pour un traitement ultérieur. Ceci est un exemple de transfert de données
binaires parallèle ; les trois bits X, Y et Z sont tous transférés simultanément.

1. Bascule T à base de la bascule D

EX5
1. Bascule T avec entrée de validation à base de la bascule JK

2. Bascule D à base de la bascule JK

29
EX7

Horloge

Qa

Qb

Qc

QcQaQb
000 111 110 101 100 011 010 001 000 111 110

7 6 5 4 3 2 1 0 7
6

Compteur modulo 8

EX8

Les bascules ne changent pas d’état en synchronisation exact avec les impulsions
d’horloge appliquées ; seule la bascule A répond aux impulsions d’horloge. La bascule
B doit attendre que la bascule A change d’états avant de pouvoir basculer ; la bascule
C doit attendre la bascule B, et ainsi de suite. Ainsi, il existe un délai entre les réponses
des bascules successives. Ce délai est généralement de 5 à 20 ns par bascule. Dans
certains cas, comme nous le verrons, ce délai peut être gênant. Ce type de compteur est

30
appelé compteur asynchrone en raison de la manière dont les bascules répondent les
unes après les autres dans une sorte d’effet d’entraînement.

EX9

La figure ci-dessous montre les formes d’onde des sorties des bascules. La forme
d’onde à la sortie A a une fréquence de 8 kHz, à la sortie B c’est 4 kHz, à la sortie C
c’est 2 kHz et à la sortie D c’est 1 kHz. On remarque que la sortie de la bascule D a
une fréquence égale à la fréquence d’horloge d’origine divisée par 16. En général,
dans tout compteur, le signal à la sortie de la dernière bascule (c’est-à-dire le MSB)
aura une fréquence égale à la fréquence d’horloge d’entrée divisé par le modulo du
compteur.

EX10

1. Un registre à décalage série in / série out a des données chargées bit par bit. Les
données se déplaceront bit par bit avec chaque impulsion d’horloge à travers
l’ensemble de bascules vers l’autre extrémité du registre. Les données sortiront
du registre par la cadence d’un bit à la fois dans le même ordre que sont
chargées les données à l’origine. La figure ci- dessous montre un registre à
décalage à quatre bits dont seul la bascule Q3 est accessible. Les données série
sont entrées sur SER_IN et seront stockées dans la bascule Q0. La sortie série
est obtenue à l’autre extrémité du registre à décalage sur Q3 après quatre fronts
montants d’horloge.

31
2.

Etat initial : 14

Après un front actif d’horloge : 7

Après deux fronts actifs d’horloge : 3

On voit bien qu’un décalage à droite de deux bits est une division entière par 22

EX11

La première entrée du tableau indique que l’entrée SH/ LD doit être à l’état bas
pour le chargement parallèle des données. Lorsque cette entrée est à l’état haut, les
données présentes sur les entrées P i sont chargées de manière asynchrone dans les
bascules du registre, indépendamment des entrées CP et CP INH. Bien sûr, seules
les sorties de la dernière bascule sont disponibles en externe.

32
EX12/

1.

2 . Il s’agit d’un compteur synchrone car toutes les bascules sont attaquées par la
même signal horloge.

3. C’est un compteur modulo 6

EX13/

25 = 32 et 26 = 64, nous avons donc besoin de six bascules , comme illustré à la figure
ci-dessous. La le compteur doit faire une remise à zéro lorsqu'il atteint la valeur 60
(111100). Ainsi, les sorties des bascules Q5, Q4, Q3 et Q2 doivent être connectées à
une porte NAND dont la sortie est relié à l’entrée /CLR. La sortie de la bascule Q5
aura une fréquence de 1 Hz.

33
EX14/

1.

2.

34