I : Introduction

- Tout ordinateur est conçu à partir de circuits intégrés qui ont tous une fonction spécialisée
(ALU : unité arithmétique et logique, mémoire, circuit décodant les instructions etc.) ;
- Ces circuits sont conçus à partir de circuits logiques dont le but est d’exécuter des opérations
sur des variables logiques (binaires) ;
- Les circuits logiques (combinatoires et séquentiels) sont conçus à partir de de composants de
base appelés portes logiques ;
- les circuits combinatoires expriment leurs sorties à partir de leurs entrées ; par contre les
circuits séquentiels expriment leurs sorties à partir de leurs entrées et des sorties précédentes.

- Les portes logiques sont élaborées à partir de composants électroniques, essentiellement avec
des transistors ;
- Une porte logique est un circuit ayant au moins une ou plusieurs entrées et exactement une
sortie. Les valeurs des entrées et de la sortie sont les valeurs logiques vrai et faux. Dans le
domaine de l’architecture de l’ordinateur, il est fréquent d’utiliser 1 pour vrai et 0 pour faux.
 Chapitre I : La logique combinatoire
- Un Circuit combinatoire est défini par un ensemble de portes reliées les unes aux autres.
- De manière générale, un circuit a m entrées et n sorties et construit sous la forme de n
circuits différents possédant chacun une seule sortie.
- L’état de la (ou des) sortie(s) à un instant donné ne dépend que du circuit et de la
valeur des entrées à cet instant.

- Pour réaliser un circuit combinatoire à m entrées et n sorties, il est nécessaire de disposer

d’une table de vérité. Si celle-ci n’est pas donnée (la spécification du circuit à construire n’est
pas sous la forme d’une table de vérité) il faut commencer par la créer.
- Nous présentons dans ce qui suit quelques circuits classiques que l’on retrouve
systématiquement dans les machines, afin de montrer comment ils s’élaborent.
2.1. Le multiplexeur
- Un multiplexeur est un circuit combinatoire à n entrées d’adresse et 2n entrées de données.
Les n entrées d’adresse sont interprétées comme un nombre binaire utilisé pour sélectionner
une des entrées de données. Le multiplexeur a une seule sortie, ayant la même valeur que
l’entrée sélectionnée.
- L’intérêt du multiplexeur est de pouvoir connecter plusieurs entrées à un même
circuit. Pour sélectionner l’entrée voulue, il suffit simplement d’indiquer son adresse sur
les lignes de commande. On peut ainsi relier plusieurs composants entre eux en minimisant
les fils de connexion.
- Un multiplexeur comporte deux types d’entrées : les entrées de données (ou
d’informations) et les entrées de sélection (ou d’adresse) dont les combinaisons servent à
sélection les entrées d’informations.

- La Figure ci-dessus illustre un multiplexeur 4 vers 1 où les 2 lignes de commande a1 a2

indiquent quelle entrée parmi les quatre doit être transférée sur la sortie.
- De façon générale, un multiplexeur possédant n entrées de sélection permet de sélectionner
une entrée parmi 2n entrées.
- L’entrée e2 sera aiguillée vers la sortie si l’adresse binaire écrite sur les entrées de
sélection est (10).
Conception d’un multiplexeur :
Soit un multiplexeur défini par les tables de vérité suivante :
a. MUX 2 1
On a 21 entrées : e0 e1, alors il nous faut 1 ligne de sélection (d’adresse) : a0.
a0 S
0 e0
1 e1
Table de vérité

b. MUX 4 1
On a 22 entrées : e0 e1 e2 e3, alors il nous faut 2 lignes de sélection (d’adresse) : a0 a1.
a0 a1 S
0 0 e0
0 1 e1
1 0 e2
1 1 e3
Table de vérité

Rq. Pour représenter ce multiplexeur ( 1), on peut utiliser deux multiplexeurs ( 1) au lieu
de la table de vérité est des portes logiques comme suit :

Application d’un multiplexeur

a. Conversion parallèle-série
Le compteur varie de 0 à 7. A chaque fois que le compteur prend une valeur, l’entrée
correspondante passe en sortie du multiplexeur (valeur 011 - entrée 4 en sortie). Lorsque le
compteur prend toutes les valeurs possibles (0…7), toutes les entrées passe en sortie en série.
a. Conception de circuits logiques
Soit à réaliser la fonction f(a,b,c)= m(0,1,2,7) à l’aide d’un multiplieurs (8 1).
A partir de la forme canonique décimale de f on déduit la table de vérité de f :

Par exemple lorsque (a=0, b=0, c=0) :

- dans la table de vérité f=1
- dans le multiplexeur, l’entrée E0=1 est sélectionnée ce qui signifie que F=1.
De même pour toutes les valeurs de : a b c
2.2. Le démultiplexeur
Le démultiplexeur est l’inverse du multiplexeur. Il a une seule entrée de donnée et n entrées
d’adresse. Il a 2n sorties. Les entrées d’adresse déterminent parmi les 2n sorties celle qui a la
même valeur que l’entrée de donnée. Les autres sorties ont la valeur 0.

L’entrée E sera aiguillée vers la sortie s 1 si l’adresse binaire écrite sur les entrées de
sélection est (01).
Conception d’un démultiplexeur
Soit un démultiplexeur défini par la table de vérité suivante :

Ap
Application d’un codeur
 Application d’un démultiplexeur
a. Conversion série-parallèle

Le compteur varie de 0 à 7. A chaque fois que le compteur prend une valeur, l’entrée passe
par la sortie correspondante du démultiplexeur (valeur 001 – l’entrée passe par la sortie 2).
Lorsque le compteur prend toutes les valeurs possibles (0…7), toutes les entrées passe en
sortie en parallèle.
a. Conception de circuits logiques
Soit à réaliser la fonction f(a,b,c)= m(0,1,2,7) à l’aide d’un démultiplieurs (8 1).
A partir de la forme canonique décimale de f on déduit la table de vérité de f :

L’entrée E est fixée à 1.

On sélectionne uniquement les entrées pour lesquelles F=1, les autres on les ignore.
2.3. Encodeur ou codeur
C’est un circuit à m=2n entrées et n sorties. Les sorties délivrent le code de l’entrée active (il
détecte l’entrée active parmi les 2n et génère son code binaire en sortie).
Si le code de sortie est le code binaire standard alors on a m=2n et l’encodeur est dit binaire. Il
existe bien entendu des encodeurs pour les codes BCD, GRAY, ASCII, etc. Dans le cas du code
ASCII l’encodeur est utilisé pour coder les touches d’un clavier, c’est à dire pour générer le
code ASCII associé au caractère ou à la fonction de la touche enfoncée.
Si l’entrée active est e2, le codeur génère le code (10).
2.4. Encodeur de priorité : lorsque plusieurs entrées ei sont actives en même temps, seul le
code correspondant à l’entrée d’indice le plus élevé (priorité à gauche) est présent sur les
sorties s1 s0. Dans cet exemple l’entrée e3 a la plus forte priorité.
Conception d’un codeur 4 2
Soit un codeur défini par la table de vérité suivante :

- si aucune entrée n’est active, il n’affiche rien.

- Si une seule entrée qui est active, il affiche le code de cette entrée (ligne 3 : entrée e1 : 01)
- Si plusieurs entrées sont actives, il affiche le code de celle la plus à gauche (ligne 15 : entrée
e3 : 11)
Après simplification, on trouve : 0 = 3 + 1 2 1 = 2+ 3
Le circuit combinatoire correspondant est :
 Application d’un codeur
a. Clavier : ordinateur, télécommande, calculatrice, etc.
Lorsqu’on appuie sur une touche du clavier, il génère le code binaire correspondant (dans le
cas du clavier d’un ordinateur, il génère le code ASCII)
2.5. Décodeur
Un décodeur est un circuit qui permet de sélectionner (activer ou mettre à 1) une ligne
de sortie à partir de son adresse binaire. Plus précisément, le décodeur n vers 2 n a n
entrées et 2n sorties. Lorsqu’un nombre binaire sur n bits se présente sur les entrées, le
décodeur met à 1 la sortie dont le numéro correspond à cette valeur binaire, les autres restes
à 0.

L’entrée de validation V active ou désactive le décodeur. Le décodeur n’est fonctionnel que

lorsque V=1.

Lorsque l’entrée =(10) alors la sortie s2 est mise à 1 (activée), les autres restent inactives.
Conception d’un décodeur 2 4
Soit un décodeur défini par la table de vérité suivante :

Lorsque e0=0 et e1=0 alors c’est S0 qui est active (e 0=1 et e1=0 S0 ; e0=1 et e1=0 S1 ; e0=1 et
e1=0 S2 ; e0=1 et e1=1 S3)
A partir de la table de vérité, on déduit directement les sortie S0, S1, S2 et S3 comme suit :
On aura alors le circuit équivalent suivant :

Application d’un décodeur

a-Sélection de l’opération à exécuter par un ordinateur (UAL)

Lorsque l’entrée du codeur est e0=0 et e2=0, la première sortie du décodeur est activée (S0=1)
et ainsi la porte logique « OU » est sélectionnée.
b-Machine à laver automatique :

A chaque fois que le compteur change de valeurs (0...3), la sortie correspondante est
sélectionnée (V doit être = 1). Par exemple, si la valeur du compteur =1, alors la sortie S 1 est
activée (lavage).
c- Conception de circuit logique
Soit à réaliser la fonction f donnée par sa forme canonique décimale f(a,b,c)= m(0,1,2,7) à
l’aide d’un décodeur.
On sélectionne uniquement les sorties pour lesquelles les mintermes = 1 (0, 1, 2 et 3).
2.6. Transcodeur
Il transforme (convertit) une information en entrée fournie dans un code binaire donné (n
bits) en une information équivalente en sortie codée dans autres code binaire (m bits).

Exemples
Transcodeur : Binaire pur (4 bits) vers Binaire réfléchi (code Gray) (4 bits). Voir TD.
Transcodeur : BCD vers 7 segments

Le chiffre ou l’information 3 (code BCD : 0011) serait transformé en information (code 7

segments : 1111001)
Afficheur 7 segments : permet d'afficher les 10 chiffres décimaux à l’aide de 7 segments,
notés : a, b, c, d, e, f, g où chaque segment peut être à 0 (éteint) ou 1 (allumé). Le codage des
10 chiffres décimaux nécessite 4 bits, que l'on peut noter e3 à e0
2.7. Additionneur
Pour additionner deux nombres binaires, il faut d’abord additionner les 2 bits de poids faible
puis additionner les bits suivants sans oublier les retenues.
a- Semi-additionneur
• Entrées : les 2 bits à additionner et .
• Sorties : o La somme = + .
o La retenue .
• Rôle : Additionner et en conservant la retenue.
La table de vérité d’un circuit additionnant 2 bits est donnée comme suit :
a b S R
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Dans cette table, on reconnaît la fonction OU-exclusif pour la somme et le ET pour la retenue,
d’où le demi-additionneur suivant :

b- Additionneur complet
Il doit être capable d’additionner 2 bits plus une retenue. Voici la table de vérité d’un tel
circuit est donnée ci-dessous.
• Entrées : o Les 2 bits à additionner et .
o La retenue d'entrée e
• Sorties : o La somme = + + e
o La retenue de sortie
• Rôle : Additionner et en prenant en compte la retenue d'entrée et en
conservant la retenue de sortie

a b e S Rs
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 La sortie est à 1 s’il y a un nombre impair de bits à 1 en entrée ; cela est équivalent à
prendre le OU-exclusif des entrées : S = a b R
La retenue R’ se calcule par sa forme canonique :
= + + + = ( + )+ ( + )= ( )+
D’où le additionneur suivant :

c- Additionneur 4 bits
Un additionneur 4 bits fait la somme de deux nombres binaires a3 a2 a1 a0 et b3 b2 b1 b0.
Le construire directement à partir de la table de vérité est impossible : il y a huit
entrées, soit deux cent cinquante-six combinaisons possibles, donnant chacune quatre
sorties et une retenue finale. Il faut simplement le construire en posant l’addition
binaire et en effectuant la somme bit à bit. On retrouve alors les deux circuits que l’on vient
de construire, le demi-additionneur pour le bit de poids faible et l’additionneur complet
pour les autres. Il faut juste reporter la retenue d’un étage à l’autre comme suit :

Ex. A = a3 a2 a1 a0 = 1 1 0 1 B = b3 b2 b1 b0 = 1 0 1 1
S = A + B = S3 S2 S1 S0 = 1 0 0 0 avec retenue R = 1
2.7. L’additionneur soustracteur (en complément vrai)
Pour réaliser l’opération de soustraction ‘‘D = A – B’’, il suffit de réaliser l’opération ‘‘D = A + B
+ 1’’. Avec B est le nombre binaire obtenu en remplaçant les 1 de B par un 0 et les 0 par un 1.
Ainsi, le circuit soustracteur ‘‘D = A – B’’ peut être construit facilement sur la base de la
structure d'additionneur vu précédemment. La principale différence réside dans la nécessité
d'utiliser un circuit appelé "complément à 2" qui inverse la valeur de la donnée B.
Effectuer D = A B est équivalent à D = A + B + 1 en complément à 2.
Le bit de poids faible de l'additionneur n'a pas de retenue d'entrée ; pour ajouter le 1 à D, il
suffit de mettre un 1 comme retenue dans l'additionneur de poids faible.
Exemple : Soit à réaliser l’opération D = A – B = 9 – 12
A = 1001 ; B = 1100 ; B = 0011 ; D = 1001 + 0011 + 1

Pour obtenir le résultat en binaire, il suffit d’inverser tous les bits (R, S3, S2, S1, S0). La dernière
retenue (R) est considérée comme le signe du résultat.
Ainsi, on obtient D = 10010 = - 2
Chapitre II : La logique séquentielles (circuits logiques à mémoire)
Un circuit séquentiel est un circuit construit à partir de portes logiques, dans lequel on
introduit une rétroaction des sorties sur les entrées : une ou plusieurs sorties sont renvoyées
sur les entrées des portes.

On ne peut alors plus calculer les valeurs de sortie uniquement à partir des valeurs des
entrées comme pour les circuits combinatoires, puisqu’il faut également tenir compte
des valeurs antérieures des sorties répercutées sur les entrées. Un nouveau paramètre
temporel entre en jeu lors de l’étude du circuit.
Rq. L’étude des circuits séquentiels se repose sur la théorie « des automates finis ».
3.1 Bascules élémentaires
De même que les portes logiques constituent les briques de base des circuits
combinatoires, les circuits séquentiels sont construits à partir de cellules élémentaires
servant à mémoriser un bit, connues sous la dénomination générique de bascules, car
elles possèdent deux états stables.
- Une bascule : système bistables (2 états : 0 et 1) permettant de mémoriser une information
élémentaire (un bit). Une bascule est l'élément de base de la logique séquentielle.
Une bascule :
• Permet de mémoriser un bit ;
• « Se souvient » de la valeur que le circuit a enregistrée ;
• Est construite avec une ou deux portes logiques NON-OU (ou NON-ET) ;
• Comporte une ou plusieurs entrées, et une ou deux sorties Q et Q Q1 et Q0 (avec Q0= 1).
3.1.1. La bascule RS
- La bascule RS est composée de deux portes non-ou. Elle comporte deux entrées de
commande R et S et deux sorties Q0 et Q1. L’entrée S (pour Set) est utilisée pour la mise à
l’état 1 (Q1=1), et l’entrée R (pour Reset) pour la mise à l’état 0 (Q1=0).
- La sortie Q correspond à l'état stocké.
- La valeur de sortie à l'instant = dépend :
des variables d'entrées
de la valeur antérieure de la sortie ( 1)
(La valeur de Q à t+1 dépend de R, S et de la valeur de Q à t)

- ce circuit n’est pas un circuit combinatoire puisqu’il comporte un cycle. Clairement, les
valeurs de Q0 et Q1 vont dépendre des valeurs antérieures de Q0 et Q1
- si Q0 et Q1 sont les valeurs des sorties à l’instant t, on note Q’0 (ou Q0+1 ou Q0+) et Q’1 (ou
Q1+1 ou Q1+) les valeurs des sorties à l’instant t + 1.
31.1.1. Etats de la bascule RS
Le circuit est dans un état stable si en laissant inchangées les entrées R et S, les sorties restent
inchangées. Lorsqu’un état n’est pas stable, les valeurs des sorties oscillent au cours du temps.
On est donc dans un état indésirable puisque le but est de construire un circuit capable de
mémoriser une valeur.
Nous examinons dans ce qui suit les états que peut prendre la bascule RS en fonction des
entrées R et S.
a- Si R = 0 et S = 1 (Set) : l’évolution du système au cours du temps :

Conclusion : On est dans un état stable car on mémorise 1 dans Q1 et 0 dans Q0 (Set).
b- Si R = 1 et S = 0 (Reset) : l’évolution du système au cours du temps :

Conclusion : On est dans un état stable car on mémorise 0 dans Q1 et 1 dans Q0 (Reset).
c- Si R = 0 et S = 0 (mémorisation) : l’évolution du système au cours du temps :

On a : Q1 = 0 alors on est dans un état stable :

d- Si R = 1 et S = 1 (état indéfini) : l’évolution du système au cours du temps :

On est dans un état stable, car les sorties sont stabilisées à 0. Toutefois, si on passe
maintenant à R = S = 0, on obtient un état instable puisque Q0 = Q1 (voir haut), et on
aura l’évolution du système comme suit :
Cet état (R = 1 et S = 1) est donc indésirable, car il peut faire basculer le système dans un état
instable, il est appelé état indéfini.
Conclusion : on est dans un état indéfini. On évitera donc soigneusement cet état.
31.1.2. Table de vérité de la bascule RS
Dans un fonctionnement normal de la bascule RS, Q0 et Q1 sont complémentaires. Ainsi, on
a : Q0= 1.

Rq. La bascule RS est appelée « bascule RS asynchrone » car elle réagit dès que les entrées
sont modifiées.
Résumé : selon les entrées, on distingue 4 cas :
• mettre S à 1 (et R à 0) met la sortie (Q1) à 1 (set) ;
• mettre R à 1 (et S à 0) met la sortie à 0 (Q1) (reset) ;
• mettre R à 0 et S à 0, la bascule restitue en sortie la dernière action mémorisée sur la sortie ;
• mettre R à 1 et S à 1 est interdit.
Exemple de chronogramme :

3.1.2. La bascule RSH

3.1.2.1. L’Horloge
Composant qui fournit un signal électrique carré prenant régulièrement les valeurs 0 (niveau
bas) et 1 (niveau haut).
Voici le chronogramme d’une horloge : le graphe de la valeur de sortie de l’horloge en
fonction du temps.
Rqs :
- L’objectif d’utiliser une horloge est d’effectuer des changements d’état à des instants
déterminés, rythmés par l’horloge : synchroniser les changements d’état ;
• L’intervalle de temps entre deux impulsions = temps de cycle ou période de l'horloge ;
• La fréquence de l’horloge f (Hertz) est donnée par la formule : = ( );
• Le passage d’un niveau à un autre est instantané (ces passages sont appelés front) ;
• Les temps passés au niveau haut et au niveau bas sont égaux.
3.1.2.2. Logique synchrone les signaux périodiques d’une horloge servent à synchroniser tous
des changements d’état.
3.1.2.3. Logique asynchrone : les changements d’état dépendent uniquement des entrées.
3.1.2.4. Types de bascules Détermination du temps suivant (passage de t à t + 1)
a- Asynchrone : quand les entrées changent, les sorties sont recalculées.
b- Synchrone sur niveau : quand le niveau 1 (Haut) ou 0 (Bas) est atteint, les sorties sont
recalculées en fonction des entrées durant toute la durée du niveau.
c- Synchrone sur front : au moment du passage de 0 à 1 (front montant) ou de 1 à 0 (front
descendant), les sorties sont recalculées en fonction des entrées à cet instant.
Définition de la bascule RSH : est une bascule RS synchronisée par un signal d’horloge H,
généralement sur le niveau haut (H=1). L’horloge permet de faire changer d'état à la bascule à
un instant précis lorsqu’elle est au niveau Haut.

Rq- Les bascules synchronisées par des niveaux (haut ou bas) sont dites « latch » alors
que les bascules déclenchées par un front (montant ou descendant) sont dites « flip-flop ».
3.1.2.5. Fonctionnement de la bascule RSH
a- sur niveau haut :
• Lorsque H est au niveau Bas (H=0), la bascule est dans l’état de mémoire (Q1+1=Q1).
• Lorsque H est au niveau Haut (H=1), la bascule fonctionne comme une bascule RS.
b- sur front montant :
• Lorsque H est en front montant (à cet instant), la sortie de la bascule est recalculée en
fonction des entrées (la bascule fonctionne comme une bascule RS).
• Lorsque H est en dehors du front montant, la bascule est dans l’état de mémoire (Q1+1=Q1).

3.1.3. La bascule JK
• synchronisée sur le front d’horloge
• Possède 2 entrées de données J et K
• Fonctionnalité identique à la bascule RS à la différence près que l’état J=1, K=1 est autorisé :
J= 1, K = 1 => inversion de l’état de la bascule (basculement).

3.1.3.1. La table de vérité de la bascule JK : la table de vérité de la bascule JK sur front

montant est données par la table suivante :

= +
3.1.3.2. Chronogramme d’une bascule JK sur front montant

Les sorties sont recalculées uniquement à l’instant du front montant. En dehors de cet instant,
il y a mémorisation.
3.1.4. La bascule D
Obtenue à partir de la bascule RS en ne considérant que les deux combinaisons (entrées) (R, S)
= (0, 1) ou (1, 0). Les entées R et S sont remplacées par et D respectivement (une seule
entrée externe).

3.1.4.1. Types de bascules D

Selon le mode de synchronisation, il y a 2 types de bascules D :
• Bascule D active sur le niveau (bascule D-Latch) ;
• Bascule D active sur le front (bascule normale).
a- bascule D-Latch : fonctionne sur le niveau 1 (H=1).

La table de vérité de cette bascule est donnée comme suit :

Si H=0 alors Q+=Q (mémorisation)

Si H=1 alors Q+=D
3.1.4.2. Chronogramme d’une bascule D sur le niveau haut (H=1)

Si H=1 alors Q+=D

Si H=0 alors mémorisation (on entre avec la valeur précédente Q (début) et on sort par la
même valeur Q (fin).
b- bascule D-normale : fonctionne sur le front.
La sortie Q est calculée uniquement en front, en dehors de cet instant (avant et après le front :
niveau haut et niveau bas), il y a mémorisation.
3.1.4.3. Chronogramme des différentes bascules D

• En niveau Haut, on recopie la valeur de D (Q+=D) durant toute la période du niveau (H=1), et
on mémorise durant toute la période du niveau Bas (H=0) : H=1 on recopie, H=0 on mémorise.
• En front montant, on recopie la valeur de D (Q+=D) juste à cet instant (H=1), et on mémorise
en dehors de cet instant.
• Même principe pour le niveau Bas et le front descendant.
2. Applications des bascules (circuits séquentiels)
2.1 Les registres
Un registre est un élément de stockage qui permet la mémorisation d’une information
(mot binaire) de n bits. Il est construit par la mise en parallèle de n bascules mémorisant
chacune 1 bit.
2.1.1. Application des registres : Elles sont nombreuses :
- Stockage temporaire des informations ; (une instruction, une donnée, une adresse d’une
instruction, etc.) ;
- Conversion série / parallèle ;
- Multiplication (division) par une puissance de 2, etc.
2.1.2. Les registres élémentaires : association de n bascules pour mémoriser n bits.
Exemple : exemple d’un registre 4 bits à base des bascules D (parallèle).

Les entrées présentes sur E0, E1, E2 et E3 sont mémorisées en synchronisation avec le signal
W. Elles sont conservées jusqu’au prochain signal de commande W.
Lorsque le signale de validation R est activé, les entrées E0, E1, E2 et E3 peuvent être lues sur
les sorties S0, S1, S2 et S3.
Lorsque ces sorties sont connectées à un bus, les portes ET en coïncidence avec le signal de
lecture R sont remplacées par des portes à trois états comme sur le schéma ci-dessous.

Rq. Une porte à trois états est un circuit électronique logique qui peut être activée ou
désactivée selon l'état d'une entrée de contrôle.
2.1.3. Registre à décalage
Il sert à décaler les bits d’un mot d’une ou plusieurs positions vers la gauche ou vers la droite.
Il est constitué d’une série de bascules en cascades. Son principe de fonctionnement est basé
sur la connexion de la sortie de chaque bascule à l'entrée de la bascule suivante. Ce type de
registre sert à effectuer : des conversions série / parallèle ; des multiplications (division) par
une puissance de 2.
Exemple : Exemple de registre à décalage à droite (série).

Dans un registre à décalage série, à chaque impulsion d'horloge un nouveau bit est présenté à
l’entrée de la première bascule et ceux déjà chargés sont décalés d'un rang.

Figure : Schéma du fonctionnement d'un registre à décalage quand une donnée 1 est
introduite à partir de conditions à l'état logique 0.
2.1.4. Les types de registres : Un registre est caractérisé par :
Sa capacité de mémorisation (nombre de bits) ;
Son mode d’écriture (série ou parallèle) ;
o Le mode parallèle signifie que l’ensemble des bits du mot binaire sont
mémorisés simultanément dans le registre (bascules) en une seule opération.
o Le mode série signifie que le mot binaire à mémoriser est appliqué bit à bit sur
l’entrée de la première bascule jusqu'à ce que le registre soit plein.
Son mode de lecture (série ou parallèle).
o Le mode série signifie que l’ensemble des bits du registre (les sorties des
bascules Q) sont retirés (lus) bit par bit.
o Le mode parallèle signifie que l’ensemble des bits du registre (les sorties des
bascules Q) sont retirés (lus) simultanément en une seule opération.
a) Registre à entrées séries et à sorties séries
- L’information est introduite bit par bit (en série).
- L’ensemble du registre est décalé d’une position et la première bascule reçoit la nouvelle
entrée.
b) Registre à entrées séries et à sorties parallèles

b) Registre à entrées parallèles et à sorties parallèles

b) Registre universel : entrées série/parallèles et à sorties parallèles

C’est un registre doté d’une ligne commande S/ Shift Load barre telle que, si :
S/ = 0, le registre fait le chargement parallèle ;
S/ = 0, le registre fait le chargement série (décalage).

2.1.3. Registre à décalage circulaire : A chaque impulsion d’horloge, l'ensemble du registre est
décalé d'une position vers la droite : chaque bit est déplacé vers la bascule suivante sauf le
dernier bit qui est déplacé vers la première bascule.
2.2. La mémoire centrale (MC)
La mémoire centrale (MC) représente l’espace de travail de l’ordinateur
(calculateur).
Dans une machine (ordinateur/calculateur) pour exécuter un programme il faut
d’abord le charger (copier) dans la mémoire centrale.
La performance (vitesse) de la mémoire repose uniquement sur deux facteurs : le cycle
d'horloge (ou la fréquence) exprimée en hertz, et la latence (temps d’accès) exprimée
en nanosecondes.
la fréquence des modules RAM s'exprime en GHz. A chaque cycle d’horloge, la
mémoire effectue un échange de données (communication) avec le processeur. Cette
fréquence impacte directement le débit de la RAM. Plus le nombre de ces cycles par
seconde est élevé, plus la quantité de donnée stockée et lue est élevée (transfert
rapide).
La bande passante (ou débit maximal) des mémoires dépend de cette fréquence de
fonctionnement et du nombre de commandes (ou transferts) exécutés à chaque cycle
d’horologe. Les mémoires DDR permettent d’effectuer deux transferts (ou commandes
écriture/lecture) à chaque cycle. L’acronyme DDR signifie d’ailleurs “Double Data Rate”
(“débit double de données”). Par exemple, si la fréquence de la mémoire DDR est 1600
MHz, alors elle peut effectuer 2×1600 = 3200 millions de transferts par seconde. Il est
exprimé en MT/s (millions de transferts par seconde).
Les modules de mémoires DDR4 utilisent un bus de 8 bytes (64 bits) pour le transfert
de données, alors la bande passante en octets par seconde sera donc égale à huit fois
le nombre de transferts par seconde. Ainsi la bande passante d’un module de mémoire
DDR4-3200 sera de 8×3200 millions d’octets par seconde soit 25600 Mo/s.
La latence désigne le temps qui sépare une demande de lecture/écriture et sa
réalisation ta (cette donnée devient réellement disponible pour le processeur). Elle
indique le nombre de cycle d’horloge (le temps) nécessaire pour accéder à une donnée
de la mémoire RAM.
La mémoire centrale est une mémoire vive (accès en lecture et écriture), réalisée à
base de semi-conducteurs. Elle est dite à accès aléatoire (RAM : Random Acces
Memory) c'est-à-dire que le temps d'accès à l'information est indépendant de sa place
en mémoire.
Le temps d’accès à une mémoire centrale est plus rapide que l’accès à un disque dur.
La vitesse d’une mémoire est relativement lente comparée à celle du processeur.
La mémoire centrale est volatile : la conservation de son contenu nécessite la
permanence de son alimentation électrique.
La capacité d’une mémoire centrale est limitée mais il y a toujours une
possibilité d’une extension.
Pour communiquer avec les autres organes de l’ordinateur (CPU, GPU, DD, etc.), la
mémoire centrale utilise les bus (bus d’adresses et bus de données).
2.2.1. Vue logique d’une mémoire centrale
La vue logique est la façon dont la mémoire apparait à l'utilisateur.
La mémoire centrale peut être vue comme un tableau de
mots ou octets.
Un mot mémoire stocke une information sur n bits.
Un mot mémoire contient plusieurs cellules mémoire.
Une cellule mémoire stock 1 seul bit.
Chaque mot possède sa propre adresse.
Une adresse est un numéro unique qui permet d’accéder
à un mot mémoire.
Les adresses sont séquentielles (consécutives).
La taille de l’adresse (nombre de bits) dépend du nombre
de mots de la mémoire.
La taille de données (nombre de bits) dépend du nombre
de bits du mot mémoire.
2.2.2. Structure physique d’une mémoire centrale
La structure physique désigne la mémoire réelle (physique).
RAM (Registre d’adresse Mémoire) : stocke l’adresse du mot à lire ou à écrire.
RIM (Registre d’information mémoire) : stocke l’information lu à partir de la mémoire
ou l’information à écrire dans la mémoire.
Décodeur : permet de sélectionner un mot mémoire.
/ : commande de lecture/écriture, cette commande permet de lire ou d’écrire
dans la mémoire (si / = 1 alors lecture sinon écriture).
La commande permet de sélectionner un boitier.
Bus d’adresses de taille n bits.
Bus de données de taille m bits.

Figure : Structure physique d’une RAM

2.2.3. Lecture d’une information (Cycle de lecture)
Pour lire une information en mémoire centrale, il faut suivre les opérations suivantes :
1) Sélectionner la mémoire (boitier) ;
2) Charger dans le registre RAM l’adresse du mot à lire ;
2) Lancer la commande de lecture ( / = 1) ;
4) L’information est disponible dans le registre RIM au bout d’un certain temps (temps
d’accès).
2.2.4. Ecriture d’une information (Cycle d’écriture)
Pour écrire une information en mémoire centrale, il faut suivre les opérations suivantes :
1) Sélectionner la mémoire (boitier) ;
2) Charger dans le registre RAM l’adresse du mot à écrire ;
3) Placer dans le RIM l’information à écrire ;
4) Lancer la commande d’écriture ( / = 0) pour transférer le contenu du RIM dans la
mémoire.
2.2.5. Protocoles d’échanges processeur-mémoire
Synchrone : au bout de k unités de temps, le processeur suppose que l’opération sur la
mémoire a été réalisée (mot écrit en mémoire, mot lu disponible sur la sortie).
Asynchrone (handshaking) : le processeur et la mémoire s’échangent des informations
de contrôle (request / acknowledgment).
2.2.6. Structure des circuits mémoire
Dans un circuit mémoire chaque information numérique est mémorisée dans un registre
accessible à une adresse. Une mémoire est donc un circuit composé d’un ensemble de
registre, accessible individuellement grâce à une adresse. Le symbole d’un circuit mémoire est
donné comme suit :

Figure : symbole d’un circuit mémoire