Curs 21

6.2.3 Circuite decodificatoare (decodoare)

Un circuit decodificator prezintă n intrări şi cel mult 2n ieşiri. Funcţie de cuvântul binar (pe
n biţi) aplicat la intrare se activează una sau mai multe ieşiri după un anumit cod. În unele cazuri
decodoarele prezintă una sau mai multe intrări de validare (Enable); astfel o intrare de validare cu
valoare logică 1 permite funcţionarea normală a decodorului în timp ce valoarea logică 0
blochează toate ieşirile în starea 0. În continuare se prezintă două decodoare reprezentative.

Decodorul BCD - zecimal

Decodorul BCD – zecimal are patru intrări notate A, B, C, D şi zece ieşiri notate 0, 1, 2, …
,9 corespunzătoare cifrelor zecimale. Dacă la intrare se aplică un cuvânt binar reprezentând o cifră
zecimală între 0 şi 9 codată BCD se activează (trece în 1) ieşirea alocată cifrei corespunzătoare;
celelalte ieşiri rămân inactive (în 0). În cazul în care cuvântul binar aplicat la intrare nu reprezintă
o cifră BCD toate ieşirile rămân inactive.
Funcţionarea circuitului este descrisă în tabelul următor:

Intrări Cifră Ieşiri

zecimală
DCBA 0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
A 1
2 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0
B
decodor 3 0 0 1 0 2 0 0 1 0 0 0 0 0 0 0
C BCD- 4
5 0 0 1 1 3 0 0 0 1 0 0 0 0 0 0
D zecimal
6 0 1 0 0 4 0 0 0 0 1 0 0 0 0 0
7 0 1 0 1 5 0 0 0 0 0 1 0 0 0 0
E 8
(Enable) 9 0 1 1 0 6 0 0 0 0 0 0 1 0 0 0
0 1 1 1 7 0 0 0 0 0 0 0 1 0 0
Fig. 6.12 Decodor 1 0 0 0 8 0 0 0 0 0 0 0 0 1 0
BCD – zecimal. 1 0 0 1 9 0 0 0 0 0 0 0 0 0 1
1 0 1 0 - 0 0 0 0 0 0 0 0 0 0
………... … .. .. .. .. .. .. .. .. .. ..
1 1 1 1 - 0 0 0 0 0 0 0 0 0 0

Decodorul BCD – 7 segmente

Majoritatea afişajelor numerice (ceasuri, calculatoare de buzunar, multimetre numerice etc.)
permit reprezentarea celor zece cifre zecimale şi uneori a anumitor caractere alfanumerice. Aceste
caractere alfanumerice sunt „desenate” prin
intermediul a şapte segmente luminoase, ca în A a
b a
Fig. 6.13b. Cele 7 segmente sunt, de fapt, LED- B
decodor c
C f g b
uri, becuri, cristale lichide. BCD- d
D zecimal e
Decodorul BCD - 7 segmente este un e
d
c
f
circuit logic combinaţional care permite E g
(Enable)
comanda afişajelor numerice cu 7 segmente. a. b.
Schema bloc a decodorului este prezentată în Fig. 6.13 Decodor BCD – 7 segmente:
fig. 6.13a. La cele patru intrări D, C, B, A se a - schema bloc; b - afişaj 7 segmente.
2 Curs 21

aplică un cuvânt binar reprezentând o cifră

Intrări Cifră Ieşiri BCD. Cele şapte ieşiri a, b, … , g comandă
zecimală aprinderea celor şapte segmente ale afişajului.
DCBA a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0 Se consideră că valoarea logică 1 comandă
0 0 0 1 1 0 1 1 0 0 0 0 aprinderea unui segment iar valoarea logică 0
0 0 1 0 2 1 1 0 1 1 0 1 lasă segmentul stins. Funcţionarea circuitului
0 0 1 1 3 1 1 1 1 0 0 1
0 1 0 0 4 0 1 1 0 0 1 1
este descrisă în tabelul de adevăr alăturat.
0 1 0 1 5 1 0 1 1 0 1 1 Pentru cuvintele binare de la intrare care
0 1 1 0 6 1 0 1 1 1 1 1 nu corespund unor cifre BCD starea ieşirilor
0 1 1 1 7 0 0 0 0 0 0 0
depinde de realizarea concretă a fiecărui
1 0 0 0 8 1 1 1 1 1 1 1
1 0 0 1 9 1 1 1 1 0 1 1 producător. De exemplu, în cazul circuitelor de
- tip MMC 4511 sau MMC 4543 toate ieşirile
1 0 1 0 ?
………... … sunt inactive deci afişajul este stins. În cazul
1 1 1 1 - ? altor circuite, în această situaţie sunt afişate
caractere alfanumerice sau semne fără
semnificaţie, funcţie de complexitatea şi preţul circuitului.

6.2.4 Circuite multiplexoare

Circuitele multiplexoare sunt utilizate în sistemele de transmisie de date (la transmisia
sincronă de date), conversia serie-paralel, generarea funcţiilor logice etc.
Multiplexorul
A0 Este un circuit logic combinaţional care joacă rolul unui
A1 comutator cu mai multe poziţii care comută la ieşire informaţia
intrări
de date
MUX de la o anumită intrare. Circuitul are 2n intrări de date sau de
Y
A 2 n 1
2n : 1 ieşire informaţii şi o ieşire numită şi linie. Circuitul are şi n intrări
(linie)
numite de selecţie sau de adresă, ca în Fig.6.14. Selecţia unei
E intrări se face prin intermediul unui cuvânt binar de selecţie pe
S0 S1 Sn n biţi aplicat la intrările de adresă. O intrare de validare
intrări suplimentară (Enable) permite blocarea ieşirii (starea 0).
de selecţie Prin intermediul intrărilor de selecţie se poate afla (la
Fig. 6.14 Circuit multiplexor ieşire) starea oricărei intrări. Prin activarea ciclică a intrărilor
Intrări de selecţie, datele introduse în paralel la intrare se regăsesc în
Selecţie Validare Ieşire serie la ieşire.
S2 S1 S0 E Y
Numărul de intrări ale unui multiplexor este o putere a
X X X 0 0
0 0 0 1 A0 numărului doi în timp ce există doar o singură ieşire. Cele mai
0 0 1 1 A1 uzuale multiplexoare au patru intrări de date (2 n=4) două intrări
0 1 0 1 A2 de selecţie (n=2).Multiplexoarele sunt simbolizate după
0 1 1 1 A3
1 0 0 1 A4 numărul de intrări, de exemplu 4:1. Similar pot exista opt
1 0 1 1 A5 intrări de date, pentru multiplexoarele 8:1, sau 16 intrări de
1 1 0 1 A6
1 1 1 1 A7 date , 16:1. Funcţionarea unui multiplexor, de exemplu 8:1,
este descrisă de tabelul de adevăr de mai jos. Circuitul are opt
intrări de date notate A0, A1, …, A7, trei intrări de selecţie (adrese) S0, S1, S2, o intrare de validare E
Circuite logice 3

(Enable) şi o ieşire Y, notată uneori L. În tabelul de adevăr simbolul "X" indică o stare oarecare.
Astfel, prima linie a tabelului se citeşte astfel: "dacă E=0 atunci indiferent de intrarea selectată
prin cuvântul binar de selecţie, ieşirea Y este blocată în 0". De multe ori intrarea de validare este
activă nu în starea 1 ci în starea 0. În această situaţie intrarea se notează prin E (se citeşte "non-
E") şi se reprezintă printr-un cerc de negare la intrarea respectivă.
intrăre
Demultiplexorul de date ieşiri
Este un circuit logic combinaţional cu o intrare de date (linie) Y0
A
(de informaţie), 2n ieşiri şi n intrări de selecţie, ca în (L) DMUX
Y1

Fig. 6.15. Demultiplexorul are o funcţionare 1: 2n

complementară cu multiplexorul trimiţând către o E Y2 n 1
anumită ieşire informaţia binară aplicată la intrare.
Selecţia unei anumite ieşiri se face prin intermediul
S0 S1 Sn
unui cuvânt binar de n biţi aplicat la intrările de intrări
selecţie (adrese). Uneori există şi intrarea de validare. de selecţie
Fig. 6.15 Circuit demultiplexor
Intrări Ieşiri
Selecţie Validare
S1 S0 E Y0 Y1 Y2 Y3 Simbolizarea demultiplexoarelor se face similar cu
X X 0 0 0 0 0 cea a multiplexoarelor, iar funcţionarea este
0 0 1 A 0 0 0
0 1 1 0 A 0 0 descrisă prin tabele de adevăr. De exemplu
1 0 1 0 0 A 0 funcţionarea unui multiplexor 1:8 este descrisă prin
1 1 1 0 0 0 A tabelul alăturat.

5.3 CIRCUITE LOGICE SECVENŢIALE

Probleme generale
Circuitele logice secvenţiale sunt circuite logice la care starea variabilelor de ieşire la un
moment oarecare de timp depinde atât de starea variabilelor de intrare la momentul de timp
considerat cât şi de starea variabilelor de ieşire la momentul anterior. Circuitele secvenţiale sunt,
deci, circuite logice cu memorie. Pentru simplitate, în cele ce urmează vom numi starea
variabilelor de ieşire starea circuitului sau stare la ieşire, iar starea variabilelor de intrare, stare la
intrare.
Trecerea de la circuitele logice combinaţionale (sau de ordinul zero) la cele secvenţiale (sau
de ordinul unu) se realizează prin introducerea unei legături între intrare şi ieşire, adică a unei
reacţii. În acest fel starea ieşirilor poate influenţa starea intrărilor. Se spune că un circuit logic
secvenţial conţine un circuit logic combinaţional şi un registru de memorie în care se memorează
starea anterioară a circuitului.
Există două categorii principale de circuite logice secvenţiale:
- asincrone, la care schimbarea stării la ieşire se produce odată cu schimbarea stării la
intrare (neglijând timpii de propagare prin circuit);
- sincrone, la care modificarea stării la ieşire se produce la momente bine precizate de timp,
4 Curs 21

determinate de un semnal suplimentar, numit semnal de tact sau clock.

5.3.1 Circuite basculante bistabile

Circuitele basculante bistabile (CBB) reprezintă circuite logice secvenţiale elementare.

În general, circuitele basculante sunt circuite logice caracterizate de două stări distincte 0
sau 1. Prin stare a circuitului se înţelege starea în care se află variabila de ieşire, respectiv valoarea
logică a acesteia. Trecerea dintr-o stare în alta este un proces rapid numit basculare. O stare se
numeşte stabilă dacă, fără influenţă exterioară, circuitul îşi păstrează starea un timp nedeterminat.
O stare este instabilă dacă, fără influenţă exterioară, circuitul părăseşte, după un anumit timp,
starea în care se află, basculând în starea opusă.
Din punct de vedere al numărului stărilor stabile circuitele basculante se impart în trei mari
categorii:
- circuite basculante astabile: nu prezintă nici o stare stabilă, ambele stări fiind
instabile. După un anumit timp, indiferent de starea în care se află, circuitul părăseşte starea
basculând în starea opusă. Are loc o schimbare periodică de stare, la ieşire fiind generată o
secvenţă repetitivă de stări 0 şi 1 având durate bine stabilite. Datorită basculării continue cu o
anumită frecvenţă circuitele astabile sunt utilizate pentru generarea impulsurilor dreptunghiulare.
- circuite basculante monostabile: prezintă o singură stare stabilă. În mod normal circuitul
se află în starea stabilă pe care o poate menţine un timp nedefinit. Dacă din exterior primeşte
comandă de basculare circuitul trece în starea instabilă. Dar după un anumit timp circuitul
părăseşte starea instabilă revenind în starea stabilă. Principala aplicaţie a circuitelor monostabile
sunt circuitele de temporizare.
- circuite basculante bistabile (CBB): sunt caracterizate de două stări stabile posibile, 0 sau
1. Bascularea se produce numai prin comandă din exterior. Datorită proprietăţii de menţinere a
stării în care se află în lipsa unei comenzi exterioare, circuitul basculant bistabil reprezintă o
celulă elementară de memorie care poate stoca o informaţie de un
intrări bit - 0 sau 1.
de forţare
Privit ca un bloc funcţional, un circuit basculant bistabil are
R S
următoarele terminale:
Q - ieşirea, notată Q, la care se citeşte starea bistabilului,
Circuit
intrări respectiv informaţia stocată în memorie. Uneori există şi o ieşire
Basculant ieşiri
de date
Bistabil suplimentară, Q ,la care informaţia este furnizată sub formă
Q negată;
T Q
intrăre - intrările de date (de încărcare a memoriei), care sunt
de tact notate R, S sau J, K, sau D, sau T, funcţie de tipul bistabilului; sunt
Fig. 6.16 Terminalele CBB. terminalele prin intermediul cărora se introduc date în bistabil,
adică se comandă starea în care să basculeze, fapt care se
realizează prin activarea acestor intrări. De exemplu la bistabilele cu două intrări (RS, JK)
activarea uneia dintre intrări determină bascularea circuitului în starea 0, respectiv înscrierea
bitului 0 în memorie, iar activarea celeilalte determină bascularea în starea 1, respectiv înscrierea
bitului 1 în memorie. Activarea unei intrări se face, în mod normal, prin trecerea sa în starea 1.
Circuite logice 5

Dacă intrările sunt notate cu bara de negare deasupra ( R, S etc.) sau prezentate în scheme cu
cercul de negare, activarea se face prin trecerea în starea 0. Deci prin intrare activă se înţelege o
intrare capabilă să determine bascularea;
- intrarea de tact sau clock (numai la bistabilele
sincrone), notată T, sau CK care permite accesul informaţiei în 1
a.
bistabil, adică permite bascularea acestuia în starea comandată 0
T T
de intrările de date. Astfel, circuitele basculante bistabile
sincrone basculează numai după activarea intrării de tact. 1
b.
Intrarea de tact poate fi activă pe palier sau pe front ca în Fig. 0
6.17, în care este ilustrat semnalul de tact. În cazul în care T T
acesta este activ pe palierul corespunzător stării 0 este Fig. 6.17 Terminalele de tact:
obligatorie notarea cu bară de negare deasupra. Cu linie groasă a - active pe palier;
b - active pe front.
s-a marcat palierul activ. Intrările de tact active pe front
acţionează un timp foarte scurt, la tranziţia din starea 0 în starea 1 (front crescător, pozitiv) sau
invers, din starea 1 în starea 0 (front descrescător, negativ). În acest caz, în mod uzual, se
marchează momentul activării tactului printr-o săgeată. În cazul bistabilelor sincrone, bascularea
se produce conform comenzii aplicate la intrările de date, dar numai în momentul activării intrării
de tact. Aceasta permite un control riguros al momentului basculării, fapt extrem de util în
sistemele care conţin un număr mare de circuite basculante bistabile.

Circuit basculant bistabil tip RS

Un bistabil tip RS are două intri de date R şi S şi o ieşire Q (Fig. 5.24). Uneori există şi
ieşirea suplimentară Q la care starea bistabilului este furnizată sub formă negată. Intrarea S,
numită de iniţializare (Set - în limba engleză), are rolul de a comanda bascularea circuitului în
starea 1 iar intrarea R, numită de ştergere (Reset - în limba engleză), comandă trecerea
basculantului în starea 0. Intrările sunt active în starea 1 şi inactive în starea 0. O situaţie deosebită
apare dacă sunt simultan activate ambele intrări de date. Deoarece ieşirea nu se poate afla
simultan în starea 0 (R=1) şi în starea 1 (S=1) rezultă că aceasta constituie o comandă eronată
aplicată intrărilor de date, fiind interzisă.

Q intrări ieşire funcţia

R
R S Qn+1 realizată
CBB
0 0 Qn Memorare
S RS 0 1 1 Scriere 1
Q 1 0 0 Scriere 0
Q 1 1 - Interzisă
Fig. 6.18 CBB tip RS.
În tabelul de funcţionare se prezintă relaţiile existente între variabilele aplicate la intrările
de date şi variabila de ieşire. Qn (starea veche) reprezintă starea bistabilului (a ieşirii) înainte de
modificarea stării intrărilor de date iar Qn+1 (starea nouă) reprezintă starea după modificarea stării
intrărilor de date. Conform tabelului de funcţionare, atunci când intrările de date sunt inactive
(R=0, S=0) starea nouă este identică cu starea veche, deci bistabilul memorează starea avută
anterior. Dacă este activată intrarea de iniţializare (S=1), indiferent de starea veche, bistabilul
6 Curs 21

trece în starea 1, în timp ce activarea intrării de ştergere (R=1) conduce la bascularea în 0.

Bistabil RS asincron (tip latch)
R Q Cea mai simplă realizare pentru un bistabil RS este
circuitul alcătuit din două porţi SAU-NU conectate ca în Fig.
6.19. Se remarcă legătura de reacţie de la ieşirea unei porţi
Q
S către intrarea celeilalte. În continuare se va analiza
Q
comportarea circuitului conform tabelului de funcţionare.
Fig. 6.19 CBB RS asincron (latch).
Analiza se va efectua linie cu linie
a - memorarea R 0, S 0

Qn1  R  Qn  0  0  1
starea veche: Qn  1, Qn  0 starea nouă:
Q n1  S  Qn  0  1  1  0

Qn 1  R  Qn  0  1  1  0
starea veche: Qn  0, Qn  1 starea nouă:
Q n 1  S  Qn  0  0  1
Concluzie: circuitul menţine la ieşire atât starea 0 cât şi starea 1 atât timp cât intrările de date
rămân inactive.
b - iniţializarea (scrierea lui 1) S 1, R  0
Q n 1  S  Qn  1  X  1  0
starea veche: Qn  X , Qn  X starea nouă:
Qn 1  R  Qn 1  0  0  0  1
X semnifică oricare dintre cele două valori logice 0 sau 1.
Concluzie: oricare ar fi starea veche, bistabilul basculează în starea 1 dacă intrarea S este activată
(şi intrarea R nu este activă).
c - ştergerea (scrierea lui 0) R 1, S  0

Qn 1  R  Qn  1  X  1  0
starea veche: Qn  X , Qn  X starea nouă:
Q n 1  S  Qn 1  0  0  1
Concluzie: oricare ar fi starea veche, bistabilul basculează în starea 0 dacă intrarea R este activată.
d. comandă interzisă (R şi S sunt active simultan):
Qn 1  R  Qn  1  X  1  0
starea veche: Qn  X , Qn  X starea nouă:
Q n 1  S  Qn  1  X  1  0
Concluzie: cele două ieşiri trec amândouă, simultan, în starea 0, ceea ce conduce la relaţia falsă
Qn 1  Q n 1 . Deci intrările de date R şi S nu trebuie activate simultan.