Scribd Logo
Upload

Welcome to Scribd!

  • 42 views

    Multiplexacion de Un Display Con 74LS153

    Uploaded by

    Diego Mingura
    El documento describe el funcionamiento de un multiplexor de 4 bits que toma dos señales de 2 bits cada una (S1 y S0) y las multiplexa en una señal de salida de 4 bits (Ya y Yb). Dependiendo de los valores de S1 y S0, el multiplexor selecciona una de las 4 combinaciones posibles de los bits de entrada para generar los bits de salida.

    Copyright:

    © All Rights Reserved
    Download as DOCX, PDF, TXT or read online from Scribd

    Multiplexacion de Un Display Con 74LS153

    Uploaded by

    Diego Mingura
    42 views2 pages
    El documento describe el funcionamiento de un multiplexor de 4 bits que toma dos señales de 2 bits cada una (S1 y S0) y las multiplexa en una señal de salida de 4 bits (Ya y Yb). Dependiendo de los valores de S1 y S0, el multiplexor selecciona una de las 4 combinaciones posibles de los bits de entrada para generar los bits de salida.

    Original Description:

    Simulación en multisim, tabla de verdad y diagrama del chip.

    Original Title

    Multiplexacion de un display con 74LS153

    Copyright

    © © All Rights Reserved

    Available Formats

    DOCX, PDF, TXT or read online from Scribd

    Did you find this document useful?

    Is this content inappropriate?

    El documento describe el funcionamiento de un multiplexor de 4 bits que toma dos señales de 2 bits cada una (S1 y S0) y las multiplexa en una señal de salida de 4 bits (Ya y Yb). Dependiendo de los valores de S1 y S0, el multiplexor selecciona una de las 4 combinaciones posibles de los bits de entrada para generar los bits de salida.

    Copyright:

    © All Rights Reserved
    Download as DOCX, PDF, TXT or read online from Scribd
    Download as docx, pdf, or txt
    42 views2 pages

    Multiplexacion de Un Display Con 74LS153

    Uploaded by

    Diego Mingura
    El documento describe el funcionamiento de un multiplexor de 4 bits que toma dos señales de 2 bits cada una (S1 y S0) y las multiplexa en una señal de salida de 4 bits (Ya y Yb). Dependiendo de los valores de S1 y S0, el multiplexor selecciona una de las 4 combinaciones posibles de los bits de entrada para generar los bits de salida.

    Copyright:

    © All Rights Reserved
    Download as DOCX, PDF, TXT or read online from Scribd
    Download as docx, pdf, or txt
    You are on page 1of 2

    5)

    Multiplexado de display (Primer y segundo dato)

    Ambos seleccin de dato Mux 1 y 2 Mux 3 y 4


    S1 S0 Ya Yb Ya Yb
    0 0 0 0 0 0
    0 0 0 0 0 1
    0 0 0 0 1 0
    0 0 0 0 1 1
    0 0 0 1 0 0
    0 0 0 1 0 1
    0 0 0 1 1 0
    0 0 0 1 1 1
    0 0 1 0 0 0
    0 0 1 0 0 1
    0 0 1 0 1 0
    0 0 1 0 1 1
    0 0 1 1 0 0
    0 0 1 1 0 1
    0 0 1 1 1 0
    0 0 1 1 1 1
    1 0 0 0 0 0
    1 0 0 0 0 1
    1 0 0 0 1 0
    1 0 0 0 1 1
    1 0 0 1 0 0
    1 0 0 1 0 1
    1 0 0 1 1 0
    1 0 0 1 1 1
    1 0 1 0 0 0
    1 0 1 0 0 1
    1 0 1 0 1 0
    1 0 1 0 1 1
    1 0 1 1 0 0
    1 0 1 1 0 1
    1 0 1 1 1 1

    You might also like