サクサク読めて、アプリ限定の機能も多数!
既存の設計例を通して、CPUアーキテクチャ、HDLコーディング技法の研究にお役になれば幸いです。
jjzak のブックマーク 2006/11/06 23:28
Opencores by Verilog Source with VHDL Translation[hdl][verilog][cpu][fpga][cpld][電子工作][電子回路]既存の設計例を通して、CPUアーキテクチャ、HDLコーディング技法の研究にお役になれば幸いです。2006/11/06 23:28
このブックマークにはスターがありません。 最初のスターをつけてみよう!
japanese.sugawara-systems.com2005/08/10
このページでは、当社で開発したIPやトランスレータを使ってVHDLコアをVerilogに翻訳したもの、OpencoresのVerilog等を紹介していきます。 とりあえず、既存の設計例を通して、CPUアーキテクチャ、HDLコーディン...
11 人がブックマーク・4 件のコメント
\ コメントが サクサク読める アプリです /
既存の設計例を通して、CPUアーキテクチャ、HDLコーディング技法の研究にお役になれば幸いです。
jjzak のブックマーク 2006/11/06 23:28
このブックマークにはスターがありません。
最初のスターをつけてみよう!
Opencores by Verilog Source with VHDL Translation
japanese.sugawara-systems.com2005/08/10
このページでは、当社で開発したIPやトランスレータを使ってVHDLコアをVerilogに翻訳したもの、OpencoresのVerilog等を紹介していきます。 とりあえず、既存の設計例を通して、CPUアーキテクチャ、HDLコーディン...
11 人がブックマーク・4 件のコメント
\ コメントが サクサク読める アプリです /