既存の設計例を通して、CPUアーキテクチャ、HDLコーディング技法の研究にお役になれば幸いです。

jjzakjjzak のブックマーク 2006/11/06 23:28

その他

このブックマークにはスターがありません。
最初のスターをつけてみよう!

Opencores by Verilog Source with VHDL Translation

    このページでは、当社で開発したIPやトランスレータを使ってVHDLコアをVerilogに翻訳したもの、OpencoresのVerilog等を紹介していきます。 とりあえず、既存の設計例を通して、CPUアーキテクチャ、HDLコーディン...

    \ コメントが サクサク読める アプリです /

    • App Storeからダウンロード
    • Google Playで手に入れよう