Codificador 74148
Codificador 74148
Codificador 74148
En este ejercicio se va a estudiar el dispositivo 74148, que es un codificador con ocho lneas
de entrada y tres de salida, y que tiene como funcin la de codificar nmeros digitales en
nmeros binarios. ste circuito slo permite codificar los 8 primeros nmeros binarios, por lo
que para conseguir ms nmeros, ser necesario conectar en cascada varios dispositivos. En
el ejercicio se tendr que construir una tabla de verdad, y responder una serie de preguntas.
0'
1'
2'
3'
El codificador 74148 est compuesto por 8 entradas y por dos terminales EI (Enable Input) y
EO (Enable Output) aparte de las entradas Vcc y Gnd. Las salidas que ofrece dicho
codificador, aparecen a la salida negadas, por lo que habr que tenerlo en cuenta a la hora de
su utilizacin.
La entrada Enable Input (EI) es una entrada de habilitacin o inhibicin que permite codificar
el dispositivo cuando se le aplica un nivel bajo. Cuando est en nivel alto, sea cual sea el
estado de las entradas, el circuito se inhibe, y no codifica, apareciendo un nivel alto en todas
las salidas. Esta es imprescindible cuando, como en este caso, se conectan dos o ms
codificadores en cascada.
La salida Enable Output (EO) indica mediante un nivel bajo, que ninguna entrada est
activada, y que por tanto, est activada la entrada EI con un nivel bajo, pudiendo codificar.
En este caso, al utilizar dos codificadores, ser imprescindible utilizar la salida EO de uno de
ellos, para completar las cuatro salidas del decodificador.
Las entradas de menor peso (nmeros 0-7) se conectarn al primer codificador para que
convierta los nmeros digitales en binario. La salida EO del segundo codificador, se conectar
a la entrada EI del primer codificador, para que mientras que no haya un nivel alto en las
entradas de este codificador, la salida EO permanezca a nivel bajo, permitiendo al primer
dispositivo codificar los nmeros del 0 al 7.
Al estar habilitado el segundo dispositivo, y sin nivel activo en ninguna entrada, todas las
salidas presentan nivel alto, por lo que a la salida de todo el dispositivo (puertas NAND)
obtendremos de forma negada, el valor de las salidas del primer codificador. Como este tipo
de codificadores niega a la salida, obtendremos los ocho primeros dgitos correspondientes al
primer codificador. Como la salida EO del segundo codificador presenta un nivel bajo, al no
tener activas ninguna de sus entradas, la salida D conectada a una puerta AND, permanecer
con un nivel bajo.
Cuando alguna de las entradas del segundo codificador (8-15) est en nivel alto, su salida EO
estar a nivel alto tambin, inhibiendo el primer codificador, independientemente de las
entradas que tenga. En las salidas A, B y C aparecer ahora de forma negada la informacin
de las salidas del segundo codificador, que al suministrarlas ste negadas, aparecern en su
forma directa. En este segundo caso, la salida D que es la de mayor peso, aparece a un nivel
alto, ya que este es el nivel de la salida EO.
Con este segundo ejercicio, se pretende demostrar la utilidad de la entrada EI y de la salida
EO que sirven para habilitar o deshabilitar los codificadores cuando se encuentran conectados
dos o ms entre s, y llevarlo a la prctica, probando que cuando el segundo codificador se
encuentra habilitado, el primer codificador no codifica y no se tienen en cuenta sus entradas y
sus salidas.