PONTIFICIA UNIVERSIDAD JAVERIANA SECCIONAL CALI LABORATORIOS DE LOGICA DIGITAL 2000-1 PRACTICA 0.

.INSTRUMENTACIN DE LABORATORIO OBJETIVOS Familiarizar al estudiante con la instrumentacin del laboratorio de electrnica digital. Para el efecto se desarrollarn algunos experimentos sencillos que involucren mediciones. El grupo preparar un informe sobre el resultado de estos experimentos adicionando los diagramas, tablas y grficas tanto de los circuitos integrados como de cada uno de los puntos del desarrollo de la prctica. INSTRUMENTOS Osciloscopio Anlogo Generador de funciones Entrenador Digital Punta Lgica COMPONENTES 2 Integrados 7404 (12 Compuertas NOT) 1 Integrado 7400 (4 Compuertas NAND) DESARROLLO DE LA PRACTICA 1.USO DEL OSCILOSCOPIO Con el osciloscopio observe, mida la frecuencia y amplitud de las diferentes formas de onda. Cada integrante del grupo debe tomar por lo menos una medicin, teniendo en cuenta de anotar en el informe la escala utilizada, el numero de cuadros etc. 1.1 Entrenador Digital Observe y mida las seales de CLOCK y su negado para las tres frecuencias del equipo (1Hz, 100Hz, 1KHz). Mida la frecuencia de lnea (60Hz) del entrenador.

2. PUNTAS LOGICAS Usando Las puntas lgicas verifique el funcionamiento de los entrenadores digitales midiendo cada una de las seales suministradas por los pulsadores, switch de datos, CLOCK, etc. 2. MEDICION DE TIEMPO DE RESPUESTA Todo circuito tiene un tiempo de respuesta, la cual puede afectar el comportamiento de un circuito si este no ha sido diseado cuidadosamente.

En esta seccin se estudiar este comportamiento. Usando un osciloscopio y un generador de pulsos, arme el siguiente circuito(figura 1) en el protoboard:

Figura 1 Use un nmero grande impar de inversores(9 o 11) 7404, para que el tiempo sea medible en un osciloscopio de 20 MHz. Dibuje el diagrama de conexiones del 7404 y del circuito. Vare la frecuencia del generador de pulsos. Vare el nmero de inversores. Dibuje las formas de onda en cada caso y comente las diferencias observadas. Cul es la respuesta observada? Al variar la frecuencia del generador de pulsos se observa algn cambio en la respuesta del circuito? El nmero de inversores empleados en el circuito altera la respuesta del circuito?

INVESTIGACIN 1. Investigue cual es la respuesta terica del circuito de la figura 1. PRACTICA No 1.COMPUERTAS LOGICAS Y MINIMIZACIN DE FUNCIONES 1. OBJETIVOS Familiarizarse con el uso de los IC (circuitos integrados) de las familias lgicas TTL . Entender el concepto de retardo y su importancia al analizar y disear circuitos lgicos. Utilizar mtodos de minimizacin de funciones lgicas como Mapas de Karnaugh y el procedimiento de Quine-McCluskey Montar con compuertas las funciones lgicas minimizadas y apreciar los beneficios que trae la simplificacin

2. MATERIALES Y COMPONENTES

Circuitos Integrados (compuertas lgicas) Osciloscopio Generador de Funciones Punta Lgica Multmetro Entrenador Digital

3. PREINFORME Consultar en los manuales existentes en el laboratorio la configuracin interna de los integrados a utilizar en la prctica de laboratorio. Se deben traer montados todos los circuitos pedidos en el numeral 4. Investigar sobre el fenmeno de FAN-OUT en las compuertas y sobre los niveles lgicos en las compuertas TTL. Nota: El preinforme no es una carga, su intencin es agilizar el tiempo del desarrollo de la prctica en el laboratorio. Piense en la economa, las compuertas se repiten en los montajes y se dar cuenta que la distribucin de los terminales en los CI TTL generalmente es muy parecida o igual. 4. PROCEDIMIENTO 4.1 Montar el siguiente circuito:

Figura 1. Use un nmero impar grande(9 o 11) de compuertas NOT (7404), para que el tiempo sea medible en un osciloscopio con un ancho de banda de 20MHz. Aplique a (fr entrada) una onda cuadrada con voltajes entre 0V y 5V (TTL) y mida con el osciloscopio la forma de onda en (fr salida) Variar la frecuencia del generador y variar el nmero de inversores. Dibuje las formas de onda y analice el comportamiento del circuito. Responda: Cul es la respuesta terica del circuito? Cul es la respuesta observada? Al variar la frecuencia del generador se observa algn cambio en la respuesta del circuito?

El nmero de inversores empleado afecta el funcionamiento del circuito?

4.2 Montar la siguiente configuracin NAND TTL, luego reducir la resistencia hasta que el voltaje empiece a caer. Tomar los datos iniciales y finales de corriente y voltaje:

Figura 2 Analizar el fenmeno de FAN-OUT.

4.3 Disee un multiplicador combinacional de 2 bits (2 bits para cada entrada y 3 bits para la salida). Montar el circuito diseado usando el menor numero de integrados posibles usando compuertas NAND TTL. Use los mtodos de minimizacin de funciones vistos en clase. 5. CONCLUSIONES 6. BIBLIOGRAFA

PRACTICA No 2 DISEO Y SIMULACIN DE CIRCUITOS COMBINATORIOS OBJETIVOS Familiarizarse con el simulador LogicWorks Adquirir experiencias en el diseo y simplificacin de circuitos combinatorios Desarrollar habilidad en los procesos de montaje y cableado de un circuito combinatorio Aprender a realizar circuitos lgicos en la herramienta Altera, utilizando el lenguaje AHDL 1. MATERIALES Y EQUIPOS Circuitos Integrados(compuertas lgicas requeridas para su diseo) Punta Lgica Entrenador Lgico Cables, caimanes 2. PREINFORME Realizar el diseo de un circuito combinatorio que cumpla la funcin de quasidecodificar un nmero octal a su valor equivalente en siete segmentos segn la

tabla 1. Utilizar el mtodo de minimizacin de Quine Mckluskey para simplificar el circuito, y simular el circuito el LogicWorks antes de realizar el montaje. TABLA1 Nmero 000 Imagen 5 001 6 010 7 011 8 100 9 101 A 110 b 111 C

Traer el circuito montado para la prctica y conectado a un despliegue, tener en cuenta que esta conexin no debe ser directa, cada lnea debe tener una resistencia limitadora del orden de 200 a 50 Ohms si la fuente de alimentacin esta alrededor de los 5 voltios. Nota: Tener muy en cuenta el tipo de despliegue(nodo o ctodo comn) que se va a utilizar antes de realizar el diseo.

Figura 1 : Decodificador de 3 entradas (Oct) a 7 segmentos 3.PROCEDIMIENTO Verificar los montajes de los diseos realizados y resolver posibles problemas que se presenten. 4. INFORME Disear un circuito que permita mostrar 2 valores hexagsimales en 2 despliegues diferentes utilizando una sola unidad de decodificacin(no hay que disearla), es decir un circuito controlado por un seal que sea capaz de conmutar la entrada al decodificador y su salida sincrnicamente. Simular el circuito en Altera (AHDL).

Figura 2 : Circuito Decodificador Hex-7 seg de dos nmeros en dos despliegues 5. CONCLUSIONES

6. BIBLIOGRAFIA PRACTICA No 3 DISEO DE CIRCUITOS COMBINATORIOS CON DISPOSITIVOS MSI 1. OBJETIVOS Utilizar el simulador Logic Works para crear circuitos a nivel de bloques funcionales. Adquirir experiencia en el diseo y simplificacin de circuitos combinatorios con elementos MSI. 2. MATERIALES Y EQUIPOS Circuitos Integrados Punta Lgica Entrenador Lgico Cables, Caimanes 3. PREINFORME Disear, simular y realizar el montaje de un circuito con cuatro canales (AB,C,D) cada uno con un ancho de 4 bits y dos seales de control C1 y C0, el cual acte de la siguiente forma: C1C0 Accin 00 D MAX(A,B) C MIN(A,B) 01 Si(A+B<D) C A si no C -A 10 D 2*(A+B+1) 11 C A-B D B/2 Se deben usar microswitches para el manejo de los datos de entrada y LEDS para la visualizacin de las salidas. Para el diseo de los circuitos solo es posible el uso de un (1) comparador y un (1) sumador. 4. PROCEDIMIENTO 4.1 Verificar el funcionamiento del circuito en todas sus modalidades. 4.2 Explicar como se realiz el diseo, se deben tener las simulaciones en Logic Works y el diagrama esquemtico a nivel de bloques de todo el circuito.

5. INFORME El punto para el informe todava no se ha definido, por lo tanto se les har llegar a mas tardar el da de la prctica. 6. CONCLUSIONES PRACTICA No 4 DISEO DE CIRCUITOS UTILIZANDO FLIP FLOPS Y MONOESTABLES OBJETIVOS Adquirir experiencia en el diseo de circuitos con flip-flops y monoestables. Identificar diferentes aplicaciones de los flip-flops. Familiarizarse con los dispositivos fotoelctricos y su uso. 1. MATERIALES Y EQUIPO Circuitos Integrados Punta Lgica Multmetro Fuente Pulsadores (para el circuito de la figura 2) 2. PREINFORME 3.1 La figura 1 representa un sistema de seguridad, ste cuenta con un buzzer(timbre), una fotorresistencia y un led. Mientras la fotorresistencia reciba luz del led el buzzer se mantendr en silencio. En el momento en que el flujo de luz sea interrumpido el buzzer empezar a sonar. Para poder desactivar el buzzer existe el pulsador denominado RESET, as mismo, esta el pulsador TEST que cuando se cierra activa el buzzer por tres segundos y luego se apaga. Disear un circuito que cumpla con la descripcin anterior y montarlo.

Figura 1 3.2 El circuito de la figura 2 tiene la funcin de probar circuitos antirrebote, cuando el mdulo identificado como contador recibe un pulso generado por el circuito antirrebote

este incrementa en 1 el nmero que tiene consignado a su salida. El decodificador y el despliegue sirven para ver de manera inmediata que valor hay a la salida del contador. Use como contador el integrado (74163) y tambin use como decodificador el 7447 para un despliegue de nodo comn. El antirrebote se incluye como anexo.

Figura 2 3. PROCEDIMIENTO 3.1 Verificar el funcionamiento del circuito alarma, con cada una de sus seales de activacin (fotorresistencia), RESET, TEST). 3.2 Verificar el funcionamiento del circuito probador (antirrebote) utilizando 3 tipos diferentes de pulsadores. 4. INFORME 4.1 Disear el circuito primero en llegar, nico en salir mostrado en la figura 3. Este circuito funciona de la siguiente manera: Sea Ei (1,2,3,4): Si Ei se activa entonces Si se activa indefinidamente y todas las S k son bloqueadas con k i k (1,2,3,4). Para Desactivar Si se debe generar un pulso en la entrada RESET

Figura 3 5. CONCLUSIONES 6. BIBLIOGRAFA ANEXO El diagrama del circuito antirrebote lo dejo en publicaciones junto con la practica, tambin lo pueden reclamar con Manuel en el Laboratorio para que le saquen copia.

PRACTICA No. 5 MAQUINAS DE ESTADOS OBJETIVOS Adquirir habilidad en el anlisis de circuitos secuenciales. Identificar las ventajas y desventajas del diseo de mquinas de estados con flipflops tipo D y flip-flops tipo JK.

1.MATERIALES Circuitos Integrados Pulsadores Resistencias y condensadores Punta Lgica Fuente

2. PREINFORME La figura 1(este circuito es entregado como un archivo anexo en formato gdf de ALTERA PRACTICA5.gdf) es una mquina de estados que controla dos motores. Cada una de las salidas activa una accin en los motores de acuerdo a la tabla 1: Salida Z0 Z1 Z2 Z3 Accin Encendido M1 Direccin M1 Encendido M2 Direccin M2

La mquina de estados tiene las siguientes caractersticas: Dos entradas P1 y P0 las cuales consisten en pulsadores con un tiempo alto mayor que 1 segundo y menor que 2 segundos. El reloj de la mquina tiene una frecuencia de 1Hz. (Opcionalmente puede ser un pulsador con su antirrebote). El nmero de estados que maneja la mquina es 5, los cuales representan diferentes combinaciones de las acciones individuales de los 2 motores, las cuales estn definidas en la tabla 2. Estado 0 1 2 Accin Los dos motores se encuentran apagados. Motor 1 gira a la derecha, motor 2 esta apagado. Ambos motores giran a la derecha.

4 5

Motor 1 esta parado, motor 2 gira a la izquierda. Ambos motores giran a la izquierda.

El nmero que se encuentra en la columna Estado, representa la combinacin que tienen los flip flops (Q2,Q1,Q0) para esa accin. Se recomienda utilizar dos motores de 6V reversibles con una configuracin H para el control de cada uno. Se deben usar las leds para visualizar el estado en que se encuentra la mquina. Para el da de la practica se debe traer montado el circuito de la mquina de estados, junto con el anlisis de la misma(de forma escrita). Nota: Los grupos de sistemas no deben realizar el montaje de los puentes H, para mostrar el funcionamiento del circuito solo deben usar leds(no motores). 3. PROCEDIMIENTO 3.1 En la prctica se verificar que el montaje realice las secuencias indicadas. 4. PROCEDIMIENTO 4.1 Realizar el diseo de la mquina de estados que se monto con flip flops JK. 5. CONCLUSIONES 6. BIBLIOGRAFA