Codificador y Decodificador de BCD A 7 Segmentos

DECODIFICADORES/MANEJADORES DE BCD A SIETE SEGMENTOS
Muchas presentaciones numricas en dispositivos de visualizacin utilizan una

configuracin de siete segmentos (Fig. 6-1 (a) ) para formar los caracteres decimales de 0
a 9 y algunas veces los caracteres hexadecimales de A a F. Cada segmento este hecho
de un material que emite luz cuando se pasa corriente a travs de l. Los materiales que
se utilizan ms comnmente incluyen diodos emisores de luz (LED, por sus siglas en
ingls) y filamentos incandescentes. La Fig. 6-1(b) muestra los patrones de segmento que
sirven para presentar los diversos dgitos. Por ejemplo, para el 6 los segmentos c, d, e, f
y g se encienden, en tanto que los segmentos a y b se apagan.
Fig. 6-1 (a) Configuracin de siete segmentos; (b) segmentos activos para cada dgito
Se utiliza un decodificador/manejador de BCD a siete segmentos para tomar una

entrada BCD de cuatro bits y dar salidas que pasarn corriente a travs de los segmentos
indicados para presentar el dgito decimal. La lgica de este decodificador es ms
complicada que las que se analizaron anteriormente, debido a que cada salida es
activada para ms de una combinacin de entradas. Por ejemplo, el segmento e debe ser
activado para cualquiera de los dgitos 0, 2, 6 y 8, lo cual significa cuando cualquiera de
los cdigos 0000, 0010, 0110 o bien 1000 ocurra.
Fig.6-2. (a) Decodificador/manejador de BCD a siete segmentos que maneja una presentacin visual LED
de siete segmentos con nodo comn; (b) Modelos de segmentos para todos los posibles cdigos de entrada.
La Fig. 6-2(a) muestra un decodificador/manejador de BCD a siete segmentos (TTL

7446 o 7447) que se utiliza para manejar una presentacin LED de siete segmentos.
Cada segmento consta de uno o dos LED. Los nodos de los LED estn todos unidos a
Vcc (+5 V). Los ctodos de los LED estn conectados a travs de resistencias
limitadoras de corriente a las salidas adecuadas del decodificador/manejador. Este tiene
salidas activas en BAJO que son transistores manejadores de colector abierto que
pueden disipar una corriente bastante grande. Esto se debe a que las presentaciones
LED pueden requerir 10mA a 40mA por segundo, segn su tipo y tamao.
Para ilustrar la operacin de este circuito, suponga que la entrada BCD es A=0, B=1, C=0,
D=1, que es BCD de 5. Con estas entradas las salidas del decodificador/manejador y
sern llevadas al estado BAJO (conectadas a tierra), permitiendo que fluya corriente a
travs de los segmentos LED a, f, g, c y d, presentando con esto el numeral 5. Las
salidas y sern ALTAS (abiertas); as que los segmentos LED b y e no encienden.
Los decodificadores/manejadores 7446 y 7447 estn diseados para activar segmentos
especficos aun de cdigos de entrada mayores de 1001 (9). La Fig. 6-2(b) muestra
cules segmentos son activados para cada uno de los cdigos de entrada de 0000 a 1111
(15). Note un cdigo de entrada de 1111 borrar todos lodos los segmentos.
La presentacin visual LED que se utiliza en la Fig. 6-2 es un tipo de nodo comn donde
los ctodos de cada segmento se interconectan y se conectan a tierra. Este tipo de
presentacin visual tiene que ser manejada por un decodificador/manejador de datos
BCD a siete segmentos con salidas activas en ALTO que apliquen un voltaje alto a los
nodos de aquellos segmentos que vayan a ser activados.
EJEMPLO: Las condiciones normales de operacin para cada segmento de un dispositivo
de representacin visual de siete segmentos basado en LED, son 10mA a 2.7V.
Calcule el valor del resistor limitador de corriente necesario para producir una corriente
aproximadamente igual a 10mA para cada segmento.
SOLUCIN
Refirindonos a la Fig. 6-2, podemos apreciar que la resistencia en serie tendr una
cada de voltaje igual a la diferencia entre Vcc=5V y el voltaje del segmento de 2.3V. Este
voltaje 2.3V que atraviesa la resistencia debe producir una corriente de 10 mA. por lo
tanto se tiene
Se puede utilizar una resistencia de valor estndar en la proximidad de ste. Una

resistencia de 220 sera una eleccin adecuada.
Circuito del decodificador
CODIFICADORES
Un codificador acepta un cdigo de entrada de N bits y procede a un estado ALTO (o
BAJO) en una y slo una lnea de salida. En otras palabras, podemos decir que un
decodificador identifica, reconoce o bien detecta un cdigo especfico. Lo opuesto a este
proceso de decodificacin se denomina codificacin y es realizado por un circuito lgico
que se conoce como codificador. Un codificador tiene varias lneas de entrada slo una
de las cuales se activa en un momento dado, y produce un cdigo de salida de N bits,
segn la entrada que se active.
Fig. 6-3. Circuito lgico correspondiente a un codificador de octal a binario (de 8 a 3 lneas). Para que
funcione de manera adecuada, slo puede estar activa una entrada a la vez.
Ya se mencion que un decodificador de binario a octal (o decodificador de 3 a 8 lneas)

acepta como entrada un cdigo de tres bits y activa una de las ocho lneas que
corresponda al cdigo. Un codificador de octal a binario (o codificador de 8 a 3 lneas)
lleva a cabo la funcin opuesta; acepta ocho lneas de entrada y produce un cdigo de
salida de tres bits que corresponde a la entrada activa. La Fig. 6-3 muestra la lgica del
circuito y la tabla de verdad para un codificador de octal a binario con entradas activas
en BAJO.
Al estudiar la lgica del circuito, usted puede verificar que un nivel BAJO en cualquiera
de las entradas producir como salida el cdigo binario correspondiente a la entrada. Por
ejemplo, un estado BAJO en
(mientras las dems entradas permanecen en ALTO)
dar como resultado O2=0, O1=1 y O0=1, y, que es el cdigo binario correspondiente a
tres. Note que
no est conectada a las compuertas lgicas porque las salidas del
codificador normalmente son 000 cuando ninguna de las entradas desde
hasta
se
encuentran en el estado BAJO.

EJEMPLO: Determine las salidas del codificador de la Fig. 6-3 cuando
se
encuentran en el estado BAJO al mismo tiempo.

SOLUCIN
Al hacer el seguimiento por las compuertas lgicas, se observa que los estados BAJOS
en estas dos entradas producen estados ALTOS en cada una de las correspondientes
salidas; en otras palabras, el cdigo binario 111. Es evidente que ste no es el cdigo
correspondiente a ninguna de las entradas que fueron activadas.
CODIFICADORES DE PRIORIDAD
El ltimo ejemplo seala un problema con el circuito codificador sencillo de la Fig. 6-3
cuando se activa ms de una entrada al mismo tiempo. Existe otra versin de este
circuito, denominada codificador de prioridad, que incluye la lgica necesaria para
asegurar que cuando dos o ms entradas sean activadas al mismo tiempo, el cdigo de
salida corresponda al de la entrada que tiene asociado el mayor de la nmeros. Por
ejemplo, cuando
manera similar, cuando
y se encuentran en BAJO, el cdigo de salida es 101 (5). De
estn todas en estado BAJO, el cdigo de salida es
110 (6). Los circuitos integrados 74148, 74LS148 Y 74HC148 son todos codificadores
de prioridad de octal a binario.
CODIFICADOR DE PRIORIDAD DE DECIMAL A BCD 74147. La Fig. 6-4 Muestra el

smbolo lgico y la tabla de verdad para el 74147 (74LS147 y 74HC147), el cual funciona
como un codificador de prioridad de decimal a BCD.
Fig. 6-4 Codificador de prioridad de decimal a BCD
Fig. 6-5 Interruptor codificador de decimal a BCD.
El circuito tiene nueve lneas activas en BAJO que representan los dgitos desde
1 hasta 9, y produce como salida el cdigo BCD negado, correspondiente a la
entrada activa que tiene el mayor nmero. A continuacin se examina la tabla
de verdad para averiguar cmo funciona este circuito. La primera lnea de la
tabla muestra todas las entradas en sus estados inactivos, ALTO. Para esta
condicin la salida es 1111, que es el negado del cdigo 0000 que en BCD
corresponde a cero. El segundo rengln de la tabla seala que un estado BAJO

en
, sin importar el estado de las dems entradas, produce como salida el
cdigo 1001 mismo que, de nuevo, corresponde al cdigo BCD para 9. El tercer
rengln muestra que un BAJO en
, siempre y cuando
se encuentre en
ALTO, produce como cdigo de salida 0111, que es el negado de 1000, el

cdigo BCD para 8. De manera similar los dems renglones de la tabla sealan
que un estado BAJO en cualquier entrada; siempre y cuando las entradas
tengan una numeracin mayor se encuentren en ALTO, produce como salida el
cdigo BCD negado para dicha entrada.
Las salidas del 74147 normalmente se encuentran en el estado ALTO cuando
ninguna de las entradas esta activa. Esto corresponde a la condicin de
entrada 0 decimal. No existe entrada
porque el codificador supone que la
entrada es 0 cuando todas las dems entradas estn en el estado ALTO. Las
salidas negadas del 74147 pueden convertirse a BCD normal conectando cada
una de ellas a un INVERSOR.
CODIFICADOR INTERRUPTOR. La Fig. 6-5 muestra la forma en que puede usarse
un 74147 como codificador interruptor. Los 10 interruptores podran ser los
interruptores del teclado de una calculadora que presenten los dgitos del 0 al
9. Los interruptores son del tipo normalmente abierto, de manera que las
entradas del codificador son todas ALTAS y la salida BCD es 0000 (ntense los
INVERSORES). Cuando se presione la tecla de un dgito, el circuito producir el
cdigo BCD para ese dgito. Como el 74147 es un codificador de prioridad, oprimir teclas
simultneas producirn el cdigo BCD slo para la tecla con numeracin mayor. En el
circuito topolgico del codificador, el nmero de cada canal del DIP (decimal) es el
nmero que se debe mostrar en binario en los LED.
Circuito topolgico del codificador
RESPONDE LAS SIGUIENTES PREGUNTAS:

1. Qu entiendes por decodificador?
2. Qu segmentos se encienden en el display con las siguientes combinaciones: 1010,
1100, 1111 y 1110 en el circuito del decodificador. Para qu sirven los pines 3 y 4 del
7447?.
3. Qu entiendes por codificador?
4. Qu cantidad binaria muestran los LED si cierras los canales 4 y 8 del DIP en el
circuito del codificador? Por qu?
5. Qu entiendes por prioridad?
6. Qu sucede en los display si desconectas una de sus dos resistencias?
7. Qu sucede si desconectas las dos resistencias de un display?
8. Respecto al display qu entiendes por nodo comn? y por ctodo comn?
9. Qu usos le podras dar al decodificador?
10 Qu usos le podras dar al codificador?

Codificador y Decodificador de BCD A 7 Segmentos

Cargado por

Copyright:

Formatos disponibles

Codificador y Decodificador de BCD A 7 Segmentos

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Codificador y Decodificador de BCD A 7 Segmentos

Cargado por

Copyright:

Formatos disponibles

DECODIFICADORES/MANEJADORES DE BCD A SIETE SEGMENTOS

Muchas presentaciones numricas en dispositivos de visualizacin utilizan una

Se utiliza un decodificador/manejador de BCD a siete segmentos para tomar una

La Fig. 6-2(a) muestra un decodificador/manejador de BCD a siete segmentos (TTL

Se puede utilizar una resistencia de valor estndar en la proximidad de ste. Una

Circuito del decodificador

Ya se mencion que un decodificador de binario a octal (o decodificador de 3 a 8 lneas)

(mientras las dems entradas permanecen en ALTO)

no est conectada a las compuertas lgicas porque las salidas del

codificador normalmente son 000 cuando ninguna de las entradas desde

encuentran en el estado BAJO.

encuentran en el estado BAJO al mismo tiempo.

manera similar, cuando

y se encuentran en BAJO, el cdigo de salida es 101 (5). De

estn todas en estado BAJO, el cdigo de salida es

CODIFICADOR DE PRIORIDAD DE DECIMAL A BCD 74147. La Fig. 6-4 Muestra el

Fig. 6-4 Codificador de prioridad de decimal a BCD

Fig. 6-5 Interruptor codificador de decimal a BCD.

corresponde a cero. El segundo rengln de la tabla seala que un estado BAJO

, sin importar el estado de las dems entradas, produce como salida el

ALTO, produce como cdigo de salida 0111, que es el negado de 1000, el

porque el codificador supone que la

RESPONDE LAS SIGUIENTES PREGUNTAS:

También podría gustarte