Ejercicios Buses PDF

 En el sistema de la figura, BR representa la línea de petición de bus y BG la de autorización.
En un momento dado, mientras Cont3 está

haciendo uso del bus, Cont4 activa su salida de petición. Posteriormente (sin que Cont3 haya concluido aún su uso del bus) Cont2 también
solicita el bus. ¿Cuál será el próximo dispositivo que adquiera el control del bus?.
BR
árbitro
terminador
BG
Cont1 Cont2 Cont3 Cont4
✔ Instante t1. Cont4 hace su solicitud de bus (Bus Request). Aún no puede serle concedido (Bus Granted) porque lo está usando Cont3.
✔ Instante t2. Cont2 hace su solicitud de bus. Aún no puede serle concedido porque lo está usando Cont3. Pero Cont2 inhabilita su salida BG
para evitar que cuando el bus sea liberado, lo obtenga algún dispositivo de menor prioridad que Cont2 (por ejemplo, Cont4).
Conclusión: Aunque Cont4 hace su petición antes que Cont2, es atendido después de Cont2, por tener menos prioridad. Cuando termina Cont3,
sólo se tiene en cuenta las prioridades de los solicitantes, no el orden en que llegaron.
 La memoria de un ordenador consta de diez módulos independientes conectados a un bus de memoria común. En una operación de
escritura cada uno de estos módulos ocupa el bus del sistema únicamente al comienzo de la operación y durante un 20% del tiempo total del
ciclo de escritura. El 80% del tiempo de ciclo de escritura restante el módulo lo emplea para almacenar el dato internamente. Si las
operaciones de escritura de dichos módulos de memoria pueden solaparse, ¿en cuánto se ve incrementada la velocidad máxima de
almacenamiento de la memoria del ordenador en relación a la velocidad de un único modulo?.
Para facilitar los cálculos con porcentajes, elegiremos como unidad arbitraria de tiempo la centésima parte del tiempo que emplea cada
módulo individual en una operación de escritura.
Con un único módulo:
20 40 60 80 100
Se realiza un acceso al módulo de memoria cada 100 unidades de tiempo. Por tanto, la velocidad es:
Nº de accesos 1 acceso -2 accesos
V    10
1 módulo t 100 unidades de tiempo por unidad de tiempo
Con diez módulos:

Cuando este primer
módulo suelta el bus,
no puede realizar otro
acceso. Debe esperar a
que lo suelte el último
módulo
Módulo 1
Módulo 2
Módulo 3
Módulo 4
Módulo 5
Módulo 6
Módulo 7
Módulo 8
Módulo 9
Módulo 10
20 40 60 80 100
Como puede verse en la parte central de la figura, se inician (y completan) 10 accesos a memoria cada 200 unidades de tiempo. Por tanto, la
velocidad de acceso es:
Nº de accesos 10 accesos accesos

V
10 módulos
   5  10 - 2
t 200 unidades de tiempo por unidad de tiempo
Conclusión, la velocidad con 10 módulos es 5 veces mayor que la velocidad con 1 módulo. Esto es manteniendo constante las velocidades de
los módulos individuales.
Nota:
Obsérvese que si lo que mantenemos constante es el número de módulos (por ejemplo, siempre diez) y variamos la velocidad total de cada
módulo individual entre 20 y 200 unidades de tiempo, la velocidad global del sistema es la misma. Esto es debido a que cuando termine de
usar el bus el módulo 1, no puede realizar otro acceso, pues lo están usando otros módulos.
Arquitectura de Computadoras 1 Ejercicios de Buses

 A un bus dedicado a E-S se han conectado la memoria principal y cinco discos iguales. El tiempo de ciclo de la memoria principal es 400
nanosegundos. La velocidad de transferencia de cada disco es B. La longitud de palabra es 32 bits. Cada transmisión sobre el bus necesita
500 nanosegundos para enviar el dato y las diferentes órdenes del protocolo.
500 nseg
Bus
400 nseg t = 32/B seg
UCP
memoria HD1 HD2 HD3 HD4 HD5
Sean los siguientes cuatro supuestos:

• Supuesto 1: B = 106 bits por segundo.
• Supuesto 2: B = 4·106 bits por segundo.
• Supuesto 3: B = 107 bits por segundo.
• Supuesto 4: B = 8·107 bits por segundo.
a) ¿En cuál de los supuestos estaría más justificado el uso de un bus con temporización síncrona?.
b) Supongamos que hemos de seguir los siguientes criterios (por orden de importancia) para valorar en un diseño cuán próximo está de ser
óptimo:
✔ Criterio 1: Cuanta menos velocidad de los componentes individuales sea infrautilizada.
✔ Criterio 2: Cuanto mayor sea la velocidad global.
¿Cuál de los cuatro supuestos estaría más próximo al diseño óptimo?.
c) Supongamos que hemos de seguir los siguientes criterios (por orden de importancia) para valorar en un diseño cuán próximo está de ser
óptimo:
✔ Criterio 1: Cuanto mayor sea la velocidad global.
✔ Criterio 2: Cuanto menos tiempo estén inactivos los componentes individuales.
¿Cuál de los cuatro supuestos estaría más próximo al diseño óptimo?.
Antes de responder a las tres preguntas, tengamos presente lo siguiente:
✗ Para calcular el tiempo que tarda en escribirse (o leerse) una palabra en cada disco:
Nº de bits 32 de bits 32 de bits 32
B   t   segundos
t t bits B
B
por segundo
✗ En el diseño óptimo se tendría el siguiente cronograma:
900ns
(t)C= 32/B seg= 4·900 · 10-9 seg es el tiempo crítico.
Disco 1
Disco 2
Disco 3
Disco 4
Disco 5
900 1800 2700 3600 4500

32 bits bits
=4 · 400500· 10−9 seg ⇒ B=9 · 106
B seg
✗ Este ejercicio está muy relacionado con el ejercicio 1.3 del libro de problemas (2ª edición, página 8). La gráfica de la figura 1.15 es muy
ilustrativa:
Velocidad global
Vglobal =( tmemoria y bus + tdisco)-1  ( tmemoria y bus + (Vdisco)-1 )-1
(t)C
 Para B>9·106 (por ejemplo, los supuestos 3) y 4)), el tiempo de latencia de cada disco es menor que el tiempo crítico. Pero se
infrautilizan recursos materiales. Cuando podría volver a intervenir el primero, aún no ha soltado el bus el quinto. La velocidad global
del sistema no mejora cuanto menor sea el tiempo de latencia de los discos (cuanto mayor sea B). Es el tramo horizontal de la
gráfica.
 Para B<9·106 (por ejemplo, los supuestos 1) y 2)), el tiempo de latencia de cada disco es mayor que el tiempo crítico. La velocidad
global del sistema empeora cuanto mayor sea el tiempo de latencia de los discos (cuanto menor sea B). Es el tramo descendente
de la gráfica.

RESPUESTAS
a) La temporización síncrona entre memoria y discos duros está más justificada cuanto más similares sean sus respectivas velocidades,
32 bits bits
esto es, cuando: ~400 · 10−9 seg ⇒ B~8 · 107
B seg
Conclusión: la temporización síncrona estaría más justificada en el supuesto 4.
b) Con el primer conjunto de criterios:
El valor de B más cercano al óptimo es el mayor de todos los menores o iguales que 9·106; de los cuatro supuestos es el segundo: 4·106 bits
por segundo.
c) Con el segundo conjunto de criterios:
El valor de B más cercano al óptimo es el menor de todos los mayores o iguales que 9·106; de los cuatro supuestos es el tercero: 107 bits por
segundo.

Ejercicios Buses PDF

Cargado por

Copyright:

Formatos disponibles

Ejercicios Buses PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Ejercicios Buses PDF

Cargado por

Copyright:

Formatos disponibles

 En el sistema de la figura, BR representa la línea de petición de bus y BG la de autorización.

En un momento dado, mientras Cont3 está

Con un único módulo:

Con diez módulos:

Nº de accesos 10 accesos accesos

Arquitectura de Computadoras 1 Ejercicios de Buses

400 nseg t = 32/B seg

Sean los siguientes cuatro supuestos:

Antes de responder a las tres preguntas, tengamos presente lo siguiente:

900 1800 2700 3600 4500

Vglobal =( tmemoria y bus + tdisco)-1  ( tmemoria y bus + (Vdisco)-1 )-1

Arquitectura de Computadoras 2 Ejercicios de Buses

b) Con el primer conjunto de criterios:

c) Con el segundo conjunto de criterios:

Arquitectura de Computadoras 3 Ejercicios de Buses

También podría gustarte