Informe 1 - Diseño BJT Y JFET

Laboratorio De Electrónica
UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS

ELECTRÓNICA II
INFORME PRACTICA DE LABORATORIO No 1
OBJETIVOS
 Observar el comportamiento de los transistores BJT y JFET a frecuencias altas y

bajas
 Determinar experimentalmente las frecuencias de corte para un amplificador BJT y
un JFET
 Comprobar los estados de corte y saturación de un transistor
 Aplicar los conceptos de diseño adquiridos en Electrónica I
RESULTADOS
Se realizó el diseño de dos amplificadores de una sola etapa, un amplificador BJT y un

amplificador JFET, también obtuvimos teóricamente las máximas señales de salida y la
ganancia en veces de cada etapa. Estos fueron los resultados obtenidos teóricamente de
cada amplificador:
Amplificador BJT Amplificador JFET

RTH 12,74kΩ VGS -1.68 V
VTH 0,99V VDS 10.99 V
IBQ 2,84µA ID 1.58 mA
ICQ 0,91mA gm 2.25 mS
VCE 4V ROhmnica 2.52 V
hie 9,15kΩ Av -5
Av -10 Max Señal 17.4 Vpp
Tabla 1. Resultados diseño BJT Tabla 2. Resultados diseño JFET
Los modelos de diseño utilizados fueron:

Amplificador BJT
RB1 148kΩ
RB2 13,93kΩ
RE 398,2Ω
RC 8kΩ
RL 8 kΩ
VCC 11,63 V
Tabla 3. Valores diseño BJT
Fig 1. Amplificador con BJT sometido a

carga con capacitores que afectan la respuesta
en baja frecuencia
Informe No 1
Amplificador JFET
RG 1M
RS 1k
RD 3.5 k
RL 10 k
VCC 20 V
Tabla 4. Valores diseño JFET
Fig 2. Amplificador con JFET sometido a carga
con capacitores que afectan la respuesta en baja
frecuencia
ANALISIS
 En el amplificador realizado con el transistor BJT vimos que la señal salía

amplificada 10 veces, como se había diseñado. Los valores dieron un error menor al
10% que es lo esperado en un laboratorio, este error se debe a que las condiciones
en el laboratorio no son ideales, por ejemplo el hie se calcula teniendo en cuenta una
temperatura ambiente especifica, la cual es difícil de cumplir en el laboratorio.
Otro cosa a tener en cuenta es que el Beta medido no es el mismo Beta del transistor
usado en el laboratorio aunque sí es muy cercano. Además hay que tener en cuenta
la distorsión causada por los diferentes elementos usados en el laboratorio, como
son los cables, caimanes y sondas.
 Simulacion Punto 2 - Corte Y Saturación
IB ≈ 0 El transistor se comporta como un circuito abierto

VCE = Vcc
Informe No 1

IB ≈ Demasiado grande El transistor se comporta como un corto circuito
VCE ≈ 0
 En el amplificador JFET la máxima señal de salida permitida es 15 Vpp y

obtuvimos 17 Vpp en la calculada teóricamente, como se puede observar en la
simulación anexada.
Simulación Punto 3 - Diseño JFET
 Este fue el circuito diseñado, en el cual para poder obtener el punto Q en la mitad
duplicamos la fuente, y pusimos un condensador en la resistencia de Source, de esta
manera se cumplió con la ganancia de -5.
Informe No 1
En la imagen se puede observar el voltaje para el cual la señal se comienza a

distorsionar, el cual es de 15.2 Vpp, el cual es muy cercano al calculado en el pre
informe (17 Vpp).
 El valor no es exactamente el calculado, ya que el JFET tiene parámetros (Vp, Idss),

que fueron medidos de manera experimental en un laboratorio, esta medida no es
idéntica a la de la simulación.
Dato Teórico Práctico

IBQ 2,84 µA 7,80 µA
ICQ 0,91 mA 1,12mA
VCE 5V 5.21V
Av BJT -10 -9.34
VGS -1.68 V -1.87 V(Simulado)
VDS 10.99 V 9.88 V (Simulado)
ID 1.58 mA 1.34 mA(Simulado)
Av JFET -5 -4.65 (Simulado)
Tabla 5. Resultados prácticos vs cálculos teóricos
El cálculo de los condensadores de acople se realizó utilizando la siguientes fórmulas:

1 1
𝐶𝑐1 = 2𝜋𝑓 = 94 𝑢𝐹 𝐶𝑐2 = 2𝜋𝑓 = 100 𝑢𝐹
𝐿1 (𝑍𝑖𝐴1 +𝑅𝑠 ) 𝐿1 𝐿1 +𝑍𝑂𝐴1 )
(𝑅
Informe No 1
1
𝐶𝑐3 = 2𝜋𝑓 = 376 𝑛𝐹
𝐿1 (𝑅𝐿2 +𝑍𝑂𝐴2 )
La frecuencia de corte utilizada fue de 100Hz, lo que quiere decir que el amplificador
comenzará a amplificar la mitad a partir de esta frecuencia, también llamada punto de
media potencia. Aunque exactamente en la práctica la frecuencia de corte no fue
exactamente 100 Hz, porque se caía a los -3dB en 85 Hz.
CONCLUSIONES
 Se comprobó que los transistores tanto BJT como JFET trabajan de manera
diferente cuando se empieza a variar la frecuencia, en este caso frecuencias muy
bajas.
 Se comprobó que una etapa amplificadora posee una cierta frecuencia a partir de la
cual la amplificación es prácticamente máxima (frecuencia de corte en bajas).
 Aprendimos como trabajar con un transistor en Corte y Saturación
 Corroboramos que los conceptos de diseño de amplificadores adquiridos son
óptimos para aplicarlos en la práctica.
Informe No 1

Informe 1 - Diseño BJT Y JFET

Cargado por

Copyright:

Formatos disponibles

Informe 1 - Diseño BJT Y JFET

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe 1 - Diseño BJT Y JFET

Cargado por

Copyright:

Formatos disponibles

Laboratorio De Electrónica

UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS

 Observar el comportamiento de los transistores BJT y JFET a frecuencias altas y

Se realizó el diseño de dos amplificadores de una sola etapa, un amplificador BJT y un

Amplificador BJT Amplificador JFET

Los modelos de diseño utilizados fueron:

Fig 1. Amplificador con BJT sometido a

 En el amplificador realizado con el transistor BJT vimos que la señal salía

 Simulacion Punto 2 - Corte Y Saturación

IB ≈ 0 El transistor se comporta como un circuito abierto

 En el amplificador JFET la máxima señal de salida permitida es 15 Vpp y

Simulación Punto 3 - Diseño JFET

En la imagen se puede observar el voltaje para el cual la señal se comienza a

 El valor no es exactamente el calculado, ya que el JFET tiene parámetros (Vp, Idss),

Dato Teórico Práctico

El cálculo de los condensadores de acople se realizó utilizando la siguientes fórmulas:

También podría gustarte