Laboratorio 3 Digitales Completo

UNIVERSIDAD NACIONAL MAYOR DE SAN
MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
 LABORATORIO Nº 3: Optimización de Circuitos

Combinacionales
 ASIGNATURA: Laboratorio de Circuitos Digitales
 GRUPO: Miércoles 18 - 20 horas (G4)
 SEMESTRE ACADÉMICO: 2018-II
 ALUMNO: Del Valle Chapoñan, Ricardo
 DOCENTE: Dr. Alarcón Matutti, Rubén
Lima - Perú
2018
A) Resolver UNA pregunta como mínimo de cada sección del Capitulo 4
(Página 168). Escoger de forma variada.
1) 4.2- Simplificar el circuito de la figura 4-47 usando algebra
booleana.
Solución:
La función booleana del circuito 4-47 sería la siguiente:
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑀𝑁𝑄 . ̅̅̅̅̅̅̅
𝑋 = ̅̅̅̅̅̅̅ 𝑀𝑁 ̅𝑄 . ̅̅̅̅̅̅̅
𝑀̅ 𝑁𝑄
Utilizando el teorema de Demorgan
𝑋 = ̅̅̅̅̅̅̅
𝑀𝑁𝑄 + ̅̅̅̅̅̅̅
̅ 𝑄 + ̅̅̅̅̅̅̅
𝑀𝑁 𝑀̅ 𝑁𝑄
̅𝑄 + 𝑀
𝑋 = 𝑀𝑁𝑄 + 𝑀𝑁 ̅ 𝑁𝑄
̅𝑄 + 𝑀
𝑋 = 𝑀𝑁𝑄 + 𝑀𝑁 ̅ 𝑁𝑄
̅+𝑀
𝑋 = 𝑄(𝑀𝑁 + 𝑀𝑁 ̅ 𝑁)
̅ 𝑁)
𝑋 = 𝑄(𝑀 + 𝑀
𝑋 = 𝑄(𝑀 + 𝑁)
Simulación:
Tabla de Verdad
M N Q X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
Como se puede ver, la tabla de verdad correspondería a un

circuito con la función
𝑋 = 𝑄(𝑀 + 𝑁)
2) 4.4- Diseñe el circuito lógico correspondiente a la tabla de
verdad mostrada en la tabla 4-9.
Usando minitérminos, obtendría la siguiente función:
𝑋 = 𝐴̅𝐵̅ 𝐶̅ + 𝐴̅𝐵𝐶̅ + 𝐴̅𝐵𝐶 + 𝐴𝐵̅ 𝐶̅ + 𝐴𝐵𝐶
Aplicando propiedad distributiva
𝑋 = 𝐵̅ 𝐶̅ (𝐴 + 𝐴̅) + 𝐴̅𝐵(𝐶 + 𝐶̅ ) + 𝐴𝐵𝐶
Por Complemento
𝑋 = 𝐵̅ 𝐶̅ + 𝐴̅𝐵 + 𝐴𝐵𝐶
Por propiedad distributiva
𝑋 = 𝐵̅ 𝐶̅ + 𝐵(𝐴̅ + 𝐴𝐶)
Por absorción de complemento
𝑋 = 𝐵̅ 𝐶̅ + 𝐵(𝐴̅ + 𝐶)
El circuito obtenido es de la forma:
Simulación:
3) 4.11- Determinar la mínima expresión para cada mapa-K en
la figura 4-49. Presta particular atención en el paso 5 para el
mapa en (a)
Solución:
Mapa (a)
Procedemos a seleccionar los grupos minterm.
Con lo cual, la función booleana del mapa K seria:
̅. 𝑪
𝑭=𝑨 ̅+𝑩
̅ . 𝑪 + 𝑨. 𝑪. 𝑫
̅
Circuito digital obtenido:
Simulación:
Mapa (b)
Solución:
𝑭=𝑨 ̅. 𝑫̅ +𝑩 ̅. 𝑫
̅ +𝑩̅. 𝑪
Ó también se puede simplificar para diseñar el circuito de la
siguiente manera:
̅ (𝑨𝑩
𝑭=𝑫 ̅̅̅̅) + 𝑩
̅. 𝑪
Simulación:
Mapa (c)
Solución:
̅ + 𝑨. 𝑪
𝑭=𝑩 ̅
Simulación:
4) 4.19- Determine la condición de entrada necesario para
producir x=1 en la figura 4-53.
Solución:
Tabla de Verdad
A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Diseñando el circuito lógico:

Simulación:
La condición para que se produzca la salida 1, se da en el caso

cuando sólo B y C son de entrada 1.
5) 4.29- Rediseñe el generado de paridad y comprobador de la

figura 4-25 para operar en 8 bits de datos.
Solución:
Utilizaremos compuertas EX-OR para diseñar el generador de paridad y el

comprobador, y colocamos un NAND al final de la función, para así
convertir el generador de paridad par a impar.
Simulación:
Nos daremos cuenta que presenta algún error cuando la cantidad de bits
encendidos es par y el diodo pase a 1 (encendido), caso contrario, este
será 0 (apagado).
B)
4.8- La figura muestra el diagrama del circuito de alarma de
un automóvil usado para detectar condiciones indeseadas. Los
tres interruptores usados para indicar el estado de la puerta del
lado del conductor, el arranque y los faros, respectivamente.
Diseñe el circuito lógico con los tres interruptores como entrada
para que la alarma se active siempre que existan las siguientes
condiciones.
 Los faros están encendidos mientras el arranque no está

encendido.
 La puerta está abierta mientras el arranque está
encendido.
Solución:
Diseñando la tabla de verdad
Tabla de verdad
F (faros) A (arranque) P (puerta) X (alarma)

0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
Por miniterminos, la función de la alarma esta dada por:
X = 𝐹̅ . 𝐴. 𝑃 + 𝐹. 𝐴̅. 𝑃̅ + 𝐹. 𝐴̅. 𝑃 + 𝐹. 𝐴. 𝑃
Reduciendo la función booleana:
X = 𝐹. 𝐴̅(𝑃̅ + 𝑃) + 𝐴. 𝑃(𝐹̅ + 𝐹)
X = 𝐹. 𝐴̅ + 𝐴. 𝑃
Simulando:
Como se puede observar, al cumplir cualquiera de las dos
condiciones, la alarma siempre estará encendida,
independientemente del estado de la 3ra señal.
C)
 Data sheet del CI 4048

 Simulación:
 Diseñe un circuito digital multifunción para 16 variables de
entrada en base al CI 4048 (que es un CI multifunción de
8 entradas). Establezca las ecuaciones booleanas de las
funciones que se pueden implementar para las 16
variables de entrada.
Especificamente implemente:
Una puerta AND de 16 entradas.
Usar solo 02 chips CIs 4048 mediande el pin de
expansión.
Solución:
Como el chip 4048 tiene 8 entradas variables, entonces para

16 variables, se utilizarán 2 chips.
Como pide una puerta AND de 16 entradas, nos guiamos del

datasheet las conexiones para obtener el output function AND.
Siendo las variables A,B,C,D,E,F,G,H,I,J,K,L,M,N,O,P y la

salida X
Se obtiene solo un caso particular a la salida de X
-Cuando todas las variables estén en “1”, la salida X será “1”.

Caso contrario, será “0” la salida.
Simulación:
Da “1” la salida X con la condición, de que todas las entradas

sean “1”.
D) En el circuito digital que se muestra: cuando X=0, F es el
AND de A, B y C. Si X=1, F es el OR de A, B y C. Diseñar el
circuito utilizando el mínimo de CIs 7400. Se pide:
-Usar el símbolo del CI 7400,

con la misma distribución de
pines del “data sheet” (use la
implementación el laboratorio
anterior).
-Mostrar el conexionado y
simular el diseño usando el
símbolo del 7400. El
conexionado debe ser tal
como se haría en un
protoboard real.
Solución:
Desarrollamos las funciones boleanas para X=0 y para X=1.
Para X=0
𝐹 = 𝐴. 𝐵. 𝐶
y para X=1
𝐹 = 𝐴+𝐵+𝐶
Desarrollando una tabla de verdad:
Tabla de verdad
X A B C F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Por miniterminos y reduciendo a su mínima expresión se

obtiene:
𝐹 = 𝑋𝐴 + 𝑋𝐵 + 𝑋𝐶 + 𝐴𝐵𝐶
Por artificio, debemos llevarlo a funciones de multiplicación y

negación, por lo tanto, negando doble vez a cada termino:
𝐹 = ̅̅̅̅̅
𝑋. 𝐴 + ̅̅̅̅̅ ̅̅̅̅̅
𝑋. 𝐵 + 𝑋. ̅̅̅̅̅̅̅̅
𝐶 + 𝐴. 𝐵. 𝐶
Utilizando los teoremas de Demorgan obtenemos la siguiente

función:
𝐹 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(̅̅̅̅̅
𝑋. 𝐴)(𝑋.̅̅̅̅̅ ̅̅̅̅̅
𝐵 )(𝑋. ̅̅̅̅̅̅̅̅̅̅̅
𝐶 )(𝐴. 𝐵. 𝐶)
Simulación:
E) Diseñar la función X dada, en lógica CMOS estática. Usar el
menor número de transistores.
𝑋 = ((𝐴̅ + 𝐵̅ )(𝐶̅ + 𝐷
̅ + 𝐸̅ ). 𝐹̅ )
Solución:
Para poder diseñar en lógica CMOS estática, necesitamos el

complemento de X, entonces:
𝑋̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
((𝐴̅ + 𝐵̅ )(𝐶̅ + 𝐷 ̅ + 𝐸̅ ). 𝐹̅ )
Reducimos con los teoremas de Demorgan:
𝑋 = ((̅̅̅̅̅̅̅̅̅̅
𝐴̅ + 𝐵̅ ) + (̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐶̅ + 𝐷̅ + 𝐸̅ ) + 𝐹̅ )
̅̅̅̅ + ̅̅̅̅̅̅
𝑋 = (𝐴𝐵 𝐶𝐷𝐸 + 𝐹̅ )
𝑋 = 𝐴𝐵 + 𝐶𝐷𝐸 + 𝐹
Diseñando en la simulación:

Laboratorio 3 Digitales Completo

Cargado por

Copyright:

Formatos disponibles

Laboratorio 3 Digitales Completo

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Laboratorio 3 Digitales Completo

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL MAYOR DE SAN

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

 LABORATORIO Nº 3: Optimización de Circuitos

 ASIGNATURA: Laboratorio de Circuitos Digitales

 GRUPO: Miércoles 18 - 20 horas (G4)

 SEMESTRE ACADÉMICO: 2018-II

 ALUMNO: Del Valle Chapoñan, Ricardo

 DOCENTE: Dr. Alarcón Matutti, Rubén

1) 4.2- Simplificar el circuito de la figura 4-47 usando algebra

La función booleana del circuito 4-47 sería la siguiente:

Utilizando el teorema de Demorgan

Como se puede ver, la tabla de verdad correspondería a un

Usando minitérminos, obtendría la siguiente función:

𝑋 = 𝐴̅𝐵̅ 𝐶̅ + 𝐴̅𝐵𝐶̅ + 𝐴̅𝐵𝐶 + 𝐴𝐵̅ 𝐶̅ + 𝐴𝐵𝐶

Aplicando propiedad distributiva

𝑋 = 𝐵̅ 𝐶̅ (𝐴 + 𝐴̅) + 𝐴̅𝐵(𝐶 + 𝐶̅ ) + 𝐴𝐵𝐶

Por propiedad distributiva

Por absorción de complemento

Procedemos a seleccionar los grupos minterm.

Con lo cual, la función booleana del mapa K seria:

Procedemos a seleccionar los grupos minterm.

Con lo cual, la función booleana del mapa K seria:

Procedemos a seleccionar los grupos minterm.

Con lo cual, la función booleana del mapa K seria:

Diseñando el circuito lógico:

La condición para que se produzca la salida 1, se da en el caso

5) 4.29- Rediseñe el generado de paridad y comprobador de la

Utilizaremos compuertas EX-OR para diseñar el generador de paridad y el

 Los faros están encendidos mientras el arranque no está

Diseñando la tabla de verdad

F (faros) A (arranque) P (puerta) X (alarma)

Por miniterminos, la función de la alarma esta dada por:

 Data sheet del CI 4048

Como el chip 4048 tiene 8 entradas variables, entonces para

Como pide una puerta AND de 16 entradas, nos guiamos del

Siendo las variables A,B,C,D,E,F,G,H,I,J,K,L,M,N,O,P y la

Se obtiene solo un caso particular a la salida de X

-Cuando todas las variables estén en “1”, la salida X será “1”.

Da “1” la salida X con la condición, de que todas las entradas

-Usar el símbolo del CI 7400,

Desarrollamos las funciones boleanas para X=0 y para X=1.

Por miniterminos y reduciendo a su mínima expresión se

Por artificio, debemos llevarlo a funciones de multiplicación y

Utilizando los teoremas de Demorgan obtenemos la siguiente

Para poder diseñar en lógica CMOS estática, necesitamos el

Reducimos con los teoremas de Demorgan:

También podría gustarte