Informe Previo N°6-Dominguez
Informe Previo N°6-Dominguez
Informe Previo N°6-Dominguez
Tema:
Código: 16190069
Lima, 2018
EXPERIENCIA N°6
I. OBJETIVOS
Demultiplexor
Y(A,B,C,D) = A B C + A /B C D + /A B /C D
Hallar la tabla de verdad, donde
A= MSB (bit mas significativo)
D= LSB (bit menos significativo)
¿ Que MUX comercial utilizaría?
Utilizamos la tabla de verdad de la función dada:
𝑭 = 𝑨 ∗ 𝑩 ∗ 𝑪 + 𝑨 ∗ 𝑩 ′ ∗ 𝑪 ∗ 𝑫 + 𝑨′ ∗ 𝑩 ∗ 𝑪 ′ ∗ 𝑫
D C B A S 𝑿𝒊
0 0 0 0 0 𝑋0
0 0 0 1 0 𝑋1
0 0 1 0 0 𝑋2
0 0 1 1 0 𝑋3
0 1 0 0 0 𝑋4
0 1 0 1 0 𝑋5
0 1 1 0 0 𝑋6
0 1 1 1 1 𝑋7
1 0 0 0 0 𝑋8
1 0 0 1 0 𝑋9
1 0 1 0 1 𝑋10
1 0 1 1 0 𝑋11
1 1 0 0 0 𝑋12
1 1 0 1 1 𝑋13
1 1 1 0 0 𝑋14
1 1 1 1 1 𝑋15
74LS139:
Es un demultiplexor 1:4. Las líneas de selección son las entradas A y B,
las salidas Y0, Y1, Y2, Y3 son las líneas de salida de datos.
El funcionamiento lo resumiremos en la siguiente tabla de verdad.
74LS151:
El 74LS151 tiene ocho entradas de datos (D0 −D7) y, por tanto, tres líneas
de entrada de dirección o de selección de datos (S0-S2). Se necesitan tres bits
para seleccionar cualquiera de las ocho entradas de datos (23 = 8). Un nivel
BAJO en la entrada de habilitación ¯Enable permite que los datos de entrada
seleccionados pasen a la salida. Observe que se encuentran disponibles tanto
la salida de datos como su complemento.
74LS153:
Circuito integrado TTL 74LS153 monolítico de 4 líneas a 1 línea de datos
selector / multiplexor contiene inversores y controladores para suministrar
totalmente complementarios, en el chip y la decodificación de datos binarios de
selección a las puertas AND-OR. Se proporcionan entradas estroboscópicas de
separación para cada una de las dos secciones de 4 tiempos.
• Permite multiplexar de N líneas a 1 línea
• Realiza la conversión de paralelo a serie
• Línea de estrobos (habilitación) para cascada (N líneas a n líneas)
• Salidas de tótem de alta impedancia y baja impedancia
• Totalmente compatible con la mayoría de los circuitos TTL
74LS155:
Circuito Integrado TTL 74LS155. Demultiplexor y decodificador de 2 a 4
líneas con salidas polo. El SN74LS155AN es un circuito transistor-transistor-
Logic monolítica (TTL) que cuenta con doble demultiplexor 1-línea a línea 4 con
luces estroboscópicas individuales y entradas binarias-direcciones comunes.
Cuando las dos secciones están habilitadas por las luces estroboscópicas, las
entradas binarias-direcciones comunes seleccionar secuencialmente y la vía de
entrada de datos asociados a la salida correspondiente para cada sección. Los
flashes individuales dan permiso de activación o inhibición de cada una de las
secciones de 4 bits si lo deseas. Los datos aplicada a la entrada 1C se invierte
en sus salidas y los datos aplicados a 2C \ no se invierte a través de sus salidas.
El inversor después de la entrada de datos 1C permite su uso como un
decodificador de 3 a 8 líneas o demultiplexor 1-a-8 línea sin compuerta externa.
74LS157:
El 74LS157 está formado por cuatro multiplexores de dos entradas. Cada
uno de los cuatro multiplexores, comparten una misma línea de selección de
datos y una de habilitación (enable). Ya que sólo existen dos entradas de datos
que puedan ser seleccionadas en cada multiplexor, es suficiente con tener una
única entrada de selección. Un nivel BAJO en la entrada de habilitación
(¯Enable) permite al dato de entrada seleccionado pasar a la salida. Un nivel
ALTO en la entrada ¯Enable evita que los datos pasen a la salida, es decir,
inhabilita los multiplexores.
4. Presente las simulaciones y comentarios de los circuitos del
procedimiento experimental
III. BIBLIOGRAFIA:
https://es.wikipedia.org/wiki/Multiplexor
http://personales.unican.es/manzanom/Planantiguo/EDigitalI/MuxG7_09.
https://es.wikipedia.org/wiki/Demultiplexor
https://www.ecured.cu/Demultiplexor
http://www.ladelec.com/teoria/electronica-digital/348-demultiplexores