Informe Previo N°6-Dominguez

Descargar como docx, pdf o txt
Descargar como docx, pdf o txt
Está en la página 1de 10

INFORME PREVIO N°6

Tema:

Circuitos multiplexores y desmultiplexores

Profesor: Oscar Casimiro Pariasca

Alumnos: Domínguez Diaz, Luis Enrique Alexis

Código: 16190069

Facultad: Ingeniería electrónica

Lima, 2018
EXPERIENCIA N°6

CIRCUITO MULTIPLEXORES Y DESMULTIPLEXORES

I. OBJETIVOS

 Analizar, diseñar y construir circuitos lógicos combinacionales tales

como multiplexores, demultiplexores y sus aplicaciones.

II. CUESTIONARIO PREVIO:

1. ¿Qué es un circuito multiplexor? Y un demultiplexor?. Explique

Un multiplexor es un circuito digital que selecciona una de entre varias


entradas de datos Ii y lleva su valor lógico a la única salida Z del circuito. La
selección de los datos se realiza mediante una o varias entradas de control Sj.
La codificación binaria resultante de las entradas S indica el índice de la entrada
I que pasa a la salida.
Existiendo una entrada de habilitación (enable),la cual pone en
funcionamiento el circuito,y trabaj en bajo áctivo Un codificador es un circuito
combinacional con 2N entradas y N salidas, cuya misión es presentar en la salida
el código binario correspondiente a la entrada activada.

ESQUEMA BÁSICO DEL FUNCIONAMIENTO DE UN MULTIPLEXOR 2


INPUTMUX

Demultiplexor

En electrónica digital, un demultiplexor es un circuito combinacional que


tiene una entrada de información de datos d y n entradas de control que sirven
para seleccionar una de las 2n salidas, por la que ha de salir el dato que presente
en la entrada. Esto se consigue aplicando a las entradas de control la
combinación binaria correspondiente a la salida que se desea seleccionar. Por
ejemplo, si queremos que la información que tenemos en la entrada d, salga por
la salida S4, en la entrada de control se ha de poner, de acuerdo con el peso de
la mísma, el valor 100, que es el 4 en binario.

En el campo de las telecomunicaciones el demultiplexor es un dispositivo


que puede recibir a través de un medio de transmisión compartido una señal
compleja multiplexada y separar las distintas señales integrantes de la misma
encaminándolas a las salidas correspondientes.

La señal compleja puede ser tanto analógica como digital y estar


multiplexada en cualquiera de las distintas formas posibles para cada una de
ellas. Diagrama lógico de un demultiplexor 1 a 4.
El demultiplexor, es un circuito combinacional que aunque la función
básica es la que hemos explicado, puede utilizarse en muchos casos como
decodificador y adopta cualquiera de las funciones que un decodificador realiza.

Una aplicación muy práctica de los demultiplexores utilizados como


decodificadores, si lo combinamos con una puerta NO-Y NAND, es la generación
de funciones lógicas, de modo, que si nos dan la función lógica F=S3(2,4,5,7),
las salidas correspondientes a los unos lógicos se conectarían a la puerta NO-Y.
En este caso la entrada de información se puede utilizar como entrada inhibidora
si mantenemos a cero lógico, y subiéndola a uno, cuando queremos inhibir la
generación de la función.

Una de las funciones que realiza el decodificador hexadecimal como


demultiplexor, es la función de conectar, a sendos contadores, C0 a C15, que
reciben los impulsos de una entrada común a todos. Cada uno posee una
entrada de inhibición que según el estado en que se encuentra (0,1), permite o
no que se realice el contaje de los impulsos. Cada entrada de inhibición se
conecta a una salida del demultiplexor.

2. En el siguiente circuito multiplexor. Conectar el circuito para obtener


la función

Y(A,B,C,D) = A B C + A /B C D + /A B /C D
Hallar la tabla de verdad, donde
A= MSB (bit mas significativo)
D= LSB (bit menos significativo)
¿ Que MUX comercial utilizaría?
Utilizamos la tabla de verdad de la función dada:
𝑭 = 𝑨 ∗ 𝑩 ∗ 𝑪 + 𝑨 ∗ 𝑩 ′ ∗ 𝑪 ∗ 𝑫 + 𝑨′ ∗ 𝑩 ∗ 𝑪 ′ ∗ 𝑫

D C B A S 𝑿𝒊

0 0 0 0 0 𝑋0

0 0 0 1 0 𝑋1

0 0 1 0 0 𝑋2

0 0 1 1 0 𝑋3

0 1 0 0 0 𝑋4

0 1 0 1 0 𝑋5

0 1 1 0 0 𝑋6

0 1 1 1 1 𝑋7

1 0 0 0 0 𝑋8

1 0 0 1 0 𝑋9

1 0 1 0 1 𝑋10
1 0 1 1 0 𝑋11

1 1 0 0 0 𝑋12

1 1 0 1 1 𝑋13

1 1 1 0 0 𝑋14

1 1 1 1 1 𝑋15

Las entradas Xi las conectamos a Vcc si es 1 lógico y a ground si es 0


lógico. Enable en 0 activa el Ci y en 1 desactiva el CI.

3. Explique claramente cuál es la función de cada circuito integrado de


los circuitos del procedimiento experimental

74LS139:
Es un demultiplexor 1:4. Las líneas de selección son las entradas A y B,
las salidas Y0, Y1, Y2, Y3 son las líneas de salida de datos.
El funcionamiento lo resumiremos en la siguiente tabla de verdad.

74LS151:
El 74LS151 tiene ocho entradas de datos (D0 −D7) y, por tanto, tres líneas
de entrada de dirección o de selección de datos (S0-S2). Se necesitan tres bits
para seleccionar cualquiera de las ocho entradas de datos (23 = 8). Un nivel
BAJO en la entrada de habilitación ¯Enable permite que los datos de entrada
seleccionados pasen a la salida. Observe que se encuentran disponibles tanto
la salida de datos como su complemento.
74LS153:
Circuito integrado TTL 74LS153 monolítico de 4 líneas a 1 línea de datos
selector / multiplexor contiene inversores y controladores para suministrar
totalmente complementarios, en el chip y la decodificación de datos binarios de
selección a las puertas AND-OR. Se proporcionan entradas estroboscópicas de
separación para cada una de las dos secciones de 4 tiempos.
• Permite multiplexar de N líneas a 1 línea
• Realiza la conversión de paralelo a serie
• Línea de estrobos (habilitación) para cascada (N líneas a n líneas)
• Salidas de tótem de alta impedancia y baja impedancia
• Totalmente compatible con la mayoría de los circuitos TTL
74LS155:
Circuito Integrado TTL 74LS155. Demultiplexor y decodificador de 2 a 4
líneas con salidas polo. El SN74LS155AN es un circuito transistor-transistor-
Logic monolítica (TTL) que cuenta con doble demultiplexor 1-línea a línea 4 con
luces estroboscópicas individuales y entradas binarias-direcciones comunes.
Cuando las dos secciones están habilitadas por las luces estroboscópicas, las
entradas binarias-direcciones comunes seleccionar secuencialmente y la vía de
entrada de datos asociados a la salida correspondiente para cada sección. Los
flashes individuales dan permiso de activación o inhibición de cada una de las
secciones de 4 bits si lo deseas. Los datos aplicada a la entrada 1C se invierte
en sus salidas y los datos aplicados a 2C \ no se invierte a través de sus salidas.
El inversor después de la entrada de datos 1C permite su uso como un
decodificador de 3 a 8 líneas o demultiplexor 1-a-8 línea sin compuerta externa.

74LS157:
El 74LS157 está formado por cuatro multiplexores de dos entradas. Cada
uno de los cuatro multiplexores, comparten una misma línea de selección de
datos y una de habilitación (enable). Ya que sólo existen dos entradas de datos
que puedan ser seleccionadas en cada multiplexor, es suficiente con tener una
única entrada de selección. Un nivel BAJO en la entrada de habilitación
(¯Enable) permite al dato de entrada seleccionado pasar a la salida. Un nivel
ALTO en la entrada ¯Enable evita que los datos pasen a la salida, es decir,
inhabilita los multiplexores.
4. Presente las simulaciones y comentarios de los circuitos del
procedimiento experimental

III. BIBLIOGRAFIA:

 https://es.wikipedia.org/wiki/Multiplexor

 http://personales.unican.es/manzanom/Planantiguo/EDigitalI/MuxG7_09.

pdf

 https://es.wikipedia.org/wiki/Demultiplexor

 https://www.ecured.cu/Demultiplexor
 http://www.ladelec.com/teoria/electronica-digital/348-demultiplexores

También podría gustarte