Informe #4

Descargar como docx, pdf o txt
Descargar como docx, pdf o txt
Está en la página 1de 2

> Laboratorio Nº 4: Aplicación del Codificador de Prioridad y Decodificador de BCD a 7 Segmentos 1

Universidad Surcolombiana
Ingeniería Electrónica
Electrónica Digital
Informe Nº4
Aplicación del Codificador de Prioridad y el
Decodificador de BCD 7 Segmentos
David Santiago Pineda Oviedo
20172163613
Diego Alejandro Cadena
20162151279
Resumen—En la práctica se realizó el uso de un codificadres con prioridad, cuando existe más de una
circuito compuesto por un codificador de prioridad y señal activa, la salida codifica típicamente la de mayor
un decodificador de BCD a 7 para lograr el correcto prioridad, ó la de menor prioridad. Para este laboratorio
funcionamiento del encendio de un display de 7 utlizamos dos 74LS148 (codificador de octal a binaro)
segmento para cada una de las 16 combinaciones en cascada, para obtener nuestra codificación de
posibles. decimal a BCD.

I. OBJETIVOS Decodificador de BCD a 7 segmentos: Los displays de 7


segmentos son dispositivos que se utilizan para
visualizar información. Cada segmento de un display
 Diseñar e implementar un circuito lógico
está constituído por un LED que, al activarse, es decir,
mediante el uso de codificadores,
cuando circula una corriente a través suyo, se ilumina.
decodificadores y compuertas lógicas para asi
El tipo de conexión de estos LED es lo que determina si
manejar un sistema lógico de mayor capacidad el display de 7 segmentos es de ánodo común o de
de la que da un solo elemento. cátodo común.
 Realizar la implementación del decodificador
de BCD a 7 segmentos y con este lograr el IV. MATERIALES E INSTRUMENTACION
correcto funcionamiento de un display de
cátodo común.
 Comprender la funcionalidad que posee cada
 Fuente Regulada.
una de las entradas BI / RBO , ¿ y RBI que  Resistencias calculadas (68 kΩ−270 Ω ¿.
encontramos en el decodificador de BCD a 7  Circuito integrado 74LS00.
segmentos.  Circuito integrado 74LS148 (2).
 Circuito integrado 74LS48 (1).
 DipSwitch de 10 entradas.
II. JUSTIFICACIÓN
 DipSwitch de 4 entradas.
 Display de cátodo común.
Se realizó la práctica de laboratorio con el propósito de
implementar un diseño previo solicitado, teniendo en V. DESARROLLO ANALÍTICO
cuenta una condición adicional en los codificadores
poniendo en práctica los conocimientos adquiridos
durante el curso unificando los elementos codificadores Para esta sección se realizará la descripción del
y decodificadores a un display siete segmentos. funcionamiento del circuito, sin mostrar los cálculos de
las resistencias usadas en la implementación del circuito
III. MARCO TEÓRICO ni el esquema obtenido al final del desarrollo teórico,
debido a que estas ya se presentan en un documento
previo al desarrollo de la práctica.
Codificador con prioridad:Un codificador es un circuito
combinacional con 2n entradas y n salidas, cuya función Se utilizó la misma etapa codificadora del laboratorio #3,
es presentar en la salida el código binario a excepción que ahora si hacemos uso de todas las
correspondiente al índice de la entrada activada. En los entradas debido a que emplearemos como código de
> Laboratorio Nº 4: Aplicación del Codificador de Prioridad y Decodificador de BCD a 7 Segmentos 2

entrada el código hexadecimal. Posterior a esto y de la


aplicación de una lógica adicional se ingresan 4 Bits (A, 2. El circuito cumple con la condición de prioridad,
B, C y D) al decodificador de BCD a 7 segmentos que sabiendo que esta refiere que prevalece el valor
nos permite el encedido y apagado de los segmentos decimal ingresado que presente mayor peso, en la
del display de cátodo común. práctica se comprobó colocando en alto mas de 1
entrada; donde siempre el valor BCD obtenido
Para realizar la prueba de las otras 3 entradas del correspondia al número decimal de mayor valor
decodificador de 7 segmentos se coloca un dipwitch con ingresado en la entrada.
el que activaremos cada una de las entradas y se
comprueba el correcto funcionamiento de estas. 3. Se observó la correcta respuesta del circuito
integrado decodificador cuando se hacia uso de las
VI. DESARROLLO PRÁCTICO entradas RBI/LT/BI-RBO.
Previo al ingreso a la práctica de laboratorio, se realizó
toda la lógica y diseño del circuito con el montaje
respectivo en PROTEUS con el fin de suplir una VIII. CONCLUSIONES
aplicación propuesta en la guía.  El sistema codificador de prioridad, presenta
Para este laboratorio se requirió el uso de un codificador una complejidad diferente respecto a un sistema
de octal binario para el diseño de un codificador de codificador sin prioridad, esta particularidad
hexadecimal a binario, cabe resaltar que con esta representa una ventaja para el circuito, ya que
condición era necesario el uso de una lógica adicional revela una seguridad en la salida final del
con el fin de poder adicionar un bit de mayor peso;
diseño que puede indicar con mayor facilidad
lógica que ya se había realizado en el laboratorio
alguna anomalía presente en la entrada, en vez
anterior al propuesto, puesto que se empleó el mismo
diseño para esta etapa del circuito, con la particularidad de arrojar un resultado erróneo o aleatorio.
de que se utilizaron las 16 combinaciones posibles.
 Las condiciones “no importa” presentan una
Seguido se realizó el diseño con su correspondiente importancia significativa para la realización de
tabla de verdad para el sistema decodificador que iba los diseños, y se resalta esta condición en los
directamente conectado a las entradas del display, para sistemas codificadores con prioridad.
este diseño las entradas del decodificador se
encontraban activas en alto y presentaban tres entradas  Las entradas adicionales del sistema (borrado
adicionales, la entrada de borrado prioritario de nivel, la prioritario de nivel, prueba de lámpara y de
entrada prueba de lámpara y la entrada de propagación
propagación de borrado), son de bastante
de borrado, que se conectaron directamente a un
utilidad para verificar el funcionamiento del
dipswitch con su respectiva resistencia de pull up, para
poder activarla y desactivarla de manera independiente. display y del circuito en general, ya que permite
Finalmente, en la etapa de diseño, se efectuó el cálculo comprobar e indicar el estado en que se
de las resistencias de pull up, tanto de las entradas del encuentra.
sistema codificador, como del display.

Ya con el montaje del circuito ejecutado en el diseño, se


realizan las mediciones correspondientes a las REFERENCES
tensiones de salidas del sistema codificador y a las  Sistemas digitales: principios y aplicaciones,
tensiones en las salidas “a”, “d”, “g”, para todas las 16 Ronald J. Tocci, Neal S. Widmer, Pearson
combinaciones posibles, adicional a esto, se realizó la Educación, 2003.
prueba de prioridad del sistema codificador verificando  Hoja de Datos Circuito Integrado 74LS148:
como su nombre lo indica, la prioridad presente en el bit http://pdf1.alldatasheet.com/datasheet-
de mayor peso, y finalmente se ejecutó la prueba en las
pdf/view/27389/TI/74148.html
tres entradas adicionales del decodificador, la de
borrado, lámpara y propagación, comprobando su  Hoja de Datos Circuito Integrado 74LS48:
funcionalidad, y que entre ellas no pueden estar activas http://www.alldatasheet.com/datasheet-
al mismo tiempo. pdf/pdf/5727/MOTOROLA/74LS48.html
 Decodificador de BCD a 7 segmentos:
VII. ANÁLISIS DE RESULTADOS https://ikastaroak.ulhi.net/edu/es/IEA/ELEC/ELE
C02/es_IEA_ELEC02_Contenidos/website_541
1. Se observa el correcto funcionamiento del circuito, _decodificador_bcd_de_7_segmentos.html
comparando los valores de tensiones obtenidos a la
salida de cada decoficador para cada combinación
generada en la entrada.

También podría gustarte