Informe 6

UNIVERSIDAD SURCOLOMBIANA
INGENIERÍA ELECTRÓNICA
ELECTRÓNICA DIGITAL
INFORME No. 6
USO DE REGISTROS PARA DESPLAZAR, ALMACENAR Y VISUALIZAR DOS
DÍGITOS DECIMALES
ERNESTO H. ORTIZ PERDOMO 20161144645

LUNA GABRIELA LUGO LEAL 20161146176
Jueves 17 de Mayo de 2018
OBJETIVOS
 Implementar un registro de almacenamiento de entradas en paralelo y salidas en paralelo a partir de Flip-
Flops tipo D.
 Obtener un circuito digital que permita el desplazamiento y almacenamiento de dos dígitos decimales
haciendo uso de CI’s combinacionales y secuenciales.
JUSTIFICACIÓN
El desarrollo de esta práctica de laboratorio nos proporciona un perfeccionamiento en nuestras habilidades de

la implementación de circuitos digitales de mayor dificultad y mayor requerimiento de lógica. Al lograr
comprender el funcionamiento de circuito integrales secuenciales y combinacionales obtenemos una gran
ventaja como futuros ingenieros ya que gran parte de los dispositivos electrónicos digitales están compuestos
por este tipo de circuitería.
MARCO TEÓRICO
ALMACENAMIENTO Y TRANSFERENCIA DE DATOS
Los datos pueden ser cualquier valor numérico que haya sido codificado en binario, generalmente, estos datos
son almacenados en Flip-Flops agrupados, los cuales son llamados registros. Una de las acciones que se
pueden realizar sobre estos datos que han sido almacenados es la transferencia de estos mismos de un FF a
otro FF, esto es conocido como transferencia de datos.
Para poder realizar esta transferencia los Flip-Flops deben estar sincronizados por reloj de tal forma que
cuando se realice un pulso los datos almacenados en A serán transferidos a B.
Figura 1. Transferencia de datos síncrona realizada por FF tipo D
TRANSFERENCIA EN PARALELO.
Cuando hablamos de transferir datos en paralelo, nos referimos a que la información es transferida de forma
simultanea cuando es ocurrido un pulso sin importar la cantidad de bits involucrados. La transferencia en
paralelo es mucho más rápida que en serie, debido a que cuando se transfieren datos en serie se necesitan N
pulsos de reloj para poder transferir N bits.
Pero a la vez, en paralelo, se requiere más interconexiones entre el emisor y receptor.
MATERIALES Y EQUIPOS
 Pulsadores
 Codificador decimal a BCD (74LS147)
 Flip-Flops tipo D (74175)
 Multiplexores (74157)
 Decodificador BCD a decimal (7447)
 Compuertas AND de 3 entradas (74LS11)
 Circuito integrado 555
 Displays ánodo común
 Transistor NPN (2N3904)
 Condensadores de 0.01µ, 1µ y 10µ Faradios
 Resistores de 150, 480, 1k, 1.8k, 3.6k, 43k, 100k y 150k Ohms.
DESARROLLO ANALÍTICO
Para iniciar con el almacenamiento de datos realizamos una etapa codificadora de tal manera que hagamos el
cambio del sistema numérico decimal al sistema numérico binario en el momento en que es presionado un
pulsador; esta etapa se realiza del mismo modo en que se desarrolló en prácticas anteriores.
Una vez codificada la información, esta es ingresada al primer registro conformado por una agrupación de 4
FFs tipo D, para saber en que momento se realiza el almacenamiento y transferencia de datos agregamos un
arreglo de compuertas AND de tres entradas, estas le indican al temporizador monoestable cuando se ha
presionado alguno de los pulsadores, para generar así mismo un pulso de reloj que servirá a ambos registros.
Por cada pulso de reloj generado por el monoestables se almacenará y se transferirá la información de un
registro a otro.
Debido a que el codificador utilizado se conforma por entradas y salidas activas en bajo y además no se
niegan las salidas de este mismo utilizamos las salidas negadas de ambos Flip-Flops, estas salidas negadas las
conectamos directamente a las entradas del multiplexor, ya que este cumplirá con el trabajo de entregar al
decodificador que información debe ser visualizada por los displays, para su funcionamiento se hace uso de
un temporizador astable, ya que este funciona como oscilador, permitiendo el paso de información en la
frecuencia pedida para su diseño.
Finalmente encontramos la etapa decodificadora, su implementación se realiza de la misma manera en que se

ha llevado a cabo en laboratorios anteriores, la información llega del multiplexor (BCD) y a su salida
obtenemos su equivalente en decimal, como este decodificador cuenta con salidas activas en bajo hacemos
uso de dos displays ánodo común para la visualización del resultado. Para hacer visualizar de forma correcta
el MSD y el LSD diseñamos un transistor en conmutación el cual reemplazará una compuerta inversora. Este
transistor se encuentra alimentado por la base con el temporizador 555 astable. Para obtener el borrado de
cero a la izquierda conectamos la entrada RBI del decodificador a la salida negada del temporizador astables.
PROCEDIMIENTO
Energizamos el circuito con 5 voltios DC y medimos en este estado las salidas en el codificador y en las
salidas de ambos registros donde se obtiene BCD de forma normal, es decir, en nuestro caso sería a la salida
de los Q negados.
Posteriormente pulsamos la tecla que representa el 4 (0100) y la mantenemos presionada para medir el voltaje
en los mismos puntos en los que se midió anteriormente, una vez hecho esto soltamos el pulsador y
realizamos el mismo proceso. Para finalizar presionamos un segundo pulsador y en este estado realizamos la
toma de medidas a la salida del codificador y ambos registros, soltamos el pulsador y volvemos a realizar
estas medidas las cuales han sido anotadas en la tabla entregada al finalizar la práctica.
ANÁLISIS DE RESULTADOS
Cuando energizamos el circuito nos damos cuenta que, aunque a la salida del codificador obtenemos 1111 que
es el complemento a 1 de 0 (0000) en el primer registro que representa el LSD no obtenemos lo esperado, es
decir, el BCD correspondiente a cero, mientras que en el segundo registro (MSD) si lo obtenemos, pero es
borrado gracias a la acción de borrado a la izquierda (RBI).
Cuando se pulsa la primera tecla y se suelta, vemos que en ambos momentos a la salida del codificador se
tienen los mismos datos. Durante el tiempo en que es pulsada la primera tecla los datos ingresan al primer
registro y en el segundo registro la salida se mantiene en 0000, una vez es soltada la tecla la información del
registro del LSD es transferida al del MSD. Cuando se pulsa la segunda tecla notamos que no se obtuvo lo
esperado, en el primer registro son almacenados los datos que llegan del codificador (0010) pero a la vez son
transferidos al segundo registro, una vez que soltamos la tecla podemos notar que en ambos registros se
encuentra almacenada la misma información (0010) y lo esperado era 0100 en el MSD y 0010 en el LSD, esto
se debe a que el temporizador 555 monoestable no estaba funcionando, ya que una función que debe cumplir
a parte de generar el pulso de reloj es la de servir como anti rebote. Pero observamos que al haber pulsado una
sola vez la tecla en el circuito digital se realiza la acción de almacenamiento y desplazamiento se realiza como
si se hubiera pulsado la misma tecla dos veces.
En el diseño realizado por nosotros no sé podría obtener un cero en el display LSD cuando se borra o cuando
se energiza el circuito, esto se debe a que se están utilizando los Q negados, es decir, que cuando ingresemos
un cero a los CLEAR de ambos registros (ya que es una entrada activa en bajo) no obtendremos 0000 sino
1111 ya que saldrá el complemento a 1. Para poder realizarlo, se debe negar desde el principio la salida del
codificador de esta forma se utilizarán los Q normales y con un arreglo de resistencia y capacitor asegurar el 0
desde un principio
CONCULUSIONES
 Es importante tener en cuenta dentro del diseño de un circuito como este, el circuito anti-rebote, pues se
presentan errores al presionar una tecla determinada, debido a las oscilaciones mecánicas propias del
pulsador.
 Con el diseño implementado por nosotros resultaría imposible obtener el cero al encender el circuito y al
presionar la tecla de borrado total, pues para ello se requiere que se nieguen las salidas de la sección
codificadora y así se lograran tener 0000 por defecto en los registros y por ende 0 en el LSD y MSD.
Bibliografía
[1] J. F. Wakerly, Diseño digital, Principios y prácticas, 3ª edicion ed., Prentice Hall Inc., 2001, p. 378.
[2] R. J. Tocci, N. S. Widmer y G. L. Moss, Sistemas Digitales: principios y aplicaciones, México:
Pearson Educación, 2007.
[3] T. L. Floyd, Fundamentos de Sistemas Digitales, Madrid: PEARSON EDUCACIÓN S.A., 2006.
[4] J. F. Wakerly, Diseño digital: principios y prácticas, México: Pearson Educación, 2001.

Informe 6

Cargado por

Copyright:

Formatos disponibles

Informe 6

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe 6

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD SURCOLOMBIANA

ERNESTO H. ORTIZ PERDOMO 20161144645

Jueves 17 de Mayo de 2018

El desarrollo de esta práctica de laboratorio nos proporciona un perfeccionamiento en nuestras habilidades de

Figura 1. Transferencia de datos síncrona realizada por FF tipo D

Pero a la vez, en paralelo, se requiere más interconexiones entre el emisor y receptor.

Finalmente encontramos la etapa decodificadora, su implementación se realiza de la misma manera en que se

También podría gustarte