Universidad del Cauca

Facultad de Ingeniería Electrónica y Telecomunicaciones

Departamento de Telemática

Sistemas de Conmutación

Conmutadores Digitales
ITj ITk ITj ITk

CONMUTADOR
T

Dr. Ing. Álvaro Rendón Gallón

Popayán, agosto de 2018
 2

Temario

• Introducción
• Conmutador digital tipo S
• Conmutador digital tipo T
• Conmutador T para varios MIC
• Redes a etapas
 3

Evolución de los conmutadores

Teléfono de Meucci Conmutador manual Selector electromecánico

Puntos de cruce Conmutador digital

 4

Central Telefónica Digital

Otras centrales
CX

MA: Módulo de Abonados MTA: Módulo de Troncales Analógicas

MAR: Módulo de Abonados Remoto MTD: Módulo de Troncales Digitales
GT: Generador de Tonos
RxT: Receptor de Tonos
 5

Buses MIC/PCM
TX

TX
Codec

RX
Bus MIC Bus MIC
TX RX
Bus MIC TX: Las salidas de los
ILA códecs están unidas. Sólo uno
puede transmitir en cada IT*
ILA Bus MIC RX: Las entradas de
los códecs están unidas. Sólo
pueden recibir en un IT (por
ILA programación)
*Tri-State c a f
c 0 0 Z
0 1 Z
1 0 0
a f 1 1 1
 6

Conmutador Digital

Bus MIC TX
Codec

Bus MIC RX

ILA Bus Rx
ILA

ILA Conmutador
Bus Tx MICEi MICSi Las entradas y salidas
del conmutador son
MICEj MICSj buses MIC/PCM
ILA

ILA

ILA
 7

Tipos de Conmutador Digital

Buses
ILA Tx Rx
AB BA
A IT28 IT12
Caso 1:
B Abonados del mismo Bus MIC
IT12 IT28
MICE0 MICS0
Los Codec se programan:
AB BA • mismo IT para Tx y Rx
• un IT para cada abonado
MICE1 MICS1
ILA TX RX
A 12 12
B 28 28

Tx Rx AB: MICE0, IT12  MICS0, IT28

Buses BA: MICE0, IT28  MICS0, IT12
 8

Tipos de Conmutador Digital

AB: MICE0, IT12  MICS0, IT28 TX RX
BA: MICE0, IT28  MICS0, IT12
A 12 12
B 28 28
IT12 IT28 IT12 IT28
MICE0 MICS0
AB BA BA AB

MICE1 MICS1

El conmutador traslada un octeto de un IT a otro

en el mismo bus MIC:
Conmutador Digital Tipo T (Time Switch)
 9

Tipos de Conmutador Digital

Buses
ILA Tx Rx
A CA IT12
Caso 2A:
Abonados en distinto Bus MIC
IT12 AC
MICE0 MICS0
Los Codec se programan:
• mismo IT para Tx y Rx
IT12 CA
• mismo IT para los abonados
MICE1 MICS1
ILA TX RX
A 12 12
C C 12 12
AC IT12

Tx Rx AC: MICE0, IT12  MICS1, IT12

Buses
CA: MICE1, IT12  MICS0, IT12
 10

Tipos de Conmutador Digital

AC: MICE0, IT12  MICS1, IT12 TX RX
CA: MICE1, IT12  MICS0, IT12
A 12 12
C 12 12
IT12 IT12
MICE0 MICS0
AC CA
IT12 IT12
MICE1 MICS1
CA AC

El conmutador traslada un octeto de un bus MIC a otro

en el mismo IT:
Conmutador Digital Tipo S (Space Switch)
 11

Tipos de Conmutador Digital

Buses
ILA Tx Rx
A CA IT12
Caso 2B:
Abonados en distinto Bus MIC
IT12 AC
MICE0 MICS0
Los Codec se programan:
• mismo IT para Tx y Rx
• un IT para cada abonado
CA IT28
MICE1 MICS1
ILA TX RX
A 12 12
C C 28 28
IT28 AC

Tx Rx AC: MICE0, IT12  MICS1, IT28

Buses CA: MICE1, IT28  MICS0, IT12
 12

Tipos de Conmutador Digital

AC: MICE0, IT12  MICS1, IT28 TX RX
CA: MICE1, IT28  MICS0, IT12
A 12 12
C 28 28
IT12 IT12
MICE0 MICS0
AC CA
IT28 IT28
MICE1 MICS1
CA AC

El conmutador traslada un octeto de un bus MIC a otro

y de un IT a otro:
Conmutador Digital Tipo T para varios MIC
 13

Temario

• Introducción
Conmutador digital tipo S
• Conmutador digital tipo T
• Conmutador T para varios MIC
• Redes a etapas
 14

Conmutador Digital Tipo S

IT1 IT28 IT28
IT1

IT28

Se implementa mediante compuertas que forman una

matriz de puntos de cruce: Matriz Espacial
Para hacer la conmutación, una compuerta:
• Debe permanecer cerrada el tiempo de un IT (3.900 ns)
para que pase todo el octeto
• Debe cerrarse una vez cada trama (125 μs) para que pasen
los octetos de la misma llamada
 15

Conmutador Digital Tipo S

IT1 IT28 IT28
IT1

En cada IT se cierran tantas

compuertas como MIC tiene el
conmutador
El conmutador espacial tiene una
configuración distinta en cada IT
IT0 Se requiere una Memoria de Control
1 IT1 que indica los puntos a cerrar
en cada IT:
1 IT28
IT31 Lectura Cíclica (una localidad por IT)
Escritura Aleatoria (programación del
control)
 16

Conmutador Digital Tipo S

Dos clases de conmutadores tipo S:

Control por la Salida: Una memoria Control por la Entrada: Una memoria
de Control para cada salida. de control para cada entrada.
Se programa la entrada a conectar Se programa la salida a conectar
 17

Conmutador Digital Tipo S

con control por la salida
IT0 IT28
IT28
IT0
IT0

Una Memoria de Control para

cada salida
3 3 IT0
IT1 Se programa la entrada a
1 1 1 1 IT28 conectar MC0(0)= 3
IT31 Puede conectar una entrada
con dos o más salidas:
difusión
 18

Conmutador Digital Tipo S

con control por la salida
IT28
IT28
IT1 IT0
IT0 IT1

Representación de las conexiones:

MCj(x)= i; ITx, MICEi -> MICSj
MICE3, IT0  MICS2, IT0
3 IT0 MC2(0)= 3
2 IT1
MICE2, IT1  MICS3, IT1
1 IT28 MC3(1)= 2
IT31
MICE1, IT28  MICS0, IT28
MC0(28)= 1
 19

Conmutador Digital Tipo S

con control por la entrada

IT28
IT28
IT1
IT1

Una Memoria de Control para

IT0 cada entrada
3 IT1
0 IT28
Se programa la salida a
IT31 conectar MC1(28)= 0
No es posible la difusión
 20

Conmutador Digital Tipo S

con control por la entrada

IT28
IT28
IT1 IT0
IT0 IT1

Representación de las conexiones:

MCi(x)= j; ITx, MICEi -> MICSj
2 IT0
3 IT1 MICE3, IT0  MICS2, IT0
0 IT28 MC3(0)= 2
IT31 MICE2, IT1  MICS3, IT1
MC2(1)= 3
MICE1, IT28  MICS0, IT28
MC1(28)= 0
 21

Temario

• Introducción
• Conmutador digital tipo S
Conmutador digital tipo T
• Conmutador T para varios MIC
• Redes a etapas
 22

Conmutador Digital Tipo T

Tx Rx
MICE MICS
IT1 IT28 IT1 IT28 IT1
Conmutador
T siguiente trama

Traslada un octeto de un IT a otro en el mismo bus MIC

Los octetos se retrasan entre el IT de llegada y el IT de salida
Para ello se guardan temporalmente en una
Memoria de Conversación o Memoria Intermedia
En cada IT, en la Memoria Intermedia se lee el octeto de
salida y se escribe el de entrada. Ej: IT28 IT28 IT28
Conmutador
T
 23

Conmutador Digital Tipo T

IT1 IT28 IT28 IT1

siguiente trama
IT28

(INTERMEDIA)

La Memoria de Control contiene el

28 enrutamiento de los octetos:
IT28 1 Lectura Cíclica (una localidad por IT)
Escritura Aleatoria (programación del
control)
 24

Conmutador Digital Tipo T

IT1 IT28 IT28 IT1

siguiente trama
IT28

(INTERMEDIA)

La Memoria Intermedia puede

operarse de dos maneras:
Control por la salida:
28 • escritura secuencial
IT28 1
• lectura controlada
Control por la entrada:
• escritura controlada
• lectura secuencial
 25

Conmutador Digital tipo T

con control por la salida
Memoria Intermedia
IT28 IT0 IT1

IT28

ITm
Memoria Intermedia: Los octetos
se guardan en el orden en que
IT0
llegan
Memoria IT1 28
de Control Memoria de Control: Selecciona el
octeto que debe entregarse en
ITm
cada IT
 26

Conmutador Digital tipo T

con control por la salida
Memoria Intermedia
IT28 IT0 IT1

IT28

ITm
Representación esquemática

IT0
Memoria IT1 28
Escritura
de Control cíclica
ITm Lectura
cíclica
 27

Conmutador Digital tipo T

con control por la entrada
Memoria Intermedia
IT28 IT0 IT1
IT1

ITm
Memoria Intermedia: Los octetos
se guardan en el orden establecido
IT0
por la Memoria de Control y se leen
Memoria
de Control
en el orden de almacenamiento
IT28 1
Memoria de Control: Selecciona la
ITm
localidad donde se almacena el
octeto recibido en cada IT
 28

Conmutador Digital tipo T

con control por la entrada
Memoria Intermedia
IT28 IT0 IT1
IT1

ITm
Representación esquemática

IT0
Memoria Lectura
de Control cíclica
IT28 1
ITm Lectura
cíclica
 29

Temario

• Introducción
• Conmutador digital tipo S
• Conmutador digital tipo T
Conmutador T para varios MIC
• Redes a etapas
 30

Conmutador T para varios MIC

Memoria Intermedia
4x32 IT
MICE0 MICS0
128 IT
MICE1 MICS1
MICE2 MICS2
MICE3 MICS3

2.048 Kbps 4 x 2.048 Kbps

Equivale a un conmutador T Puede cambiar un octeto de

para MIC de orden superior, IT y también de MIC
con Mux de entrada Memoria
de Control
y Demux de salida
Es un conmutador sin bloqueo
 31

Conmutador T para varios MIC

Memoria Intermedia

MICE0 IT28 MICS0

MICE1 MICS1
MICE2 IT0 MICS2
MICE3 MICS3

Ej.: Conexión con control por la

Cálculo de una posición de salida:
memoria (en MI o MC): MICE3, IT0  MICS1, IT28
P = (n x IT) + MIC 113 3
El octeto se guarda en MI en:
n= No. de MIC del conmutador
P= 4 x 0 + 3 = 3 (MICE3, IT0)
Memoria
de Control La salida se controla en MC en:
P= 4 x 28 + 1 = 113 (MICS1, IT28)
MC(113)= 3
 32

Conmutador T para varios MIC

Memoria Intermedia

MICE0 MICS0
MICE1 MICS1
MICE2 MICS2
MICE3 MICS3

n= No. de MIC= 4
m= No. de IT= 32

Características de MI: Características de MC:

Capacidad: Capacidad:
• Localidades= n x m = 128 • Localidades= n x m = 128
• Ancho= 8 bits • Ancho= log2 (n x m) = 7 bits
Velocidad: Memoria Velocidad:
• Lecturas/125 µs: n x m = 128 de Control • Lecturas/125 µs: n x m = 128
• Escrituras/125 µs: n x m = 128 • Escrituras: 1 en cada conexión
• Operaciones r/w por 125 µs: 256 • Operac. r/w por 125 µs: 128+
 33

Conmutador T para varios MIC

MICE0 MICS0 Los conmutadores T son más
MICE1 Memoria MICS1
económicos que los conmutadores
Intermedia
MICEn MICSn S por el uso de las memorias RAM
Sin embargo, su tamaño está
Memoria de limitado por la velocidad de las
Control memorias.

Tiempo de acceso de MI: Para un conmutador de 32 MIC

125 μs primarios:
tacceso=
2xnxm 125 μs
tacceso= = 61 ns
n= No. de MIC 2 x 32 x 32
m= No. de IT por MIC
El tiempo de acceso promedio de
una memoria RAM es de 60 ns
 34

Temario

• Introducción
• Conmutador digital tipo S
• Conmutador digital tipo T
• Conmutador T para varios MIC
Redes a etapas
 35

Accesibilidad y bloqueo

Accesibilidad es la capacidad de una fuente para acceder

los recursos, o de una entrada para alcanzar las salidas.
Es una característica estructural del conmutador

Accesibilidad total: Accesibilidad restringida:

Todas las entradas pueden Las fuentes 1 y 2 sólo pueden
llegar a todas las salidas alcanzar dos salidas
 36

Accesibilidad y bloqueo

Bloqueo es una situación que se da cuando, existiendo una

entrada y una salidas libres, no es posible realizar la
conexión porque no hay caminos por donde establecerla.
Es una característica dinámica del conmutador

I II
A B

No es posible establecer la
conexión entre A y B

I II
(Diagrama de pollitos)
 37

Conmutadores espaciales

La estructura más simple que se puede tener para un

conmutador es un arreglo rectangular de puntos o matriz

Matriz rectangular N x M Matriz cuadrada de orden N

C= N x M C= N2

C: Número de puntos de cruce

 38

Conmutadores espaciales

Si los órganos de entrada y salida son los mismos:

hay dos puntos por cada par entrada-salida
Se puede entonces simplificar la matriz eliminando los puntos
redundantes y la diagonal (que conecta un punto con él mismo)

Matriz cuadrada de orden N Matriz triangular con

diagonal suprimida
C= N2 N x (N-1)
C=
2
 39

Conmutadores espaciales
La matriz tiene
accesibilidad total y
bloqueo cero
Es el conmutador perfecto…
Pero tiene:
• Un gran número de puntos de cruce: C  N2
• Baja utilización de los puntos de cruce: cada punto sólo para un
par entrada-salida
• Baja confiabilidad: un solo punto para cada par entrada-salida

Los puntos de cruce deben ser utilizables por

múltiples pares entrada-salida: Redes a etapas
 40

Red de Clos
 41

Red de Clos
 42

Red de Clos
• Red de tres etapas de matrices espaciales
• Las k matrices de la etapa intermedia provee
caminos entre las etapas de entrada y salida
• Cada par entrada-salida tiene k posibles caminos
• Número de puntos de cruce:
2
C = 2Nk + k N
n

N: No. de entradas/salidas
n: Tamaño de cada grupo
k: No. de arreglos intermedios
 43

Red de Clos sin bloqueo

B B’
A Con k= 1 y
establecidas
D’ A-A’ y D-D’
k= 1 No se pueden
D A’ establecer:
C’ B-B’: Bloqueo en la
primera etapa

C C-C’: Bloqueo en la
tercera etapa

El uso de puntos de cruce compartidos introduce la

posibilidad de bloqueo
 44

Red de Clos sin bloqueo

Para obtener una Red de Clos sin bloqueo se requiere:
k = 2n - 1

En esta red, el número mínimo de puntos de cruce se obtiene con:

N
n= (para N grande)
2

Número de puntos de cruce:

Cmin = 4N 2N - 1
 45

Red de Clos con bloqueo

En sistemas telefónicos es posible optimizar los recursos de la red
(en este caso, el tamaño del conmutador) admitiendo una cierta
probabilidad de bloqueo.
Usando el método del grafo lineal propuesto por C.Y. Lee se puede
obtener la siguiente expresión para calcular la probabilidad de
bloqueo de una Red de Clos:

B = [1 – (1 - p x n/k)2]k
Donde
p : Probabilidad de ocupación
de una entrada
Grafo de Lee de una Red de Clos

El grado de congestión del conmutador depende de:

• su arquitectura (n y k) y
• grado de ocupación de sus entradas (p)
 46

Red de Clos con bloqueo

Número de puntos de cruce con p= 0,1 y B= 0,002

Red de una etapa

16.256
261.632
4,2 millones
67 millones
1.000 millones
1.700 millones

Número de puntos de cruce con p= 0,7 y B= 0,002

Red de una etapa

16.256
261.632
4,2 millones
67 millones
1.000 millones
1.700 millones

(Bellamy, 2000)
 47

Conmutadores digitales a etapas

Existen múltiples configuraciones de conmutadores digitales
combinando los conmutadores básicos S y T
Los más comunes son TST, y TSSST para redes mucho más grandes
S T S T S T
T T T

S T S T T
S

T T T

T S S S T
T S S S T

T T

T S S S T

T T
 48

Conmutador digital TST

IT2 MICE0, IT2 -> MICS15, IT31
MICE0 MICS0

7 2 IT7 IT
internos

MICE1 MICS1

IT7 IT31
MICE15 MICS15
15 7

7 31
¿Qué tipo de control
tienen los conmutadores?
 49

Implementación del conmutador

TST

128 IT
internos

Memorias
de Control
 50

Bibliografía
• A. Rendón (2010). “Conmutación Digital”. En: “Sistemas de
Conmutación: Fundamentos y Tecnologías”, Cap. 3,
Universidad del Cauca, Popayán, Colombia.
• John Bellamy (2000). "Digital Telephony". 3rd edition. John
Wiley & Sons, New York, USA.