PRACTICA DE LABORATORIO 3

CIRCUITOS COMBINATORIOS SIMPLES EN COMPUERTAS LOGICAS

BASICAS Y SU SIMPLIFIACION POR ALGEBRA DE BOOLE

DELGADO CUBILLOS VICTOR MANUEL COD.702409

Practica de laboratorio 3 – Digitales I

Profesor. Ausberto Ordoñez R

UNIVERSIDAD CATÓLICA DE COLOMBIA

FACULTAD DE INGENIERÍA
INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
BOGOTÁ D.C
 1. INTRODUCCION

El presente laboratorio permite en su desarrollo apropiar habilidades y destrezas

necesarias para la implementación y simulación de un circuito combinatorio,
utilizando compuertas de lógicas básicas, de tecnologías TTL y C-MOS. Así
mismo en la resolución de esta práctica de laboratorio es pertinente tener claridad
y aplica el conocimiento de la deducción y validación de las tablas de verdad que
describe las funciones booleanas del circuito descrito.

Adicionalmente, se apropia la temática referente a la deducción de expresiones

lógicas extendidas de la función lógica del circuito combinatorio como propuesta
de la practica aplicando leyes y teoremas del algebra de Boole, para obtener una
expresión lógica reducida. Seguidamente a la expresión reducida se implementa el
circuito combinatorio simplificado y comprobar la equivalencia a través de la
validación de la tabla de verdad.

Para la pertinente resolución de la práctica de laboratorio es necesario comprobar

el funcionamiento que se lleva a cabo, mediante simulación en Software CAD de
proteus, comprobando resultados de las combinaciones de valores lógicos de la
implementación y así mismo se realiza medición de los nodos donde se requiere
aceptación de voltajes para cambio de tecnología s C-MOS, desde el punto inicial
que pertenezca al rango de voltajes de aceptación para cada tecnología.
 2. OBJETIVOS

 Adquirir la habilidad y destreza para implementación de circuitos

combinatorios simples de funciones lógicas básicas, así como su
comprobación en su tabla de verdad respectiva.

 Adquirir la habilidad y destreza para el análisis y diagnóstico de los circuitos

combinatorios simples de funciones lógicas básicas, así como la deducción
de la expresión lógica extendida que define su operatividad.

 Adquirir la destreza para la simplificación de expresiones lógicas extendidas

aplicando leyes y teoremas del algebra de Boole.

 Adquirir las habilidades pertinentes para la implementación de circuitos

mixtos digitales en tecnología TTL y CMOS.

 Tener la capacidad en la interpretación de planos electrónicos digitales para

llevar a la implementación y simulación.

 Comprobar las funciones lógicas fundamentales del circuito compuesto en

el desarrollo de simulación en Software CAD de proteus.
 3. MATERIALES

Para el correcto desarrollo de la práctica de laboratorio y poder llegar a los

objetivos planteados, es necesario la utilización de una seria de materiales que
permitan la implementación de los circuitos y verificación de operatividad de estos.

3.1 INSTRUMENTACION

Equipos utilizados para realizar todo el desarrollo de la práctica de laboratorio,

generar el funcionamiento del circuito y de igual forma realizar todas las
mediciones para la comprobación de niveles lógicos.

- Fuente de voltaje DC ajustable

- Multímetro digital
- Protoboard
- Pelacables de tijera, cortador y pinzas

3.2 COMPONENTES

Materiales necesarios que generan todo el funcionamiento internó del circuito

planteado en la guía de laboratorio, desde él envió de valores binarios, al
procesamiento de funciones lógicas mediante la conexión de compuertas lógicas,
además se añaden los componentes básicos para la protección del circuito.

 2 metros de cable alambre UTP

 1 Dipswitch de 4 interruptores
 5 leds pequeños
 1 circuito integrado TTL (IC) 74LS08
 1 circuito integrado TTL (IC) 74LS32
 1 circuito integrado TTL (IC) 74LS86
 1 circuito integrado TTL (IC) 74LS04
 1 circuito integrado TTL (IC) 74LS10
 1 circuito integrado TTL (IC) 74LS02
 1 circuito integrado CMOS (IC) 4071B
 1 circuito integrado CMOS (IC) 4011B
  5 resistencias de 120 Ω a ¼ vatios
 3 resistencias de 2.2 kΩ a ¼ vatios
 4 resistencias de 1 kΩ a ¼ vatios

3.3 DOCUMENTACION PREVIA

Son de esencial uso para el desarrollo del laboratorio, estos permiten identificar
por medio de gráficas y fichas técnicas el funcionamiento de cada uno de los
componentes a utilizar y permite identificar en que pines de se debe realizar la
conexión para la aceptación de los valores, también que niveles de voltaje deben
ingresar para cumplir con la lectura del digito en valor lógico alto y valor lógico
bajo, así observar el prendido del led en los displays.

 Hoja técnica o datasheet de los circuitos integrados referentes a las

compuertas lógicas.

 Leyes y teoremas del algebra de Boole, para la simplificación de circuitos

combinatorios

 Voltajes de aceptación lógica para la tecnología TTL y CMOS

 4. MARCO TEORICO

Este aparatado daremos la generalidad de la documentación previa que es

necesaria para el desarrollo del laboratorio.
La compuerta electrónica es un dispositivo electrónico que permite la funcionalidad
de realizar la operatividad de lógicas básicas, las cuales están regidas por una
tabla de verdad. Se definen dos tipos de tecnologías en los dispositivos
electrónicos digitales: TTL (Transistor to Transistor Logic) y la C-MOS
(Complementary Metal–Oxide– Semiconductor). La compuerta lógica tiene 2 o
más entradas y una única salida.

4.1 Tecnología TTL

Siglas de Transistor-transistor-logic. Tecnología de construcción de circuito

electrónicos integrados digitales. Las características de operación de esta
tecnología están especificadas en la tabla 1.

Tabla 1 Ventanas de operación y características eléctricas de TTL

Tomado de: http://es.clasificacion-de-circuitos.wikia.com/wiki/Familias_l%C3%B3gicas_(TTL)

4.2 Tecnología C-MOS

La tecnología lógica de C-MOS está caracterizada por su consumo. La operación

de los circuitos en esta tecnología tiene una característica especial es su poco
consumo de energía.
Su arquitectura está definida por la característica que consiste en la utilización
conjunto de transistores configurados de tal forma que, en estado de reposo, el
consumo de energía es únicamente debido a las corrientes colocadas en la placa
base, es decir la operación de estas compuertas bajo la tecnología C-MOS
consume corriente cuando ingresa un estado lógico 1 y en reposos lo toma como
0v

A continuación, se muestra las ventanas de operación, de los niveles de

aceptación de esta tecnología para aplicaciones de circuitos electrónicos digitales.

Tabla 2 Ventanas de operación y características eléctricas de tecnología CMOS

Tomado de: http://es.clasificacion-de-circuitos.wikia.com/wiki/Familias_CMOS

4.3 COMPUERTAS LOGICAS

En las entradas de las compuertas lógicas, se debe aplicar niveles de tensión para
que la compuerta interprete un estado lógico de 0 o 1. Estos niveles de voltaje son
generados por un dipswitch externo acompañado con resistencias en conexión
pull-up.

Según la tecnología sea TTL o C-MOS se establecen niveles de aceptación lógica,

que la compuerta interpreta un estado lógico de 0 o 1. Estos intervalos para las
entradas están establecidos por los parámetros VIL (Voltage Input Low) y VIH
(Voltage Imput High), los cuales son suministrados por la hoja técnica del
componente electrónico (Datasheet), el cual corresponde a un circuito integrado IC
que contiene las compuertas.
Los circuitos integrados IC que contienen las compuertas, generalmente son de
empaquetado tipo DIP (Dual In-line Package), alimentándose con un suministro de
tensión típico de 5 voltios y 0 voltios. Las lógicas básicas que representan las
compuertas electrónicas corresponden a: AND, OR, XOR, NOT, NAND, NOR,
XNOR; cada una regida por una tabla de verdad, según la tautología lógica.
En las tablas de a continuación se observa las características de operación
generales tomado de los datasheet de los componentes.

Tabla 3 Condición de características de operación TTL

Tomado de: http://www.futurlec.com/74LS/74LS32.shtml

Tabla 4 Condición de características de operación CMOS

Tomado de: https://assets.nexperia.com/documents/data-sheet/HEF4071B.pdf
4.4 ALGEBRA DE BOOLE

El algebra de Boole es la forma adecuada de expresar, reducir y sistematizar el

análisis de las operaciones de los circuitos lógicos. Se aplica de forma general a
matemática de los sistemas digitales, de sistemas matemáticos que utiliza
variables y operadores lógicos.

4.4.1 Leyes y reglas del algebra de Boole

En las aplicaciones del algebra de Boole para los circuitos combinatorios de

sistemas digitales, en la algebra de Boole existe una seri de reglas y leyes
determinadas, que tienen que seguirse para aplicarla correctamente.

4.4.1.1 Leyes de algebra de Boole

Las leyes del algebra de Boole se describen a continuación. El numero de

variables no esta limitado a una cantidad, pues esta solo depende de cumplir con
la forma en como se presentan cada ley.

Leyes conmutativas. La ley conmutativa se describe como

A+ B=B+ A
Leyes asociativas. La ley asociativa se describe como para tres variables

A+ ( B+C )=( A+ B ) +C

Leyes Distributiva. La ley distributiva para tres variables se describe como

A ( B +C ) AB+ AC

4.4.1.2 Reglas del algebra de Boole

Reglas del algebra de Boole se divide en 12 reglas fundamentales para

aplicaciones de simplificación de circuitos combinatorios digitales, para la
manipulación de expresiones booleanas.
Las nueve primeras reglas tienen su aplicación directamente a las funciones de
operatividad en las compuertas lógicas. Las reglad de la 10 a la 12 se obtienen a
partir de las reglas mas sencillas y de las operaciones de leyes anteriormente
escritas.
 5. PROCEDIMIENTO DE DESARROLLO

En este apartado del informe vamos a explicar y exponer el desarrollo que se hizo
del planteamiento del laboratorio, dando solución a las dos practicas establecidas
y presentando la propuesta del procedimiento experimental.

5.1 PRACTICA NO. 1 CIRCUITO COMBINATORIO PARA UNA FUNCIÓN

LÓGICA SIMPLE

5.1.1 Implementación

Se desarrolla en la parte inicial de este laboratorio la lectura del plano electrónico

presentado como propuesta de implementación de la práctica, posteriormente se
desarrolla la simulación en el Software CAD de proteus para validación de niveles
lógicos y valores de las combinaciones y se lleva a la implementación del circuito.
 Ilustración 1 Circuito propuesto
Tomada de: Guía de laboratorio No. 3

Ilustración 2 Simulación Circuito

 Ilustración 3 Implementación en protoboard del Circuito

5.1.2 Conmutación de combinaciones

Con el dipswitch conmutar las distintas combinaciones para las variables lógicas
de entrada D, C, B, A. Para cada combinación anotar la respuesta lógica de la
función booleana del circuito combinatorio, definida en la variable lógica de salida
S. En la tabla 1 se puede observar el resultado de la salida S luego de hacer las
combinaciones.
 Tabla 5 Tabla de verdad del Circuito Combinatorio

ENTRADAS SALIDA
No D C B A
0 0 0 0 0 Low
1 0 0 0 1 Low
2 0 0 1 0 High
3 0 0 1 1 Low
4 0 1 0 0 High
5 0 1 0 1 High
6 0 1 1 0 High
7 0 1 1 1 High
8 1 0 0 0 High
9 1 0 0 1 High
10 1 0 1 0 High
11 1 0 1 1 High
12 1 1 0 0 High
13 1 1 0 1 High
14 1 1 1 0 High
15 1 1 1 1 High

En la figura 4 y 5 se realiza la comprobación del resultado de la tabla de verdad de

las combinaciones, en este caso se realiza la combinación en el dipswitch con
valores lógicos (1 ¿ ¿ D 1C 0 B 1 A )¿ , que representa un estado de High, mostrado en
el circuito de implementación con el encendido del led. Así mismo se representa el
estado lógico de las combinaciones (0 ¿ ¿ D 0C 0 B 1 A )¿, que representa un estado
lógico de Low, y en el circuito mostrado con el led apagado.

Ilustración 4 Representación de las combinaciones (0001)

 Ilustración 5 Representación de las combinaciones (1101)

5.1.3 Medición de voltaje

Medición de voltaje respecto a los nodos X1 cuando la variable del dipswitch vale
1 y 0; del nodo X2 cuando las variables B y C son iguales y distintas entre sí en su
valor lógico y del nodo X3 del circuito cuando la variable del dipswitch C equivale a
1 y 0 lógico. Determinar si los voltajes medidos están dentro de la ventana de
aceptación lógica de la tecnología CMOS para que sean entendidos por la
compuerta como un 0 o 1 lógico.

Tabla 6 Medición de los voltajes de los nodos X1, X2 y X3

Nota: Determinar si las compuertas CMOS las interpreta como 1 o 0 lógico en su entrada respectiva.
Dipswitch Voltaje en X1
D=0 5V Se entiende como 1 logico para la tecnologia CMOS, Si o No ? SI
D=1 0.25V Se entiende como 0 logico para la tecnologia CMOS, Si o No ? SI

Dipswitch Voltaje en X1
A=B 0.25V Se entiende como 0 logico para la tecnologia CMOS, Si o No ? SI
A <> B 5.02V Se entiende como 1 logico para la tecnologia CMOS, Si o No ? SI

Dipswitch Voltaje en X1
C=0 5.02V Se entiende como 1 logico para la tecnologia CMOS, Si o No ? SI
C=1 0.25V Se entiende como 0 logico para la tecnologia CMOS, Si o No ? SI

Tabla 7 Voltaje de aceptación de entrada para estado de 1 lógico y 0 lógico

Nota: Tomar voltaje de alimentación de referencia 5V
Los voltajes medidos están determinados como 1 lógico en 5.02 V y para 0 lógico
en 0,25 V, esto para todas las compuertas de los tres nodos de medición que se
presentaron en el circuito. Estos valores están determinados y pertenecen al rango
de voltajes de aceptación de entrada en la tecnología CMOS como
V IH High Level Input Voltage en voltaje de mínimo 3V para estado de 1 lógico (Alto)
y V IL Low Level Input Voltage de voltaje para estado 0 lógico (Bajo) de mínimo 1.5V.
Voltaje de alimentación referencia a 5V.

En la ilustración 6, 7, 8, 9, 10, 11 se puede observar los valores medidos de voltios

DC reales en el circuito implementado y valores de voltios teóricos en la
simulación, para cada uno de los nodos que permite realizar la interface de
aceptación lógica entre la salida de tipo TTL y una entrada CMOS, donde cada
valor fueron los anotados en la tabla 6. Se identifica que los valores medidos en el
circuito hacen parte del rango de aceptación para las entradas lógicas High (1) y
Low (0) en la tecnología CMOS.

Ilustración 6 Medición de voltios DC en circuito nodo X1 (D=0 y D=1)

Ilustración 7 Simulación de medición de voltios DC en circuito nodo X1 (D=0 y D=1)

Ilustración 8 Medición de voltios DC en circuito nodo X2 (A=B y A<>B)

Ilustración 9 Simulación de medición de voltios DC en circuito nodo X2 (A=B y A<>B)

 Ilustración 10 Medición de voltios DC en circuito nodo X3 (C=0 y C=1)

Ilustración 11 Simulación de medición de voltios DC en circuito nodo X3 (C=0 y C=1)

5.1.4 Expresión lógica extendida

Para deducir la expresión lógica extendida del circuito combinatorio para la salida
S se toman como referencia las características de algebra booleana en cuanto a
operaciones (sumas y restas), que básicamente son las mismas expresiones y
equivalentes en suma a la compuerta OR y en multiplicación en la compuerta
AND.

Expresión lógica extendida para la salida S:

S=F (D , C , B , A) = ( AB+ D )+ ( ( AB + D )( B xor C )( C ) ) ( ( C )( B xor C ) + ( D ) )

5.2 PRACTICA NO. 2 SIMPLIFICACION ALGEBRAICA LOGICA Y
COMPUERTAS UNIVERSALES

5.2.1 Simplificación de la expresión lógica extendida

De la expresión lógica extendida en la practica 1 del presente laboratorio se hace

una simplificación de dicha expresión, aplicando las leyes y reglas del algebra de
Boole para obtener un circuito más reducido en cuanto a conexiones y expresión
lógica final.
A continuación, se observa el procedimiento completo para la simplificación de la
expresión lógica extendida.

ሺ𝐴𝐵 + 𝐷ሻ+ ൫ሺ𝐴𝐵 + 𝐷ሻሺ𝐵 ⊕ Cሻሺ𝐶ሻ൯

(ሺ𝐶ሻሺ𝐵 ⊕ Cሻ+ 𝐷)

ሺ𝐴𝐵 + 𝐷ሻ+ ൫ሺ𝐴 + 𝐵 ∗ 𝐷ሻ+ ሺ𝐵𝐶 + 𝐵𝐶ሻ+ 𝐶 ൯൫ሺ𝐶ሻ+ 𝐵𝐶 + 𝐵𝐶൯∗ 𝐷)

ሺ𝐴𝐵 + 𝐷ሻ+ ൫ሺ𝐴 + 𝐵 ∗ 𝐷ሻ+ ሺ𝐵 + 𝐶 ∗ 𝐵 + 𝐶 ሻ+ 𝐶൯( 𝐶 + ሺ𝐵 + 𝐶 ∗ 𝐵 + 𝐶ሻ∗ 𝐷)

ሺ𝐴𝐵 + 𝐷 ሻ+ ሺ𝐴𝐷 + 𝐵𝐷 + ሺ𝐵 + 𝐶 ∗ 𝐵 + 𝐶ሻ+ 𝐶 ሻ( 𝐶 + ( 𝐵 + 𝐶 ∗ 𝐵 + 𝐶) ∗ 𝐷 )

ሺ𝐴𝐵 + 𝐷 ሻ+ ሺ𝐴𝐷 + 𝐵𝐷 + 𝐵𝐵 + 𝐵𝐶 + 𝐶𝐵 + 𝐶𝐶 + 𝐶 ሻ( 𝐶 + (𝐵𝐵 + 𝐵𝐶 + 𝐶𝐵 + 𝐶𝐶) ∗ 𝐷 )
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷 + 𝐵𝐷 + 𝐵𝐶 + 𝐶𝐵 + 𝐶ሻሺ𝐶 + (𝐵𝐶 + 𝐶𝐵ሻ∗ 𝐷
(𝐴𝐵 + 𝐷) + ሺ𝐴𝐷 + 𝐵𝐷 + 𝐴𝐶 + 𝐶𝐵 + 𝐶ሻ( 𝐶 + 𝐵𝐶𝐷 + 𝐶𝐵𝐷)
ሺ𝐴𝐵 + 𝐷ሻ+ (𝐴𝐷𝐶 + 𝐴𝐷𝐵𝐶𝐷 + 𝐴𝐷𝐶𝐵𝐷 + 𝐵𝐷𝐶 + 𝐵𝐶𝐵𝐶𝐷 + 𝐵𝐷𝐶𝐵𝐷 + 𝐴𝐶𝐶 + 𝐴𝐶𝐵𝐶𝐷
+ 𝐴𝐶𝐶𝐵𝐷 + 𝐶𝐵𝐶 + 𝐶𝐵𝐵𝐶𝐷 + 𝐶𝐵𝐶𝐵𝐷 + 𝐶𝐶 + 𝐵𝐶𝐶𝐷 + 𝐶𝐶𝐵𝐷)
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷𝐶 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶𝐷 + 𝐵𝐶𝐷 + 𝐴𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶 + 𝐵𝐶𝐷 + 𝐶
+ 𝐵𝐶𝐷ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ (𝐴𝐷𝐶 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶𝐷 + 𝐴𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶 + 𝐶)
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶𝐷 ሺ𝐴 + 1ሻ+ 𝐴𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶 + 𝐶ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶𝐷 ሺ1 + 𝐴ሻ+ 𝐴𝐶 + 𝐵𝐶 + 𝐶ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶 ሺ𝐷 + 1ሻ+ 𝐴𝐶 + 𝐶ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷𝐶 + 𝐴𝐵𝐶𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷 ሺ𝐶 + 𝐵𝐶ሻ+ 𝐵𝐶 + 𝐴𝐶 + 𝐶ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐷 ሺ𝐶 + 𝐵ሻ+ 𝐵𝐶 + 𝐴𝐶 + 𝐶ሻ
ሺ𝐴𝐵 + 𝐷ሻ+ ሺ𝐴𝐶𝐷 + 𝐴𝐵𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶ሻ
𝐴𝐵 + 𝐷 + 𝐴𝐶𝐷 + 𝐴𝐵𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶
𝐴𝐵 + 𝐷 (1 + 𝐴𝐶) + 𝐴𝐵𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶
𝐴𝐵 + 𝐷 ( 1 + 𝐴𝐵) + 𝐵𝐶 + 𝐴𝐶 + 𝐶
𝐴𝐵 + 𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶
𝐴𝐵 + 𝐷 + 𝐵𝐶 + 𝐶 ( 𝐴 + 1)
𝐴𝐵 + 𝐷 + 𝐶 (𝐵 + 1)
𝐴𝐵 + 𝐷 + 𝐶
5.2.2 Circuito combinatorio reducido

Luego de obtener la simplificación de la expresión lógica, se procede a deducir el

circuito combinatorio a partir de la expresión lógica final. Recordando la aplicación
de compuertas dependiendo de la expresión.

A+ B=Utilizacionde una compuerta∨¿

AB=Utilizacion de una compuerta∧¿
A ' =Utilizacion de una compuerta Not . Expresion como termino complementario .
S= AB+ D+C

Ilustración 12 Circuito combinatorio reducido

5.3.3 Simulación del circuito combinatorio reducido

Al obtener la deducción del circuito combinatorio reducido con la utilización de

compuertas normales de tecnología TTL, se realiza la simulación del circuito; se
hace la simulación en el software CAD de proteus. Posteriormente se realiza la
tabla de verdad a partir de la simulación del circuito combinatorio reducido,
observando que estado lógico hay en la salida.

Con la tabla de verdad del circuito extendido en la practica 1 se realiza una

comparación con la tabla de verdad arrojada del circuito reducido simulado,
encontrando coincidencia en 16 de las 16 combinaciones posibles.
 Tabla 8 Tabla de verdad circuito reducido simulado

Ilustración 13 Simulación del circuito reducido

5.3.4 Implementación del circuito combinatorio reducido

Tendiendo definida la tabla de verdad del circuito reducido, que da 16

combinaciones correctas de las 16, es posible realizar la implementación del
circuito; este se realizó necesariamente con 3 integrados que componen las
compuertas NOT, AND y OR.
 Ilustración 14 Implementación del circuito reducido

Posterior a la implmentacion del circuito reducido se realiza la verificación de

conexiones, y se observa que al ejecutar las combinaciones en el dipswitch para
generar las entradas lógicas D, C, B, A, el resultado a la salida S que se conecta
un led verde debe ser igual a la tabla de verdad generada en la simulación, High
para estado lógico 1 (Led encendido) y Low para estado lógico 0 (Led apagado).

Ilustración 15 Implementación y simulación del circuito reducido en estado High

Nota: Se realiza la combinación en la entrada del dipswitch en las posiciones 1 D 0C 1 B 0 A

Ilustración 16 Implementación y simulación del circuito reducido en estado Low

Nota: Se realiza la combinación en la entrada del dipswitch en las posiciones 0 D 0C 0 B 1 A
 CONCLUSIONES

 Con la implmentacion de circuito en la practica numero 1 se identificó las

características pertinentes en la lectura e interpretación de planos
electrónicos, ya que en su posterior implementación no presento fallas.

 Se identifico desde la utilización de instrumentación electrónica como el

multímetro, la medición de cada estado lógico presenciado en el circuito
extendido, afirmando las características de cada componente respecto a
voltaje para su correcto funcionamiento dependiente de tecnología TTL o
CMOS. Para la entrada de los integrados depende de los estados High (1)
y Low (0) de valores nominales 5v y 0v respectivamente. Se comprobó a la
entrada de las interfaces de CMOS un valor de voltaje DC perteneciente al
rango que establece la hoja técnica del componente.

 Se aplico los conocimientos teóricos vistos en clase con la implementación

del circuito en la practica 1 y 2 que define el circuito combinatorio de una
función lógica, analizando el esquema eléctrico para así deducir la
expresión lógica extendida. Posteriormente se destinó a la simplificación de
la expresión lógica, utilizando teoría del algebra de Boole, con leyes y
reglas.

 Se adquirió la habilidad en el análisis de expresiones lógicas,

fundamentalmente en la reducida para llevar dicha expresión al diseño de
un circuito combinatorio, verificando de forma eficaz su diseño y conexión
pues las salidas S del circuito reducido eran los mismos valores lógicos
establecidos por la tabla de verdad del circuito extendido. Obteniendo 16
combinaciones iguales en el circuito reducido respecto de las 16
combinaciones establecidas en el circuito extendido.