Latches, Flip-Flops y Temporizadores
Latches, Flip-Flops y Temporizadores
Latches, Flip-Flops y Temporizadores
Latches
Flip-flops disparados por flanco
Características de funcionamiento de los
flip-flops
Aplicaciones de los flip-flops
Monoestables
El temporizador 555
Localización de averías
Los biestables poseen dos estados estables, denominados SET (activación) y RESET
(desactivación), en los cuales se pueden mantener indefinidamente, lo que les hace muy útiles
como dispositivos de almacenamiento.
La diferencia básica entre latches y flip-flops es la manera en que cambian de un estado a otro.
Los flip-flops son los bloques básicos de construcción de los contadores, registros y otros circuitos
de control secuencial, y se emplean también en ciertos tipos de memorias.
Un biestable es un dispositivo lógico capaz de almacenar un bit o elemento de información binaria.
LATCHES
Básicamente, los latches son similares a los flip-flops, ya que son también dispositivos de dos
estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de
realimentación, lo que consiste en conectar (realimentar) cada una de las salidas a la entrada
opuesta.
La diferencia principal entre ambos tipos de dispositivos está en el método empleado para cambiar
de estado.
Tipos de latch:
Latch S-R
Latch D
El flip-flop es un circuito lógico biestable, es decir posee dos estados estables, denominados SET
(‘1’ o activación) y RESET (‘0’ o desactivación), en los cuales se puede mantener indefinidamente,
lo que permite el almacenamiento de un bit.
Los flip-flops se implementan con puertas lógicas y son los bloques básicos de construcción de
contadores, registros y otros circuitos de control secuencial.
Un registro se forma combinando varios flip-flops de manera que se puedan almacenar grupos de
bits.
Además de almacenar bits los registros se pueden emplear para desplazar los bits de una posición
a otra dentro del propio registro o fuera del mismo.
1. Síncronos: las entradas, salidas y los estados internos se muestrean en instantes de tiempo
definidos que son controlados por una señal de reloj.
El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lógico biestable con
dos salidas Q y Q (una la negada de la otra), compuesto de dos puertas NOR acopladas tal y como
muestra la Figura 3-2. Se puede observar que la salida de cada puerta NOR se conecta a la
entrada de la puerta opuesta.
En este tipo de latch se guarda datos con S=0 y R=0 nunca se inició con S=0 R=0 siente tiene que
haber un bit en alguno de ellos y está prohibido S=1 R=1.
La diferencia básica entre latches y flip-flops es la manera en que cambian de un estado a otro.
El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del comportamiento de la
puerta NOR.
Si una de las entradas de una puerta NOR (de dos entradas) se mantiene a ‘0’ la salida será la
inversa de la otra entrada.
Si la entrada R del latch se pone a ‘1’ mientras que la entrada S permanece a ‘0’, la salida Q se
pondrá a ‘0’ sin importar su estado previo (en una puerta NOR en cuanto hay una entrada a ‘1’ la
salida es ‘0‘) y a su vez la salida negada, Q se pondrá a ‘1‘, el latch pasará al estado de Reset.
La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’).
La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’).
Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).
Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Q =0).
El latch R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de dispositivo lógico biestable
compuesto de dos puertas NAND acopladas.
En este tipo de latch se guarda datos con S=1 y R=1 nunca se inició con S=0 R=0 siente tiene que
haber un bit en alguno de ellos y está prohibido S=0 R=0.
Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver que si bien una
puerta NOR se asemeja a un inversor cuando una de sus entradas está conectada a ‘0’, la puerta
NAND se asemeja a un inversor cuando una de sus entradas está conectada a ‘1’.
Por tanto, el modo de memoria del latch (Qn=Qn-1) corresponde en este caso con las dos entradas
a ‘1’. Si la entrada S se lleva a nivel bajo ‘0’ la salida Q se pone a ‘1’ (SET) y si la entrada R se lleva
a nivel bajo ‘0’ la salida Q será ‘0’ (RESET). De ahí que a este latch se le dé el nombre de latch con
entrada activa a nivel bajo.
su símbolo lógico.