Top Down

Diseño top – down:
En lugar de buscar un circuito integrado que realice una función que se adecue a la que
requiere el problema a resolver, se parte del correcto conocimiento del problema o de la
clasificación del problema. A partir de este análisis se separa el diseño en dos partes.
a) un controlador
b) una arquitectura
El sistema completo estará constituido por estas dos partes.
En primer lugar se realiza una aproximación a la arquitectura, que será función de lo
que se debe realizar esta arquitectura, considerando dicha arquitectura como bloques
abstractos ( pueden ser registros, memorias, sumadores, comparadores, etc.)
El controlador será el sistema que se encarga de ejecutar un algoritmo de control. Este
algoritmo es el que corresponde a la tarea que debe realizar todo el sistema (controlador
y arquitectura). El controlador genera los comandos secuenciados que hacen que la
arquitectura procese las acciones dictadas por el algoritmo de control. El controlador
también requiere información de estado de la arquitectura. Dicha información sirve
como variable de decisión para el algoritmo de control.
Estados
controlador arquitectura
Comandos
Una vez definido el algoritmo de control se realiza el diseño del controlador. Luego se
pasa al diseño de la arquitectura. Recién después de completar estos diseños, se pasa a
la elección de los circuitos integrados que cumplen los requerimientos del sistema.
Máquina algorítmica de estado (MAS)
Para explicitar el algoritmo de control en los sistemas sincrónicos se utilizan diagramas

de estados. Este diagrama indica la secuencia de estados que sigue el controlador en
función del algoritmo de control. Estas máquinas son sistemas sincrónicos. Los flancos
activos del reloj del sistema generan cambios de estados.
Los elementos que se utilizan en estos diagramas de estados son los siguientes:
Con estos elementos se representa gráficamente el controlador como una Máquina
Algorítmica de Estados. Para diseñar el controlador que materializa esta M.A.S. se
pueden desarrollar dos métods de diseño.: el método del multiplexor o el método uno en
alto (one shot).
Método del multiplexor
Este se basa en utilizar un multiplexor en cada una de las entradas de los FF que se
requieran. A partir del diagrama MAS se realiza una tabla de estados en la cual se
consideran los valores de las variables de estado en cada una de las transiciones y la
condición de transición de cada estado actual al estado siguiente.
Las variables de estado son las salidas de cada uno de los FF que caracterizan a cada
estado. Estas variables, además son las que actúan como entradas de selección de los
multiplexores.
De la tabla de estados citada se obtiene las funciones de entrada a que se debe aplicar a
cada una de las entradas de los multiplexores del controlador.
El número de FF necesario depende del número de estados presentes en la MAS (N° de
Estados<=2 n , n = número de FF)
El siguiente es un ejemplo de la aplicación de este método:

Ejemplo:
Diseñar un controlador de la arquitectura correspondiente a un sumador serial.
R A R
L S
D R SUMADOR D
L B C1
QC DC
D
ck
Ck R O
CONTROLADOR L
D ARQUITECTURA
E
El controlador debe generar los comandos correspondientes a la inicialización de

los registros, carga de los registros, desplazamientos de los bits de datos, resultado y
acarreo; en la secuencia correspondiente a la suma serial. También debe generar una
señal de error si se produce un sobrepasamiento en el resultado.
Utilizar el método del multiplexor.
1) Máquina algorítmica de estado: el siguiente diagrama representa la máquina
algorítmica de estados para el sumador serial, la variable S es la de inicio y las
otras variables son las indicadas en la descripción de la arquitectura.
2) método del multiplexor:
Est. Actual Próx. Estado Condición de transición

N° nombre Nombre A B C
0 INI INI 0 0 0 S
RESET 0 0 1 S
1 RESET LOAD 0 1 0 Siempre
2 LOAD D1 0 1 1 Siempre
3 D1 D2 1 0 0 Siempre
6 D4 ERROR 1 1 1 O
INI 0 0 0 O
7 ERROR INI 0 0 0 Siempre
Las entradas de los tres multiplexores son:

MUXA(0)=0
MUXA(1)=0 El circuito resultante es el siguiente:
MUXA(2)=0
MUXA(3)=1
MUXA(4)=1
MUXA(5)=1
MUXA(6)=O
MUXA(7)=0
MUXB(0)=0
MUXB(1)=1
MUXB(2)=1
MUXB(3)=0
MUXB(4)=0
MUXB(5)=1
MUXB(6)=O
MUXB(7)=0
MUXC(0)=S
MUXC(1)=0
MUXC(2)=1
MUXC(3)=0
MUXC(4)=1
MUXC(5)=0
MUXC(6)=O
MUXC(7)=0
Método uno en alto
Este método se basa en que cada estado se caracteriza por el estado en alto del FF que
identifica ese estado.
Para la MAS del ejemplo anterior se hace una tabla de estados como la siguiente:
Próximo estado Estado actual Condición de transición

INI INI S. INI
D4 O. D4
INI ERROR
RESET INI S. INI
LOAD RESET RESET
D1 LOAD LOAD
D2 D1 D1
D3 D2 D2
D4 D3 D3
ERROR D4 O. D4
De esta tabla se obtienen las funciones de entrada a los 8 FF necesarios ( este método se
requieren un FF por cada uno de los estados). La funciones son:
Dini = S.INI + O . D4 + ERROR

D reset = S. INI
Dload = RESET
Dd1 = LOAD
Dd2 = D1
Dd3 = D2
Dd4 = D3
Derror = O. D4
El controlador se implementa con el siguiente circuito:

Top Down

Cargado por

Copyright:

Formatos disponibles

Top Down

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Top Down

Cargado por

Copyright:

Formatos disponibles

Diseño top – down:

Máquina algorítmica de estado (MAS)

Para explicitar el algoritmo de control en los sistemas sincrónicos se utilizan diagramas

Método del multiplexor

El siguiente es un ejemplo de la aplicación de este método:

Diseñar un controlador de la arquitectura correspondiente a un sumador serial.

El controlador debe generar los comandos correspondientes a la inicialización de

Est. Actual Próx. Estado Condición de transición

Las entradas de los tres multiplexores son:

Método uno en alto

Próximo estado Estado actual Condición de transición

Dini = S.INI + O . D4 + ERROR

El controlador se implementa con el siguiente circuito:

También podría gustarte