I.

INFORMACIÓN GENERAL

CURSO : Diseño Digital

CÓDIGO : EL255
CICLO : 202302
CUERPO ACADÉMICO : Sanchez Huapaya, Alonso Sebastian
CRÉDITOS : 4
SEMANAS : 17
HORAS : 2 H (Laboratorio) Semanal /3 H (Teoría) Semanal
ÁREA O CARRERA : Ingenieria Electronica

II. MISIÓN Y VISIÓN DE LA UPC

Misión: Formar líderes íntegros e innovadores con visión global para que transformen el Perú.

Visión: Ser líder en la educación superior por su excelencia académica y su capacidad de innovación.

III. INTRODUCCIÓN

Curso de especialidad en la carrera de Ingeniería Electrónica, de carácter teórico - práctico dirigido a los
estudiantes del sexto ciclo, que busca desarrollar las competencias de pensamiento innovador, y de participación
activa y eficaz en equipo de trabajo multidisciplinario.

El desarrollo de nuevos equipos electrónicos requiere que los ingenieros estén preparados en las técnicas de
diseños más recientes. En la línea digital las aplicaciones son cada vez más diversas y el curso está enfocado en
conectar las técnicas vistas en cursos previos con otras nuevas para desarrollar sistemas digitales que van
creciendo en complejidad, con el objetivo de dar solución a problemas de ingeniería.

El estudiante desarrollará la capacidad de formular un proyecto sobre el diseño de un equipo electrónico basado
en sistemas digitales y aplicará técnicas de programación para implementar una solución a un problema real
formulado.

El curso promueve el desarrollo de la competencia general de Pensamiento Innovador a nivel 2 y la

competencia específica Trabajo en Equipo a nivel intermedio.

IV. LOGRO (S) DEL CURSO

Al finalizar el curso, el estudiante:

Diseña y simula sistemas digitales sobre dispositivos lógicos programables (FPGA).
Implementa soluciones con nivel medio de complejidad basadas en sistemas digitales, empleando dispositivos
lógicos programables (FPGA).

Competencia general UPC Pensamiento Innovador. Nivel de logro 2. Capacidad de generar propuestas
sostenibles, creativas e inspiradoras de mejora o creación de un producto, servicio o proceso que impactan

1
positivamente en un determinado contexto, incorporando el ensayo y error como parte del proceso.
Competencia ABET N°5. Novel de logro Intermedio. Trabaja efectivamente en un equipo cuyos miembros
juntos proporcionan liderazgo; crea un entorno colaborativo e inclusivo y establece metas, planifica tareas y
cumple objetivos

V. UNIDADES DE APRENDIZAJE

UNIDAD Nº: 1 DISEÑO DIGITAL CON VHDL Y FPGA

LOGRO
LOGRO DE LA UNIDAD
Al finalizar la unidad, el estudiante aplica los procedimientos correctos para el desarrollo de un sistema digital
combinacional basado en VHDL y su implementación en un dispositivo FPGA

TEMARIO
Semana 1:
Contenido (temario): Revisión de documentos normativos del curso. Revisión de conocimientos previos (lógica digital,
diagramas de flujo, fundamentos de circuitos eléctricos, sintaxis de VHDL). Prueba de entrada (2 puntos de la Práctica
Calificada 1). Actividad de laboratorio: Reconocimiento de las herramientas de software (Quartus II). Simulación de
circuitos lógicos básicos en formas de onda. Reconocimiento de las herramientas de hardware.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Identificación de las herramientas de

desarrollo para VHDL en el laboratorio

Evidencias de aprendizaje: Ninguna

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

Semana 2:
Contenido (temario): Introducción a los dispositivos lógicos programables. El dispositivo lógico programable FPGA.
El dispositivo FPGA Cyclone II y la tarjeta EP2C5T (características funcionales y eléctricas, contrastación con
documentación técnica). Diagramas RTL. Definición de VHDL, características, estructura (Entidad y Arquitecturas).
Modos de asignación y procesos. Circuitos combinacionales en VHDL (decodificadores, multiplexores, etc). Actividad
de laboratorio: Circuitos combinacionales (diferentes estilos de descripción y simulación en formas de onda, display de
siete segmentos)

Actividades de aprendizaje: Discusión en equipos. Exposición participativa. Desarrollo de ejemplos prácticos en el

laboratorio para la simulación de circuitos desarrollados en VHDL

Evidencias de aprendizaje: Ninguna

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

Semana 3:
Contenido (temario): Circuitos digitales secuenciales descritos en VHDL. Modelo de contadores, registros de

2
 desplazamiento. Divisores de frecuencia. Actividad de laboratorio: Contadores, registros, simulación con formas de
onda. Contadores de década orientado al desarrollo de un reloj (contadores en cascada). Divisores de frecuencia.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa.

Evidencias de aprendizaje: Ninguna

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

HORA(S) / SEMANA(S)
1, 2, 3

UNIDAD Nº: 2 MÁQUINAS DE ESTADO, DISEÑO JERÁRQUICO CON VHDL EN FPGAS.

LOGRO
Al finalizar la unidad, el estudiante desarrolla e implementa máquinas de estado en un dispositivo FPGA e interconecta
múltiples componentes usando el diseño estructural usando el VHDL

TEMARIO
Semana 4:
Contenido (temario): FSM: Tipos de máquinas de estado: Moore y Mealy. Diagramas de transición de estados.
Diagramas de tiempo.
Sistemas pre-clock y sistemas post-clock. Actividad de laboratorio: LB1

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa.

Evidencias de aprendizaje: LB1.

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

Semana 5:
Contenido (temario): Diagrama algorítmico de máquinas de estado (ASM). Ejemplos de mediana complejidad con
FSM. Actividad de laboratorio: ejemplos con máquinas de estado en FPGA.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa.

Evidencias de aprendizaje: Ninguna

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

3
 Semana 6:

Contenido (temario): Práctica Calificada 1. Actividad de laboratorio: LB2.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa.

Evidencias de aprendizaje: PC1, LB2.

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

Semana 7:

Contenido (temario): Descripción Estructural en VHDL. Instanciación de componentes, señales internas, conexiones,
IPs (núcleos de propiedad intelectual). Actividad de laboratorio: Aplicación de diseño jerárquico en VHDL.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa.

Evidencias de aprendizaje: Ninguna.

Bibliografía:
PARDO CARPIO, Fernando/ BOLUDA GRAU, José Antonio (2011) VHDL - Lenguaje para síntesis y modelamiento
de circuitos : Rama
KLEITZ, William (2012) Digital Electronics - A Practical approach with VHDL : Boston - Pearson Education

Semana 8:
Contenido (temario): Ninguno

Actividades de aprendizaje: Ninguno

Evidencias de aprendizaje: EA1 ¿ EVALUACIÓN PARCIAL

HORA(S) / SEMANA(S)
4, 5, 6, 7, 8

UNIDAD Nº: 3 PROCESADORES DE 32 BITS. PROCESADORES EMBEBIDOS EN DISPOSITIVOS FPGA

LOGRO
LOGRO DE LA UNIDAD
Al finalizar la unidad el estudiante implementa un procesador softcore implementado dentro de un FPGA y éste realiza
aplicaciones básicas de entrada y salida.

TEMARIO
Semana 9:
Contenido (temario): Memorias. Tipos, estructura, funcionamiento, operación junto a procesadores, address map.
Actividades de laboratorio: Flujo de trabajo para procesadores en FPGAs (Quartus II, Qsys, PinPlanner, Eclipse,

4
programación del FPGA).

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: Ninguna

Bibliografía:

Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guide. Intel.

Semana 10:

Contenido (temario): Procesadores de 32 bits. Procesadores softcores: definición, soluciones comerciales de los
fabricantes e independientes. Introducción al procesador Nios II de ALTERA/INTEL. Actividades de laboratorio:
Implementación de sistema básico basado en Nios II y ejecución en tarjeta del FPGA.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: Ninguna

Bibliografía:

Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guide. Intel.

Semana 11:
Contenido (temario): Procesador NIOS II. Características, modelos, arquitectura, configuración e implementación en
un dispositivo FPGA. Periféricos ¿ el parallel I/O (PIO). Actividad de laboratorio: Implementación de sistema basado
en Nios II empleando el periférico parallel I/O.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: Ninguna

Bibliografía:
Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guid. Intel.

Semana 12:
Contenido (temario): Interrupciones en el Nios II. Arquitectura relacionada con las interrupciones. Interrupciones con

5
 el periférico PIO. Explicación de la DD. Actividad de laboratorio: LB3

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: LB3

Bibliografía:
Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guid. Intel.

Semana 13:
Contenido (temario): Práctica Calificada 2. Actividad de laboratorio: Uso del PIO con interrupciones. Explicación del
TF.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: PC2.

Bibliografía:
Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guide. Intel.

HORA(S) / SEMANA(S)
9,10,11, 12, 13

UNIDAD Nº: 4 APLICACIONES CON EL PROCESADOR SOFTCORE NIOS II. DESARROLLO DEL
TRABAJO FINAL

LOGRO
Al finalizar la unidad el estudiante implementa aplicaciones a nivel intermedio aplicaciones basadas en un procesador
softcore implementado dentro de un FPGA para dar solución a un problema real de ingeniería

TEMARIO
Semana 14:
Contenido (temario): Uso del DHT11 con el Nios II. Módulo UART del Nios II. Interface a módulo LCD y librerías en
C. Comandos de manejo del LCD en base a librería Tabla de caracteres ASCII. Evaluación de desempeño (DD).
Actividades de laboratorio: Visualizador de mensajes en la pantalla LCD. Visualizar el valor de una variable (algoritmo
de separación de dígitos). Asesorías para el Trabajo Final.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: DD

Bibliografía:
Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.

6
 Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guide. Intel.

Semana 15:
Contenido (temario): NIOSII: Implementación en memoria no-volátil. Asesorías de Trabajo Final.

Actividades de aprendizaje: Relatos de experiencias. Exposición participativa. Desarrollo de simulaciones en el

software EDA. Implementaciones en un dispositivo FPGA.

Evidencias de aprendizaje: Ninguna.

Bibliografía:
Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guide. Intel.

Semana 16:
Contenido (temario): Ninguno

Actividades de aprendizaje: Ninguno

Evidencias de aprendizaje: TF ¿ Presentación del Trabajo Final

Bibliografía:
Altera Corporation. (2008). Cyclone II Device Handbook, Vol. 1. California, CA: Altera Corporation.
Intel. (2020). Nios II Processor Reference Guide. Intel.
Intel. (2021). Embedded Peripheral IP User Guide. Intel.

HORA(S) / SEMANA(S)
14, 15 y 16

VI. METODOLOGÍA

El Modelo Educativo de la UPC asegura una formación integral, la cual tiene como pilar el desarrollo de
competencias. Estas son promovidas a través de un proceso de enseñanza-aprendizaje donde el estudiante
emplea un rol activo en su aprendizaje. En este proceso dinámico, las competencias son construidas a partir de
la reflexión crítica, el análisis, la discusión, la evaluación, la exposición y la interacción con sus pares, y
conectándolas con sus experiencias y conocimientos previos. Por ello, cada sesión está diseñada para ofrecer al
estudiante diversas maneras de apropiarse y poner en práctica el nuevo conocimiento en contextos reales o
simulados, reconociendo la importancia que esto tiene para su éxito profesional.

El curso se dicta en dos sesiones semanales, la primera de 3 horas, en la cual se presentan los conocimientos
teóricos y una sesión de laboratorio de régimen semanal de 2 horas en la cual el estudiante aplica los
conocimientos adquiridos de forma activa mediante el desarrollo y la simulación de circuitos digitales con
lenguajes de modelamiento de hardware. En las sesiones de laboratorio se utiliza una guía de laboratorio para
analizar la experiencia. En algunos casos los resultados del laboratorio serán simulaciones que muestren el
perfecto funcionamiento del sistema digital.

Las aplicaciones de software a emplear en el curso: Altera Quartus II y ModelSIM, en otros casos se

7
evidenciará el funcionamiento del sistema digital mediante la implementación física con módulos de desarrollo
basados en el FPGA Cyclone II y herramientas de prototipados.

En la última semana de clases se presentará el Trabajo Final del curso consistente en un proyecto electrónico
implementado basado en microcontroladores vistos en el curso, siguiendo el procedimiento de desarrollo visto
en el curso y atendiendo los puntos declarados en el documento de lineamientos para dicha evaluación.

Para la modalidad a distancia, durante las sesiones de videoconferencia el estudiante deberá de tener sus
elementos multimedia en correcto funcionamiento y deberán tener su webcam habilitada durante toda la sesión.
Tener en cuenta que la comunicación y demás coordinaciones serán solo a través de la plataforma oficial
Blackboard.

Las evaluaciones en modalidad a distancia serán en la misma plataforma (Blackboard), tener en cuenta las
indicaciones proporcionadas por el profesor y el reglamento de evaluaciones en línea propuesto por la escuela,
no estará permitido la entrega de evidencias fuera de ella ni fuera del periodo de tiempo establecido.

Tener en cuenta el Reglamento SICA-REG-05 tanto para la modalidad a distancia como la modalidad
presencial.

VII. EVALUACIÓN

FÓRMULA
5% (LB1) + 15% (PC1) + 5% (LB2) + 15% (EA1) + 5% (LB3) + 15% (PC2) + 15% (DD1) +
25% (TF1)

TIPO DE NOTA PESO %

LB - PRACTICA LABORATORIO 5
PC - PRÁCTICAS PC 15
LB - PRACTICA LABORATORIO 5
EA - EVALUACIÓN PARCIAL 15
LB - PRACTICA LABORATORIO 5
PC - PRÁCTICAS PC 15
DD - EVAL. DE DESEMPENO 15
TF - TRABAJO FINAL 25

8
VIII. CRONOGRAMA

TIPO DE DESCRIPCIÓN NOTA NÚM. DE FECHA OBSERVACIÓN RECUPERABLE

PRUEBA PRUEBA
LB PRACTICA 1 SEMANA Evidencia de NO
LABORATORIO 4 aprendizaje: Evaluación
en el laboratorio sobre
un problema planteado y
su desarrollo y solución
funcional. Competencias
evaluadas: Trabajo en
equipo Trabajo Grupal
PC PRÁCTICAS PC 1 SEMANA Evidencia de SÍ
6 aprendizaje: Prueba
escrita. Competencias
evaluadas: Ninguna
Trabajo individual
LB PRACTICA 2 SEMANA Evidencia de NO
LABORATORIO 6 aprendizaje: Evaluación
en el laboratorio sobre
un problema planteado y
su desarrollo y solución
funcional. Competencias
evaluadas: Trabajo en
equipo Trabajo Grupal
EA EVALUACIÓN PARCIAL 1 SEMANA Evidencia de SÍ
8 aprendizaje: Prueba
escrita. Competencias
evaluadas: Ninguna
Trabajo individual
LB PRACTICA 3 SEMANA Evidencia de NO
LABORATORIO 12 aprendizaje: Evaluación
en el laboratorio sobre
un problema planteado y
su desarrollo y solución
funcional. Competencias
evaluadas: Trabajo en
equipo Trabajo Grupal
PC PRÁCTICAS PC 2 SEMANA Evidencia de SÍ
13 aprendizaje: Prueba
escrita. Competencias
evaluadas: Ninguna
Trabajo individual
DD EVAL. DE DESEMPENO 1 SEMANA Evidencia de NO
14 aprendizaje: Rúbrica
A B E T 5 B .
Competencias
evaluadas: Trabajo en
equipo. Pensamiento
Innovador Trabajo
grupal
TF TRABAJO FINAL 1 SEMANA Evidencia de NO
16 aprendizaje: Evaluación
en el laboratorio del
proyecto del curso.
Competencias
evaluadas: Trabajo en
equipo. Pensamiento
Innovador Trabajo
grupal

IX. BIBLIOGRAFÍA DEL CURSO

https://upc.alma.exlibrisgroup.com/leganto/readinglist/lists/9805762280003391?institute=51UPC_INST
&auth=LOCAL

9
ANEXO

En este anexo, se encuentran los reglamentos que todo alumno está obligado a leer y a cumplir en su rol de estudiante
universitario en la UPC.
REGLAMENTO DE DISCIPLINA DE ALUMNOS :
https://sica.upc.edu.pe/categoria/reglamentos-upc/sica-reg-26-reglamento-de-disciplina-de-alumnos
REGLAMENTO PARA LA PREVENCIÓN E INTERVENCIÓN EN CASOS DE HOSTIGAMIENTO SEXUAL- UPC:
https://sica.upc.edu.pe/categoria/normalizacion/sica-reg-31-reglamento-para-la-prevencion-e-
intervencion-en-casos-de-hostiga

10