wuolah-free-Parcgh6

Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1de 3

Parcial-2-Primavera-2021.

pdf

sitoEEBE

Tecnología Electrónica

3º Grado en Ingeniería Electrónica Industrial y Automática

Escuela de Ingeniería de Barcelona este (Eebe)


Universidad Politécnica de Catalunya

Reservados todos los derechos.


No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-6421364

ESCOLA D’ENGINYERIA QUADRIMESTRE TECNOLOGIA


DE BARCELONA EST DE PRIMAVERA ELECTRÒNICA
CURS: 20-21 DATA: 31-05-2021 820231-1 GRUP C SEGON CONTROL PARCIAL
________________________________________________________________________________________
1) En un diodo de silicio, el dopado de la zona P se ha realizado con una concentración de boro de 7·1015
átomos/cm3 y el dopado de la zona N se ha realizado con una concentración de fósforo de 8·1015 átomos/cm3.
Considerando la concentración intrínseca del silicio 1,5·1010 cm-3 y VT = kT/Q ≈ 26 mV a la temperatura de
300 K, siendo su constante dieléctrica  = 1,387.10-12 F/cm y Q = 1,6.10-19 C. Contestar a las cinco cuestiones
siguientes todas ellas referidas a dicha temperatura.

1.1) Determinar las concentraciones de portadores mayoritarios y minoritarios en la zona P. (0,2 puntos)

1.2) Determinar las concentraciones de portadores mayoritarios y minoritarios en la zona N. (0,2 puntos)

1.3) Calcular el potencial de contacto VO del diodo. (0,2 puntos)

1.4) En continua el diodo se modeliza en polarización directa con una fuente de tensión umbral (potencial de
contacto) VO y se utiliza en el circuito de la figura siguiente en que E = 4 V, R = 1 (kΩ) y en el que el
generador v(t) es un generador de señal débil.

Si el generador v(t) proporciona una señal de tipo sinusoidal, calcular el módulo de la impedancia que presenta
el modelo con señal débil del diodo para una frecuencia de 10 MHz y para una frecuencia de 20 MHz,
sabiendo que el diodo presenta una capacidad de difusión de 2,5 nF y un factor λ = 1. (0,4 puntos)

1.5) Determinar para este diodo fabricado los límites de la zona de carga espacial en circuito abierto (x0,x1).
(1 punto)

2) El circuito de la figura 1 muestra la estructura Vex= 3,3V


interna de una puerta TTL con salida en colector
abierto, en el que se ha conectado una resistencia de
Pull-Up Rp.

Los transistores Q2 y Q3 se modelizan con una


VBE(sat) = 0,8V y una VCE(sat) = 0,2V.
Siendo 80 ≤ β ≤ 120.

Para el transistor Q1 se adopta un modelo simplificado


en base a uniones PN, tal como se indica en la figura
2, con unas tensiones umbrales: VBC = 0,6 V y con
VBE = 0,65 V.

Figura 1

Figura 2

Reservados todos los derechos. No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-6421364

Contestar a las cuatro cuestiones siguientes:

2.1) Deducir la función lógica que realiza la puerta lógica indicando el estado de los transistores Q2 y Q3
cuando a la entrada se le aplica un estado alto y cuando se le aplica un estado bajo. (0,4 puntos)

2.2) Si la tensión de entrada VA= 5 V calcular las corrientes I1, I2 y la corriente de base del transistor Q3.
(0,6 puntos)

Reservados todos los derechos. No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
2.3) Se conecta la salida de la puerta Y mediante la resistencia de Pull-Up Rp a una alimentación externa de
3,3V. Calcular el mínimo valor de Rp que garantiza el nivel VOL = 0,2 V (saturación de Q3). (1 punto)

2.4) Determinar el margan de ruido a nivel bajo que presenta la puerta (NML). Justifique la respuesta.
(1 punto)
_________________________________________________________________________________________________

1 descarga sin publicidad = 1 coin

También podría gustarte