Sesion 03 Circuitos Combinaciones

Sistemas Digitales
Introducció
n
Circuito Lógico Combinacional (CLC):
Un circuito combinacional es un circuito electrónico, en el que el
valor de sus salidas en un determinado instante, dependen del
valor de las entradas en ese mismo instante. Es decir, es un circuito
que carece de memoria.
Trabajan con números, y con la tecnología con la que están
realizados, estos números están representados en binario
2
Introducció
n
Es un circuito combinacional con "m" entradas y "n" salidas. Las salidas que se obtengan en un
determinado instante van a depender de las entradas en ese preciso instante. Estos circuitos
se caracterizan porque no almacenan información. Las salidas están relacionadas con las
entradas a través de una función booleana.
Cada bit de salida de un circuito combinacional, se obtiene mediante una función booleana
aplicado a las variables de entrada. Así, si un circuito tiene n salidas, necesitaremos n
funciones booleanas para caracterizarlo.
Así, un circuito combinacional que tiene 3 entradas: A,B y C, y dos salidas F, G, que son dos
funciones booleanas que dependen de las variables de entrada: F(A,B,C) y G(A,B,C), siendo
por ejemplo, el valor de las funciones:
Introducció
n
Se obtendría un circuito combinacional como este:
Multiplexores
Un multiplexor es un circuito combinacional al que entran varios canales de datos, y

sólo uno de ellos, el que hallamos seleccionado, es el que aparece por la salida. Es
decir, es un circuito que nos permite seleccionar qué datos pasan a través de dicho
componente.
Un multiplexor en un circuito combinacional con 2n número de entradas, n entradas de

selección y una salida de información.
En un multiplexor, cada combinación posible de las n entradas de selección (son

posibles 2n combinaciones) una de las entradas de selección se conecta a la salida. Por
lo tanto, este dispositivo actúa como un conmutador que permite dirigir la información
digital procedente de varias entradas a una sola salida.
Para denominar a los multiplexores es habitual hacer referencia al número de entradas

de datos y salidas, así un multiplexor de 8 entradas de información, 3 de selección y 1
salida es un multiplexor 8:1.
Multiplexores
Vamos a ver un ejemplo no electrónico. Imaginemos que hay dos tuberías (canales de
datos) por el que circulan distintos fluidos (datos).
Una transporta agua para regar y la otra agua potable. Estas tuberías llegan a una
granja, en la cual hay una única manguera por la que va a salir el agua (bien potable o
bien para regar), según lo que seleccione el granjero posicionando la llave de paso en
una u otra posición.
Multiplexores
Las posiciones son la 0 para el agua potable y 1 para el agua de regar. Moviendo la llave
de paso, el granjero puede seleccionar si lo que quiere que salga por la manguera es
agua potable, para dar de beber al ganado, o agua para regar los cultivos. Según cómo
se posicione esta llave de paso, en la posición "0" ó en la "1", seleccionamos una tubería
u otra.
A la granja podrían llegar 4 tuberías. En este caso el granjero tendría una llave de paso
con 4 posiciones.
Multiplexores
Esta llave se podría poner en 4 posiciones distintas para dar paso a la tubería 0, 1, 2 ó 3.
Obsérvese que sólo pasa una de las tuberías en cada momento, y sólo una.
Hasta que el granjero no vuelva a cambiar la llave de paso no se seleccionará otra
tubería.
Con este ejemplo es muy fácil entender la idea de multiplexor. Es como una llave de
paso, que sólo conecta uno de los canales de datos de entrada con el canal de datos de
salida.
Ahora en vez de en tuberías, podemos pensar en canales de datos, y tener un esquema
como el siguiente:
Multiplexores
en la que hay 4 canales de datos, y sólo uno de ellos es seleccionado por el multiplexor
para llegar a la salida.
En general, en un multiplexor tenemos dos tipos de entradas:
Entradas de datos: (Las tuberías en el ejemplo).
Entrada de selección: Indica cuál de las entradas se ha seleccionado (posición de la
llave de paso).
A continuación se muestra la animación de un multiplexor:
Multiplexor 2:1
Se denomina multiplexor 2:1 a aquel que como su propio nombre indica, tiene dos
entradas de datos 2n= 2 y una entrada de selección n = 1.
El multiplexor más simple es el que sólo tiene una entrada de selección, S, que permite
seleccionar entre dos entradas de datos, según que S = 0 ó S = 1.
Su aspecto es el siguiente:
¿Cómo podemos expresar la función de salida F, usando el Algebra de Boole?.
Existe una manera muy sencilla y que ya conocemos: hacer la tabla de verdad y obtener la función más simplificada.
Construyamos la tabla de verdad; lo primero que nos preguntamos es, ¿cuántas entradas tengo en este circuito?, en
total hay tres entradas: dos son de datos:I0 e I1 y una es de selección: S.
La tabla de verdad tendrá en total 23 = 8 filas. Para construir esta tabla de verdad sólo hay que entender el
funcionamiento del multiplexor e ir caso por caso rellenando la tabla.
Ejercicios
¿Qué ocurre si S = 0?. Pues que a la salida del multiplexor obtendremos los datos que
entren por la entrada I0. Si aplicamos la definición de multiplexor, se está seleccionando
la entrada de datos 0, es decir, la entrada I0. Por tanto, lo que entre por la entrada
I1 será ignorado por el multiplexor. Si la entrada seleccionada es la I1, la salida tendrá su
mismo valor.
De esta forma, su tabla de verdad será:

Ejercicios
Apliquemos el método de Karnaugh y agrupamos los "1" adyacentes, para obtener
la expresión más simplificada de F.
El diagrama que se obtiene es el siguiente:
Obteniendo la siguiente expresión:
Si nos fijamos, es una expresión de mini términos, es decir suma de términos que están
multiplicados, por eso hemos agrupados los "1".
Podemos observar, que si S = 0, F = I0. Por lo que, obtendremos a la salida el valor de la entrada I0.
Multiplexor 4:1.
Multiplexor 4:1.
Es aquel que como su propio nombre indica, tiene cuatro entradas de datos y dos
entrada de selección. Es decir, 2n = 4 entradas de datos, siendo n = 2 entradas de
selección.
Un multiplexor con 4 líneas de entrada , podría ser como el siguiente:
Hay 4 entradas de datos y 2 entradas de selección, en total 6 entradas. La tabla de verdad para
este circuito será de 26 = 64 filas, es decir una tabla demasiado grande para estar operando de
forma manual.
Multiplexor 4:1.
Multiplexor 4:1.
Es aquel que como su propio nombre indica, tiene cuatro entradas de datos y dos
entrada de selección. Es decir, 2n = 4 entradas de datos, siendo n = 2 entradas de
selección.
Un multiplexor con 4 líneas de entrada , podría ser como el siguiente:
Hay 4 entradas de datos y 2 entradas de selección, en total 6 entradas. La tabla de verdad para
este circuito será de 26 = 64 filas, es decir una tabla demasiado grande para estar operando de
forma manual.
para simplificar el proceso , en la siguiente tabla de verdad colocaremos X (indica
que el valor puede ser tanto "0" como "1") en algunos valores de entrada y de esta
forma hacer una tabla de verdad más sencilla. Como por ejemplo:
Ahora tendriamos que realizar un diagrama de Karnaugh para la tabla de verdad, y después agrupar los "1"
adyacentes. Cuando en el diagrama de Karnaugh nos encontramos con valores "X", estos los
consideraremos como si fueran "1", ya que como se comentó anteriormente puede tomar los valores "0" ó
"1", y así poder hacer grupos mayores y obtener una función más simplificada.
Demultiplexores.
El concepto de demultiplexor (DEMUX) es similar al de multiplexor, viendo las entradas

de datos como salidas y la salida como entradas.
En los demultiplexores hay un único canal de entrada que sale por una de las múltiples
salidas, y sólo una. Las entradas de selección "n" definen cual es la línea de salida por la
que debe salir el dato de entrada. Por lo que el número de salidas 2n, depende de "n"
que es el número de entradas de selección.
Al igual que en los multiplexores, para denominar a los demultiplexores se hace referencia
al número de entradas y salidas de datos que tiene; así un demultiplexor con una entrada
de datos, tres de selección y 8 de salidas de datos se denomina multiplexor 1:8 Siguiendo
con el símil anterior. Supongamos que ahora a la granja le llega una única tubería con
agua, pero en el interior de la granja hay varias mangueras, cada una para limpiar una
zona del establo o dar de beber a los animales de esa zona.
Demultiplexores.
Cómo sólo hay un granjero, sólo podrá usar una de las mangueras cada vez (el granjero no podrá usar a la
vez dos mangueras, porque están en sitios diferentes). Para seleccionar qué manguera quiere usar en cada
momento, hay una llave de paso, de manera que si la sitúa en una posición, el agua que viene por la
entrada saldrá por la manguera 0, mientras que si la sitúa en la otra posición, el agua saldrá por la
manguera 1.
Demultiplexores.
De la misma manera que en los multiplexores puede haber varias entradas, en los demultiplexores puede
haber varias salidas.
En el siguiente dibujo:
Demultiplexores.
se muestra el mismo sistema de tuberías de la granja, pero ahora hay 4 mangueras, para llegar a 4 zonas
distintas de la granja. Ahora el granjero tendrá que posicionar la llave de paso en una de las 4 posiciones
posibles, para que el agua salga por la manguera seleccionada.
Ya comprendemos cómo funcionan los demultiplexores. Si lo aplicamos al mundo de la electrónica, en vez

de tuberías tendremos canales de datos. Habrá un único canal de entrada, por el que llegarán números,
que saldrán sólo por uno de los canales de salida, el que tengamos seleccionado.
Demultiplexores.
Un demultiplexor, como cualquier otro circuito digital trabaja sólo con números. Pero estos
números vendrán expresados en binario, por lo que los canales de datos de entrada y salida,
y la entrada de selección vendrán expresados en binario y tendrán un número determinado
de bits.
Dependiendo de la aplicación los multiplexores podrán tener más o menos canales o líneas
de salida.
Cabe recordar, que el número de salidas de un demultiplexor dependerá del número de

líneas de selección, es decir, para un multiplexor de una línea de selección le corresponderá
dos líneas de salida es decir: N = 2n siendo "N" el número de salidas y "n", el número de
líneas de selección. A continuación se muestra la animación de un multiplexor:
Demultiplexor 1:2.
Denominamos demultiplexor de dos salidas a aquel que tiene 2n = 2 líneas de salida, y por lo
tanto n = 1 líneas de selección.
El demultiplexor más simple es el que tiene una entrada de selección, una entrada de datos y
dos salidas. Según el valor de la entrada de selección, la entrada de datos se sacará por la
salida "O0" ó por la salida "O1":
Demultiplexor 1:2.
Nos hacemos la misma pregunta que en el caso de los multiplexores: ¿Cómo podemos
expresar las funciones de salida usando el Algebra de Boole?. Podemos escribir la
tabla de verdad y obtener las expresiones más simplificadas.
Para tener la tabla, aplicamos la definición de demultiplexor y vamos comprobando
caso por caso qué valores aparecen en las salidas.
Por ejemplo, si S=1 e I=1, se estará seleccionando la salida O 1, y por ella saldrá el valor
de I, que es 1. La salida O0 no estará seleccionada y tendrá el valor 0.
Obteniendo las siguientes ecuaciones:

O1 = SI
O0 = S'I
Y podemos comprobar que, si hemos seleccionado la
salida "0" (S = 0), entonces O0 = I, y si hemos
seleccionado la salida 1 (S = 1), entonces O1 = I.
Codificadores
Los codificadores son circuitos que codifican en forma binaria la información que se
le aplica a su entrada, teniendo en cuenta que la información de entrada debe ser
numérica o alfanumérica. Están compuestos por 2n entradas y n salidas.
En los codificadores, sólo una de las entradas puede estar activa. El código de salida
indica qué entrada es la que está activa. Para denominar a los codificadores se
puede emplear un sistema análogo al de los decodificadores, que estudiaremos más
adelante, refiriéndose a su número de entradas y de salidas; así un decodificador
que tuviera 4 entradas y 2 salidas sería un codificador 4:2.
Para evitar problemas cuando dos entradas del decodificador están activas se
emplean los llamados codificadores con prioridad o codificadores prioritarios. En
éstos cuando más de una entrada está activada será la de más peso la que
determinará el código de salida.
Codificadores
Otro problema que puede presentarse es que para distintos valores de las entradas se
tenga un mismo código de salida. Es lo que ocurre cuando no está activa la entrada de
habilitación (si la hay) o, en caso de estar habilitado el codificador, no hay ninguna
entrada binaria activa o lo está la menos significativa. En todos estos casos el valor de
todas las salidas es cero.
Los codificadores nos permiten “compactar” la información, generando un código de

salida a partir de la información de entrada.
Ejercicio
Imaginemos que estamos diseñando un circuito digital que se encuentra en el interior de una cadena de
música. Este circuito controlará la cadena, haciendo que funcione correctamente. Una de las cosas que
hará este circuito de control será activar la radio, el CD, la cinta o el disco según el botón que haya
pulsado el usuario.
Imaginemos que tenemos 4 botones en la cadena, de manera que cuando no están pulsados, generan un
’0’ y cuando se pulsan un ’1’ (Botones digitales). Los podríamos conectar directamente a nuestro circuito
de control la cadena de música.
Codificadores
Sin embargo, a la hora de diseñar el circuito de control, nos resultaría más sencillo que cada botón
tuviese asociado un número. Como en total hay 4 botones, necesitaríamos 2 bits para
identificarlos. Para conseguir esta asociación utilizamos un codificador, que a partir del botón que
se haya pulsado nos devolverá su número asociado.
Fijémonos en las entradas del codificador, que están conectadas a los botones. En cada momento,
sólo habrá un botón apretado, puesto que sólo podemos escuchar una de las cuatro cosas. Bien
estaremos escuchando el CD, bien la cinta, bien la radio o bien un disco, pero no puede haber más
de un botón pulsado.
Codificadores
Tal y como hemos hecho las conexiones al codificador, el CD tiene asociado el número 0, la
cinta el 1, la radio el 2 y el disco el 3 (este número depende de la entrada del codificador a la
que lo hayamos conectado). A la salida del codificador obtendremos el número del botón
apretado. La tabla de verdad será así:
El circuito de control de la cadena ahora sólo tendrá 2 bits de entrada para determinar el botón
que se ha pulsado. Antes necesitábamos 4 entradas. El codificador que hemos usado tiene 4
entradas y 2 salidas, por lo que se llama codificador de 4 a 2.
Codificadores
Tal y como hemos hecho las conexiones al codificador, el CD tiene asociado el número 0, la
cinta el 1, la radio el 2 y el disco el 3 (este número depende de la entrada del codificador a la
que lo hayamos conectado). A la salida del codificador obtendremos el número del botón
apretado. La tabla de verdad será así:
El codificador de 4 a 2 que emplearemos es el siguiente:
Las ecuaciones las obtenemos siguiendo el mismo método de siempre:

Codificadores
1. Obtener la tabla de verdad completa.
Codificadores
2. Aplicar el método de Karnaugh. Con ello obtendremos las ecuaciones más simplificadas para
las salidas C1 y C0.
Al hacer la tabla de verdad, hay que tener en cuenta que muchas de las entradas NO SE PUEDEN
PRODUCIR. En las entradas de un decodificador, una y sólo una de las entradas estará activa en
cada momento. Utilizaremos esto para simplificar las ecuaciones. Se ha utilizado una X para
indicar que esa salida nunca se producirá: C1 y C0 siempre valen ’x’ excepto para 4 filas. Los
mapas de Karnaugh que obtenemos son:
Codificadores
Las casillas que tienen el valor "x" podemos asignarles el valor que más nos convenga, de
forma que obtengamos la expresión más simplificada. Haremos las agrupaciones más
grandes posibles, en nuestro caso agrupaciones de 8, y tomaremos las "x" como si valiesen
"1", obteniendo las siguientes expresiones:
Decodificadores
Un decodificador es un circuito combinacional, que en su forma más general, posee n entradas y 2n
salidas digitales, donde sólamente una de las salidas puede estar activa permaneciendo el resto en
reposo.
Cada combinación de las variables de entrada representa un número binario y activa una y sólo una
de las salidas, aquella que corresponde al número decimal equivalente al código binario de entrada.
Una forma de denominar a los decodificadores es haciendo referencia a su número de entradas y

salidas, por ejemplo, un decodificador de 2 entradas y 4 salidas es un decodificador 2:4, un
decodificador de 3 entradas y 8 salidas es un decodificador 3:8. También se pueden denominar a los
decodificadores haciendo referencia sólo al número de entradas.
Algunos de ellos están diseñados especialmente para la activación de visualización (display) del tipo
de siete segmentos. Una aplicación muy popular, son los decodificadores excitadores de
visualizadores o displays (decodificadores BCD a display de 7 segmentos).
Decodificadores
Otros tipos de decodificadores tienen como aplicación fundamental la generación de

funciones lógicas, recibiendo también la denominación de demultiplexores, debido a
que también permiten realizar la función inversa al multiplexor. Los fabricantes los
denominan decodificador/demultiplexor.
Se pueden considerar dos grupos de decodificadores:
No excitadores, generadores de funciones lógicas.

Excitadores, BCD a display de 7 segmentos.
1.- Decodificadores no excitadores:
Realizan la función inversa a los codificadores. Es decir, que son sistemas con un conjunto
de "n" variables binaria de entrada y "2n"variables de salida.
Del conjunto de salidas, sólo una de ellas se puede encontrar activada; la correspondiente
a la combinación binaria de entrada. Así, en resumen, cada combinación de entrada activa
una de las salidas. Operación inversa a la de los decodificadores.
A continuación, se muestra un decodificador de n = 3 entradas y por lo tanto 2n salidas, es
decir, 23 = 8 salidas.
Imaginemos que queremos realizar un circuito de control para un semáforo. El semáforo
puede estar verde, amarillo, rojo o averiado. En el caso de estar averiado, se activará una
luz interna “azul”, para que el técnico sepa que lo tiene que reparar.
A cada una de estas luces les vamos a asociar un número. Así el rojo será el "0", el amarillo
el "1", el verde el "2" y el azul (averiado) el "3".
Para controlar este semáforo podemos hacer un circuito que tenga 4 salidas, una para cada una
de las luces.
Cuando una de estas salidas esté a "1", la luz correspondiente estará encendida. Sin
embargo, ocurre que no puede haber dos o más luces encendidas a las vez. Por ejemplo,
no puede estar la luz roja y la verde encendidas a la vez.
Si utilizamos un decodificador de 2:4, conseguiremos controlar el semáforo

asegurándonos que sólo estará activa una luz en cada momento.
Además, el circuito de control que diseñemos sólo tienen que tener 2 salidas. El
funcionamiento es muy sencillo. Si el circuito de control envía el número 2 (E1 = 1,E2 =
0), se encenderá la luz verde (que tiene asociado el número 2) y sólo esa.
Un decodificador activa sólo una de las salidas, la salida que tiene un número igual al que
se ha introducido por la entrada.
En el ejemplo del semáforo, si el circuito de control envía el número 3, se activa la salida
O3 y se encenderá la luz azul. A la hora de diseñar el circuito de control, sólo hay que tener
en cuenta que cada luz del semáforo está conectada a una salida del decodificador y que
por tanto tiene asociado un número diferente.
Deduciremos la tabla de verdad, utilizando un decodificador de 2:4, como comentamos

anteriormente:
La tabla de verdad es la siguiente:
Las ecuaciones las podemos obtener desarrollando por la primera forma canónica. Puesto
que por cada función de salida sólo hay un ’1’, no se podrá simplificar (No hace falta que
hagamos Karnaugh):
2. Decodificadores excitadores
Estudiaremos el BCD a display de 7 segmentos para explicar estos dispositivos en la
siguiente página.
Decodificador BCD de 7 segmentos.
Este decodificador se aparta de la definición general ya que cada combinación de valores de las
entradas activa varias salidas, en lugar de una sola. Tiene cuatro líneas de entrada en código BCD y
salidas capaces de excitar un display de siete segmentos para representar cualquier dígito de 0 a 9.
De la misma forma que hay dos tipos de decodificadores existen dos tipos de display de 7
segmentos, unos cuyos segmentos se activan con un 1, llamado display de 7 segmentos de cátodo
común, y otro cuyos segmentos se activan con un cero, llamado display de 7 segmentos de ánodo
común. Evidentemente, decodificador y display tienen que ser del mismo tipo para poder ser
conectados.
Los displays de 7 segmentos son dispositivos que se utilizan para visualizar información. Cada
segmento de un display está constituído por un LED que, al activarse, es decir, cuando circula una
corriente a través suyo, se ilumina. El tipo de conexión de estos LED es lo que determina si el display
de 7 segmentos es de ánodo común o de cátodo común.
A continuación se muestra una imagen de lo que sería un decodificador BCD de 7 segmentos, 7447.
Podemos observar que tiene 16 "patillas", de los cuales 4 son entradas, 7 son salidas, 2 son de
alimentación y 3 son de funcionamiento del propio decodificador.
Algunas de las características son:
Salidas activas a nivel bajo.
Entradas de control también activas a nivel bajo:
 LT : Lamp Test.
 RBI: Ripple blanking input.
 BI/RBO: Blanking input / ripple blanking output.
Las salidas pueden controlar directamente un diplay de 7 segmentos en ánodo común.
La tabla de funcionamiento sería:
A continuación se muestra una animación de decodificador BCD de 7 segmentos:
Si queremos conectar varios decodificadores 7447 en cascada para representar números de más de
un dígito, y queremos eliminar la aparición de ceros innecesarios, por ejemplo: 0039 en vez de 39.
Utilizaremos los terminales RBI (entrada de borrado en cascada) y RBO (salida de borrado en
cascada).
Así , el funcionamiento sería:
Si en la entrada se tiene la configuración 0000 y RBI está a nivel bajo (Activa) no se activa
ningún LED en salida, y RBO se pone a nivel bajo. (Observar conexionado y la diferencia
existente con los ceros en posiciones decimales).
Comparadores
Un comparador es un circuito combinacional cuya función es la de comparar dos

magnitudes binarias para determinar su relación.
Existen distintos tipos de comparadores, los que simplemente determinan si dos números
son iguales y los que además, en caso de no serlo, indican cual de los dos es mayor. El
número de bits del comparador indica la longitud de los datos que compara.
La forma de realizar la comparación se inspira en el proceso mental que efectúa cualquier

persona al comparar dos números, es decir, ir comparando sucesivamente los dígitos de
mayor a menor peso de ambos números hasta encontrar dos que sean desiguales.
Los comparadores más comunes son aquellos que permiten comparar dos palabras de 4
bits. Así, si la comparación debe ser entre palabras de 8 bits, lo que hacemos es poner en
cascada dos comparadores de 4 bits.
Comparadores
Normalmente tienen 3 salidas:
A>B, indica que la palabra A es mayor que la B.

A=B, indica que ambas palabras tienen el mismo peso o son iguales.
A<B, indica que la palabra A es de menor peso o menor que B.
Ejercicio 1
Un ejemplo de integrado sería el 7485
Comparadores
En el que podemos observar que tiene 3 grupos de entradas y 3 salidas:
 P0P1P2P3 son bits (de menor a mayor peso) de una de las palabras a comparar.
 Q0Q1Q2Q3 son bits (de menor a mayor peso) de otra palabra a comparar.
 <, =, > son las entradas de control. Se utilizan cuando tenemos que conectar
varios comparadores entre sí, porque la longitud de las palabras es superior a 4
bits.
 P<Q, P=Q, P>Q son las salidas, indican que palabra es mayor o si existe igualdad
entre ellas.
Comparadores
Ejercicio 2
Ejemplo de conexionado entre palabras de 8 bits:
Índice
• Introducción:
– Definición de CLC, Modelo matemático.
– Del transistor a la puerta lógica.
– Puertas Lógicas.
– CLCs jerárquicos.
• Análisis Temporal:
– Tiempo de propagación.
– Glitches.
• Álgebra de conmutación:
– Axiomas y teoremas.
– Expresiones/Circuitos equivalentes.
• Análisis y Síntesis:
– Suma de Minterms.
– Decodificador + OR.
– ROM.
Tema 3: Circuitos Lógicos
47
Combinacionales
Introducción
• Circuito Lógico Combinacional (CLC):
– Definición: circuito encargado de procesar (transformar) las señales
binarias (información digital).
– Se puede representar como una «caja negra» (abstracción) con los
siguientes componentes:
• Una ó más entradas (señales binarias).
• Una ó más salidas (señales binarias).
• Funcionalidad describiendo la relación entre entradas y salidas.
• Timing: determina el retraso entre el cambio de una entrada y la
respuesta de una salida.
* x0, x1, x2, w1 y w2 son señales
x0(t) eléctricas binarias
w0(t) w0(t) = f (x2(t), x1(t), x0(t))
x1(t) CLC únicamente con dos posibles
w1(t) w1(t) = g (x2(t), x1(t), x0(t)) valores: 0 y 1 voltio (1980: 5 v.;
x2(t)
2011: 1 v).
48
Introducción
• Circuito Lógico Combinacional
(CLC):
– Un ejemplo concreto: y(t) X(t) W(t)
x(t) w(t) = F (x(t), y(t)) 0v 0v 0v
w(t) 0v 1v 1v
F
1v 0v 0v
y(t)
Formulación exhaustiva 1v 1v 0v
x(t)
t
y(t)
Respuesta instantánea
t
w(t)
t

49
Combinacionales
Introducción
• Circuito Lógico Combinacional
(CLC):
– Modelado Matemático. Variables
Señales eléctricas binarias x(t), y(t), w(t) Lógicas x, y, w Є
{0,1}
x(t) x
F w(t) F w
y(t) y
w(t) = F (x(t), y(t)) w = F (x, y) func. lógica
Formulación exhaustiva Tabla de Verdad
y(t) X(t) W(t) x y w
0v 0v 0v 0 0 0
0v 1v 1v 0 1 1
1v 0v 0v 1 0 0
1v 1v 0v 1 1 0

50
Combinacionales
Introducción
• Del Transistor a la Puerta Lógica:
– El transistor fue inventado en 1947 por tres físicos
Americanos (John Bardeen, William Shockley,
Walter Brattain) en los laboratorios de Bell
Telephone. Ganaron el premio Nobel de física en
1956 por su hallazgo.
– Esto hizo posible, en 1958, la fabricación del
primer circuito integrado por Jack Kilby en Texas
Instruments (1971, primer microprocesador
comercial, Intel 4004).
– Sin lugar a dudas, estos son algunos de los hechos
más relevantes en electrónica en el siglo XX.

51
Combinacionales
Introducción
• Un poco de Física:
– Para entender cómo funciona un transistor, tendremos que «descender

hasta el átomo» (casi).
– Lo haremos de manera «informal» (lenguaje coloquial).
– Los expertos (Fundamentos Físicos, Tema 5) arrojarán mucha más luz

sobre todo esto.
– Orden lógico (cronológico): Fundam. Físicos -‐> Sistemas Digitales.

52
Combinacionales
Introducción
• El Transistor:
– Dispositivo electrónico que conmuta entre aislante y conductor al aplicar
un nivel de tensión en uno de sus terminales (puerta).
– Esquema Básico:
Drain
Actúa como un circuito cerrado
Gate (conduce) entre Drenador y Fuente si se
aplica una tensión positiva en la Puerta.
Source
–Dos tipos básicos (hay más):

• Transistor Bipolar (BJT): Utilizado ámpliamente en electrónica analógica.
• Transistor de Efecto de Campo (FET, MOSFET, MOS): empleado en electrónica digital
(ICs).

53
Combinacionales
Introducción
• Semiconductores:
– Los transistores MOS se construyen de Silicio, un material Semiconductor.
Cristal de Silicio
e-‐ e-‐
e-‐ El silicio no es conductor, ya que todos
e-‐ e-‐ e- sus electrones de último nivel forman
Si Si Si
e- e-‐ e-‐ ‐
enlaces (no hay e-‐ libres).
‐
e-‐ e-‐ ee-‐-‐ e-‐ e-‐ e-‐

Dopado: Se añaden impurezas al silicio. Si
Si e-‐ e-‐
ee-‐ Si e- añadimos As (grupo V), aparecen e-‐ que
e-‐ ‐
e-
‐ -‐ no forman enlaces, y se mueven
e-‐
A Ssi e-‐ libremente.
e-‐ e-‐ e-‐ e-‐ e-‐
ee-‐-‐ Este tipo de dopantes se denominan tipo-‐
Si eh-‐ Si e-‐
e-‐
Si e-
‐
n.
e- +
‐
e-‐
e- e- e-
‐ ‐ ‐

54
Combinacionales
Introducción
• Semiconductores:
– Los transistores MOS se construyen de Silicio, un material Semiconductor.
Cristal de Silicio
e-‐ e-‐
e-‐ El silicio no es conductor, ya que todos
e-‐ e-‐ e- sus electrones de último nivel forman
Si Si Si
e- e-‐ e-‐ ‐
enlaces (no hay e-‐ libres).
‐
e-‐ e-‐ e-‐ e-‐ e-‐ e-‐

Dopado: Se añaden impurezas al silicio. Si
Si e-‐
Si e-‐
Si e- añadimos As (grupo V), aparecen e-‐ que
e-‐ e-‐ ‐
e-
‐
no forman enlaces, y se mueven
libremente.
e-‐ e-‐ e-‐ e-‐ e-‐ e-‐
Este tipo de dopantes se denominan tipo-‐
S eh-‐ Si e-‐
Si e-
‐
Existen también los dopantes tipo-‐p
n.
+ e-‐
e-‐
e-‐
Bi
e-‐
(B, grupo III), que generan huecos al
e- e- e- tener menos e-‐ en el último nivel.
‐ ‐ ‐

55
Combinacionales
Introducción
• Unión P-‐N, El Diodo:
– La unión de un bloque de silicio tipo-‐n (dopado con As) y uno tipo-‐p se
conoce como diodo. La región tipo-‐p se denomína ánodo y la tipo-‐n
cátodo.
– Su característica principal es que conducen la corriente en un solo sentido.
Mismo potencial
tipo-‐p tipo-‐ eléctrico que la
h+
n
h+
h+ e-
‐
e-
e-
‐
batería
h+
h+ h+
-‐ + e-‐
‐
e-‐ h+ h+ e-‐ h+ h+ e -‐ e-‐ e-‐ e-‐
e- e- e- e- e-‐ e -‐
e-‐ e-‐
‐ ‐ ‐ ‐ h+
e-
h+ h+ e- e- ‐
‐ ‐ h+
+
e-‐ e-‐ e-‐
e-‐
e-‐
POLARIZACIÓN - -‐ +
POLARIZACIÓN INVERSA
DIRECTA
56
Combinacionales
Introducción
• El Condensador:
– Componente eléctrico capaz de almacenar energía mediante un campo
eléctrico.
– Formado por un par de superficies conductoras separadas por un
aislante.
e-‐
h+ e-‐
h+
e-‐
h+ e-e-
‐
‐ e-‐
e- e-‐
h+ ‐
e-
e-
h+ e-‐ ‐
‐
e-
‐
e-‐e-‐ e-‐
-‐
Tema 3: Circuitos Lógicos + e-‐e-‐
57
Combinacionales e-‐
Introducción
• El Transistor MOS (Metal – Óxido – Semiconductor):
– Unión P-‐N-‐P (ó N-‐P-‐N) más un condensador.
– Formado por una puerta de polisilicio (antes metal), una capa de óxido
como aislante y un substrato de silicio dopado. En el substrato, dos
regiones dopadas de forma complementaria se conectan a la fuente y al
drenador.
– Dependiendo del tipo de dopado del substrato, tenemos transistores tipo
nMOS (substrato Vdd tipo-‐p) ó pMOS (substrato tipo-‐n).
gate Si no se aplica tensión en la puerta, la
source drain
unión n-‐p-‐n (doble diodo) no permitirá
que haya corriente entre source-‐drain.
e-‐e-‐
n e-‐ e- e-‐e-‐
e-‐ ‐ channel
e-‐ e-‐
n Aplicando tensión (Vdd) los e-‐ son
p substrate atraídos hacia uno de los bordes del
condensador, creando un canal tipo n
gnd
entre source y drain (conduce).
58
Combinacionales
Introducción
• CMOS: tipos complementarios (nMOS y pMOS):
– Los transistores tipo pMOS funcionan de forma complementaria a los
nMOS.
– pMOS conduce (entre source y drain) cuando no se aplica tensión en la
puerta. Al gate
aplicar tensión, el circuito se abre.
source drain Drain
0 Volts at Gate: OPEN 1 Volt
Gate at Gate: CLOSED
n n
p substrat
gnd e Source nMOS
gate
source drain Drain
0 Volts at Gate: CLOSED 1 Volt
Gate at Gate: OPEN
p p
n substrat
gnd e
Source pMOS
59
Combinacionales
Introducción
• Nuestra primera puerta lógica: Inversor CMOS:
– Formada por un transistor tipo nMOS y otro tipo
A Y
pMOS.
0 1
– Invierte el valor de entrada en la salida. 1 0
VDD VDD VDD
OFF ON
A Y 1 0 0 1
ON OFF
GND GND GND

60
Combinacionales
Introducción
• Del transistor a la puerta lógica:
– Todas las puertas lógicas con las que vamos a trabajar están
construidas interconectando transistores tipo-‐n y tipo-‐p.
– Los transistores también se utilizan para formar otros componentes
Hardware, tales como las memorias RAM.
VDD VDD
A
Y A B Y
B 0 0
0 1
GND 1 0
1 1
GND GND

61
Combinacionales
Introducción
• Puertas Lógicas:
– Son los circuitos combinacionales más simples, con dos entradas y
una salida (exceptuando la puerta NOT).
– Con 2 entradas, encontramos 16 posibles funciones lógicas ().
x X Y f9 f8 f7 f6 f5 f4 f3 f2 f1 f0
f15 f14 f13 f12 f11 f10
0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1
fi w
1 1 0 0 1 1 0 0 1 1 0 0 1 0
y 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 0
w = fi(x, y) 1 1 1 1 1 1 1 1 0 0 0 0 0 0
1 0 x·∙y xⒸy 0 x+y 0
1 or and nand xor not nor 0
1 1 x y x w x 0w 0
w y
1 w=x+y w = !x 0
w = x ·∙ y
*Cualquier circuito combinacional se puede implementar
interconectando adecuadamente puertas NOT, AND y OR
(exclusivamente).
62
Combinacionales
Introducción
• Puertas Lógicas: Expresión Tabla
Lógica de Explicación
Nombre Símbolo
Verdad
x w
x w w = !x La salida es la inversa de la
NOT 0 1
entrada.
1 0
x y w La salida vale 1 cuando todas

x 0 0 0
AND y w w = x ·∙ 0 1 0
las entradas valen 1 (La
y 1 0 0
salida vale 0 cuando alguna
1 1 1 entrada vale 0).
x y w La salida vale 1 cuando

0 0 0
x alguna entrada vale 1 (La
OR w w=x+y 0 1 1
1 0 1 salida vale 0 cuando todas las
y
1 1 1 entradas valen 0).
63
Combinacionales
Introducción
• Reglas de interconexión para puertas
lógicas: 1
– No conectar directamente salidas entre si.
0 0
?
1
1 incoherencia
1
– No dejar entradas sueltas (sin valor). ?

?
1
indecisión
0,1,0... 1,0,1...
– No ciclos.
inestabilidad

64
Combinacionales
Introducción
• Puertas + Interconexión: Nuestro Primer
CLC:
x

65
Combinacionales
Introducción
• Puertas + Interconexión: Nuestro Primer
CLC: Análisis Lógico: dado el esquema de
x
0
un circuito lógico combinacional
0 encontrar la tabla de verdad que
1 especifica su funcionamiento.
0 w x y w
1 0 0 0
0 1
0
1 0
y
0 1 1
Completar
XOR: la salida vale 1 cuando hay un

nú-‐ mero impar de unos en las
entradas.
66
Combinacionales
Introducción
• Ejercicio:
– Encontrar la tabla de verdad del siguiente CLC:
x y z
x y z w0
w1 0 00
0 0 1
0 1 0
0 1 1
w0
1 0 0
1 0 1
w1 1 1 0
1 1 1

67
Combinacionales
Introducción
• Implementando CLCs grandes conectando CLCs más pequeños
(un Sumador):
– Un sumador con propagación de acarreo que sume números de n bits se
puede construir replicando n CLCs que realicen la suma de cada columna de
bits (estos CLCs se denominan Full Adders ó Fa).
y3 x3 y2 x2 y1 x1 y0 x0
X Y x3 x2 x1x0 y3y2y1y0
4 4
Fa Fa Fa Fa
SUMADOR SUMADOR c c c c
(4 bits) (4 bits)
s s s s
4
W w3 w2 w1w0 w3 w2 w1 w0

68
Combinacionales
Introducción
• Implementando CLCs grandes conectando CLCs más pequeños
(un Sumador):
– A su vez, cada Full Adder se construye interconectando CLCs más
simples llamados Half Adders.
– Half Adder: CLC que codifica en binario en número de «unos» en sus
entradas. Se construyen con 2 puertas lógicas (AND y XOR).
xi yi cin
xi yi cin
Ha
c
F
s Ha
a
c
c s
s

69
Combinacionales
Índice
• Introducción:
– Glitches.
– ROM.
70
Combinacionales
Análisis
Temporal
• Completando el modelo de un CLC:
– En los modelos empleados hasta ahora no hemos hablado de
tiempo, hemos considerado que la respuesta de un CLC es
inmediata.
– Los transistores (base de toda puerta lógica y por tanto de todo CLC)
funcionan como interruptores, pero tardan un tiempo en conmutar.
Vin
Vc
+ -
Vin
Vc
‐
time

71
Combinacionales
Análisis
Temporal
• Tiempo de Propagación:
– En un CLC real la respuesta no es inmediata.
– Tiempo de propagación de la entrada e a la salida s (Tpe-‐s): tiempo desde
que se produce un cambio en la entrada e hasta que la salida s se estabiliza
al valor que indica la tabla de verdad para la nueva combinación de los
valores de entrada.
x(t)
x(t)
w(t) t
F
y(t) y(t)
t
x y w
0 0 0 w(t)
0 1 1 Tpy-‐w
t
1 0 0
1 1 0 Tpx-‐w
72
Combinacionales
Análisis
Temporal
• Puertas Lógicas, Modelo Completo:
Nombre Símbolo Exp Lógica T. V.
x w
Not-‐ x w w = !x 0 1 TpNOT= 10 u.t.
1 1 0
x y w
x
0 0 0
And-‐ w w = x ·∙ 0 1 0 TpAND =20 u.t.
y y 1 0 0
2
1 1 1
x y w
0 0 0
x
Or-‐ w w=x+y 0 1 1 TpOR=20 u.t.
y 1 0 1
2
1 1 1
73
Combinacionales
Análisis
Temporal
• Cálculo del Tiempo de Propagación de un CLC: zyx
– Camino de la entrada x a la salida w: trayectoria (recorrido)
abc
de x a w pasando por CLCs interconectados. Pueden existir CLC1
múltiples caminos entre una misma entrada y salida. de
– Camino crítico de la entrada x a la salida w: el camino más f g

CLC2
largo de x a w. La longitud se mide como la suma de los Tp de hi
cada entrada a cada salida de los CLCs atravesados por el
camino.
– Tiempo de propagación de x a w (Tpx-‐w): el tiempo del
camino crítico de x a w.
– Tiempo de propagación de un CLC: el mayor de sus caminos
críticos (analizando todos los posibles pares entrada-‐salida).
w

74
Combinacionales
Análisis
Temporal
• Ejemplo: zyx
– Dado el CLC de la figura, y el Tp de los caminos internos de los CLCs
abc
que lo forman, calcular el camino crítico de dicho circuito: CLC1
de
abc CLC1
a c CLC2
CLC1 e f g
g
de b d CLC2
f h hi
Tp d e Tp= 20
Tp c d
a 20 25 Tp g h
a 10 5
e 7 9
b 10 15 b 5 10
f 13 4
c 15 20
Paso 1: Determinar todos los pares entrada-‐

salida.
Paso 2: Calcular el camino crítico de cada par. w
Paso 3: El camino crítico del CLC es el mayor de P1: x-‐w, y-‐w, z-‐
los calculados en el paso 2. w
75
Combinacionales
Análisis
Temporal
• Ejemplo: zyx
– Paso 2: lo haremos solamente para el par x-‐w:
abc
CLC1
de
f g
A0 CLC2
hi
X c
A1
A2
w

76
Combinacionales
Análisis
Temporal
• Ejemplo: zyx
– Paso 2: lo haremos solamente para el par x-‐w:
abc
20 20 CLC1
de
h A1 A2 W 70
10
f g
e g A0 CLC2
hi
5 20
20
i A2 W 45
X c 20
h A1 A2 W 60 A1
15
5 20
d f
10 20 A2
i A2 W 45
w
20 20 20
A0 A1 A2 W 75

77
Combinacionales
Análisis
Temporal
• Cronogramas:
– Las señales de entada de un CLC serán señales digitales síncronas, que
variarán a medida que avance el tiempo.
– Un cronograma nos permite representar la forma que adquirirá la señal
de salida de un CLC en función de: las señales de entrada, la tabla de
verdad y el tiempo de propagación de cada uno de sus componentes.
x
x y
t
fg
h i
y
t
w
w
t
6
1 2 3 4 5 7 8 9 10 11 12 13 14 15 16 17

78
Combinacionales
Análisis x y
fg
Temporal h i
• Cronogramas
: x w
fg Tp h I
CLC2
f 2 1 t
hi
g 1 3 y
f g h I t
0 0 0 0
h
0 1 1 0
1 0 0 1 t
1 1 0 0
i
t
w
Tp = 2 t
6 12 13 14 15 16 17
1 2 3 4 5 7 8 9 10 11

79
Combinacionales
Análisis x y
fg
Temporal h i
• Cronogramas
: x w
fg Tp h I
CLC2
f 2 1 t
hi
g 1 3 y
f g h I t
0 0 0 0
h
0 1 1 0
1 0 0 1 t
1 1 0 0
i
t
w
Tp = 2 t
6 12 13 14 15 16 17
1 2 3 4 5 7 8 9 10 11

80
Combinacionales
Análisis x y z
Temporal 1
• Cronogramas: una curiosidad, los Glitches:

– Si hay dos caminos don distinto retardo de una misma entrada a 2 2
una misma salida, puede ocurrir que antes de que la salida se
estabilice al valor que indica la T.V. se produzcan pulsos b a
indeseados, conocidos como glitches.
z y x w 2
y
0 0 0 0
w
0 0 1 0
!y
0 1 0 0
0 1 1 1 a
1 0 0 1
1 0 1 1 b
1 1 0 0 t
1 1 1 1 w
t
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17

81
Combinacionales
Análisis
Temporal
• Tiempo de propagación y glitches, ¡un problema a resolver!:
– Si no tenemos en cuenta estos dos problemas, podemos considerar que la
señal de salida de un circuito es correcta cuando todavía no lo es.
– Consideraremos que la señal de salida es correcta pasado el tiempo de
propagación del CLC (camino crítico).
– ¿Cómo? Trabajaremos con circuitos secuenciales síncronos (próximo
tema).
y
w
t
6 7 8 9 10 11 12 13 14 15 16 17
1 2 3 4 5

82
Combinacionales
Índice
• Introducción:
– Glitches.
– ROM.
83
Combinacionales
Álgebra de Conmutación
• Si queremos implementar cierta funcionalidad (qué hace) descrita
por una tabla de verdad, llegar a sintetizar (generar) el circuito con
puertas Not, And y Or sin herramientas puede ser muy complejo.
• Álgebra de Boole (Álgebra de Conmutación): una herramienta

para el análisis y síntesis de circuitos:
– Definida por primera vez en 1854 por George Boole. En 1930, Claude Shannon
observó que las reglas de este álgebra eran aplicables al diseño de circuitos de
conmutación.

84
Combinacionales
• Un álgebra está definida por:
– Un conjunto de elementos K.
– Un conjunto de operaciones Ф que actúan sobre los miembros de K y que
cumplen una serie de propiedades.
• Álgebra de Boole:
– El conjunto K lo forman solo dos elementos {0,1}.
– Tres operaciones (lógicas) {+,*,!} definidas sobre K:
• Una operación unaria (f(x)): Función de Negación ó NOT (!).
• Dos operaciones binarias (f(x,y)): suma (+, OR) y producto (*, AND).
– Estas operaciones cumplen las propiedades conocidas como los
postulados de Huntington.

85
Combinacionales
• Postulados (axiomas) de Huntington:
– Conjunto Cerrado: x·∙y Є K , x+y !x Є K
ЄK ,
– Ley Conmutativa: x+y = y+x ,

x·∙y = y·∙x
– Ley asociativa: (x+y)+z = x+(y+z) , (x·∙y)·∙z = x·∙(y·∙z)
– Ley distributiva: (x+y)·∙z = x·∙z + y·∙z , x+(y·∙z) =

(x+y)·∙(x+z)
– Identidad: x+0=x , x·∙1=x
– Complemento: x+(!x)=1 , x·∙(!x)=0

86
Combinacionales
• Teoremas de 1 variable (demostrados a partir de los
axiomas):
– Elemento Nulo: x+1=1 , x·∙0=0
– Idempotencia: x+x=x , x·∙x=x
– Involución: !(!x) = x
• Teoremas de 2 variables:
– Cobertura: x+(x·∙y) = x [demo: x·∙1+x·∙y = x·∙(1+y) = x]
– Combinación: (x·∙y)+(x·∙!y) = x [demo: (x·∙y)+(x·∙!y)=x·∙(y+!y)=x]
– Morgan: !(x+y+z) = !x·∙!y·∙!z , !(x·∙y·∙z) = !x+!y+!z

87
Combinacionales
• Demostración de Teoremas:
– Además de a través de los axiomas, los teoremas se pueden
demostrar mediante las tablas de verdad de las operaciones NOT,
AND y OR.
– Ejemplo: Teorema de combinación (x·∙y)+(x·∙!y) = x.
NOT AND OR x y x·∙y !y x·∙!y (x·∙y)+(x·∙!

x w x y x y)
0 1 x·∙y 0 0 0 1 0 0
1 0 0 10 00 y 0 1 0 0 0 0
1 0 0
x+y 1 0 0 1 1 1
1 1 1
0 1 1 1 0 0 1
0
0
1 88
Combinacionales
• Ejercicio:
– Demostrar el siguiente teorema, obteniendo la tabla de verdad de cada lado de
la igualdad:
(x+y)·∙(x+z) = x+(y·∙z)
OR
NOT AND
x w x y x
0 1 x·∙y
1 0 0 10 00 y
1 0 0
1 1 1 x+y
0
0
0
Tema 3: Circuitos Lógicos 1

89
Combinacionales
1
• Ejercicio:
– Demostrar el siguiente teorema, obteniendo la tabla de verdad de cada lado de
la igualdad:
(x+y)·∙(x+z) = x+(y·∙z)
x y z A= B= x A·∙B C=x D= C+D
OR x+y +z y·∙z
NOT AND
x w x y x 0 0 0 0 0 0 0 0 0
0 1 x·∙y 0 0 1 0 1 0 0 0 0
1 0 0 10 00 y
0 1 0 1 0 0 0 0 0
1 0 0
1 1 1 x+y 0 1 1 1 1 1 0 1 1
0 1 0 0 1 1 1 1 0 1
1 0 1 1 1 1 1 0 1
0
1 1 0 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1
0
Tema 3: Circuitos Lógicos 1

90
Combinacionales
1
• Puertas AND y OR de n entradas:
– De los teoremas:
• x·∙(y·∙z) = (x·∙y) ·∙z = x·∙y·∙z =x·∙z·∙y = y·∙z·∙x = y·∙z·∙x =
z·∙x·∙y = z·∙y·∙x.
• x+(y+z) = (x+y)+z = x+y+z = x+z+y = … =z+y+x.

91
Combinacionales
• Expresiones/Circuitos equivalentes:
– Reglas de precedencia en expresiones lógicas: () → ! → ·∙ → +
• (x·∙y)+(x·∙z) = x·∙y+x·∙z.
– Expresiones lógicas equivalentes: expresiones que comparten la misma
tabla de verdad (las igualdades de los teoremas):
• Ejemplo: (x·∙y)+(x·∙!y)+y es equivalente a x+y.
– Una expresión lógica especifica un circuito lógico, y viceversa, por
tanto…
– Circuitos
x lógicos
y equivalentes: x y
w w

92
Combinacionales
Índice
• Introducción:
– Glitches.
– ROM.
93
Combinacionales
Análisis y Síntesis
• Análisis de CLCs: a partir del esquema de un CLC, obtener su
tabla de verdad, con el fin de caracterizar el circuito.
• Se suelen emplear los siguientes pasos:
– 1. Del CLC a su expresión lógica directa.
– 2. De la expresión lógica a la tabla de verdad.
Paso 1: Paso 2:
x y x·∙!
y
x y x·∙y x·∙!y (x·∙y)+(x·∙!y)
(x·∙y)+(x·∙! 0 0 0 0 0
0 1 0 0 0
y)
1 0 0 1 1
1 1 1 0 1
x·∙y !y
94
Combinacionales
• ¿Qué hacer cuando la complejidad del circuito crece?:
– Posibilidad 1: hacer la tabla de verdad de cada subexpresión (a la salida de
cada puerta).
x y z
x y z
0 0 0
0 0 1
0 1 0
w0 0 1 1
1 0 0
1 0 1
w1 1 1 0
1 1 1

95
Combinacionales
cada puerta).
x y z x·∙!
y x y z x·∙!y !x·∙y!y+z
0 0 0 0 0 1
0 0 1 0 0 1
0 1 0 0 1 0
w0 0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 1 0 1
w1 1 1 0 0 0 0
1 1 1 0 0 1
!y+z !
x·∙y
96
Combinacionales
cada puerta).
x y z x·∙! x·∙!y + !
y x·∙y x y z x·∙!y !x·∙y!y+z x·∙!y+!x·∙y w1 w0
0 0 0 0 0 1 0 0 0
0 0 1 0 0 1 0 0 0
0 1 0 0 1 0 1 0 0
0 1 1 0 1 1 1 1 1
w0
1 0 0 1 0 1 1 0 1
1 0 1 1 0 1 1 0 1
w1 1 1 0 0 0 0 0 0 0
1 1 1 0 0 1 0 0 0
!y+z !
x·∙y
97
Combinacionales
– Posibilidad 2: Manipular las expresiones para reducirlas a suma de
productos y luego hacer la tabla de verdad.
w0= (x·∙!y + !x·∙y)·∙(!
y+z)
= =
Distributiva
x·∙!y·∙(!y+z)+!x·∙y·∙(!y+z)
x y z w0
Distributiva
x y z 0 0 0 0
x·∙!y·∙!y + x·∙!y·∙z + !x·∙y·∙!y +!x·∙y·∙z 0 0 1 0
=
Idempotencia Complemento 0 1 0 0
0 1 1 1 !
x·∙!y + x·∙!y·∙z +0 +!x·∙y·∙z 1 0 0 1 x·∙y·∙
=
Cobertura 1 0 1 1 z
w0
1 1 0 0
x·∙!y +!x·∙y·∙z 1 1 1 0 x·∙!y
w1

98
Combinacionales
• Ejercicio:
– Repetir el proceso de manipulación de expresiones realizado en la
transparencia anterior, esta vez para la salida w1.
– A la vista de las expresiones obtenidas, ¿podrías dibujar un circuito
equivalente al de la figura que utilice menos puertas lógicas para
su implementación?
x y z
w0
w1

99
Combinacionales
• Ejercicio:
– Repetir el proceso de manipulación de expresiones realizado en la
transparencia anterior, esta vez para la salida w1.
– A la vista de las expresiones obtenidas, ¿podrías dibujar un circuito
equivalente al de la figura que utilice menos puertas lógicas para
su implementación?
w1= !x·∙y·∙(!y+z) = !x·∙y·∙z
x y z x y z
w0
w0
w1
w1

10
Combinacionales 0
• Síntesis de CLCs: a partir de una tabla de verdad, obtener el CLC
que implementa dicha funcionalidad.
• Vamos a aprender tres técnicas sencillas:

– ROM.
• Se trata de técnicas que ofrecen una solución válida, pero no

tiene por qué ser la óptima (mínimo número de puertas lógicas).

10
Combinacionales 1
• Síntesis en suma de Minterms:
– Función Minterm: se trata de una función cuyo valor es 1 para una única
combinación de sus variables de entrada. Para el resto de combinaciones
el valor de la función es 0.
– mi(x2,x1,x0): función minterm i de las variables x2, x1, x0. La salida vale 1 para
la fila i de la tabla de verdad.
x y z lógica
¿Qué expresión m3 corresponde con este minterm? (¿Qué puerta lógica utilizarías
0 0 0 0
para implementarlo?).
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

10
Combinacionales 2
– Función Minterm: se trata de una función cuyo valor es 1 para una única
combinación de sus variables de entrada. Para el resto de combinaciones el
valor de la función es 0.
– mi(x2,x1,x0): función minterm i de las variables x2, x1, x0. La salida vale 1 para
la fila i de la tabla de verdad.
x y z lógica
¿Qué expresión m3 corresponde con este minterm? (¿Qué puerta lógica utilizarías
0 0 0 0
para implementarlo?).
0 0 1 0
0 1 0 0 x0
0 1 1 1 m3(x2,x1,x0) = !x2 ·∙ x1 ·∙ x0
1 0 0 0 m3
x1
1 0 1 0
1 1 0 0 x2
1 1 1 0

10
Combinacionales 3
– Cada fila de la tabla de verdad tiene su propio minterm. La suma de dos
funciones minterm proporciona como resultado una tabla de verdad en
la que son distintas de cero las filas correspondientes a ambos minterms.
– Por tanto, cualquier combinación de 1s y 0s como salida en una tabla de
verdad puede ser implementada mediante suma de minterms.
x y z m0 m1 m2 m3 m4 m5 m6 m7 x y z m2 m5 m2+m5
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0
0 1 0 0 0 1 0 0 0 0 0 0 1 0 1 0 1
0 1 1 0 0 0 1 0 0 0 0 0 1 1 0 0 0
1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0
1 0 1 0 0 0 0 0 1 0 0 1 0 1 0 1 1
1 1 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0
1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0

10
Combinacionales 4
• Ejemplo: Síntesis en suma de Minterms de un
Multiplexor.
Esquema: Paso 1: Paso 2: Paso 3:
Tabla de Minterms Síntesis
X0
Verdad S
W s x1 x0 w X1
0 0 0 0 X0
X1
0 0 1 1 m1=!S·∙!
0 1 0 0 X1·∙X0
S 0 1 1 1
1 0 0 0 m3=!S·∙X1·∙X0
1 0 1 0
Funcionalidad: 1 1 0 1 m6=S·∙X1·∙!
if S=0 then W=X0, 1 1 1 1 X0
else W=X1 m7=S·∙X1·∙X0

10
Combinacionales 5
• Ejercicio 1: sintetizar en suma de minterms un
Demultiplexor.
W0
Verdad
X
W1
Funcionalidad:
if S=0 then
W0=X,
else W1=X

10
Combinacionales 6
• Ejercicio 1: sintetizar en suma de minterms un
Demultiplexor.
W0
Verdad
X S X
X S W0 W1
W1
0 0 0 0 m2(W 0)=!S·∙X
0 1 0 0
S m3(W1)=S·∙
1 0 1 0
X
1 1 0 1
Funcionalidad:
if S=0 then W0=X,
else W1=X

10
Combinacionales 7
• Ejercicio 2: sintetizar en suma de minterms la siguiente
T.V.
Paso 1: Paso 2: Paso 3:
Verdad
x y z w1 w0
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 1 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 0
1 1 1 0 0

10
Combinacionales 8
• Ejercicio 3: dibujar el esquema lógico (suma de minterms)
del siguiente CLC.
x 3 x2 x 1 x0 Tabla de Minterms Síntesis
Verdad
CLC
w
Funcionalidad:
Este CLC detecta,
activando la salida w,
cuando la entrada
de 4 bits se
encuentra
codificando en
binario alguno de los
números naturales 3,
4 ó 13.

10
Combinacionales 9
• Ejercicio 4: implementa, en suma de minterms, un circuito
conversor de números en Signo-‐Magnitud a Complemento a 2
representados con 3 bits.
• Ejercicio 5: la puerta lógica NAND es un tipo de puerta universal, lo

que quiere decir que únicamente con este tipo de puerta se
puede implementar cualquier función booleana. Demuestra dicha
afirmación implementando las funciones NOT, AND y OR con este
tipo de puerta. (utiliza los teoremas del álgebra de Boole como
ayuda).

11
Combinacionales 0
• Síntesis con Decodificador y OR: Implementación
– Un decodificador de n entradas y 2n salidas a2 a1
a0
(Dec-‐n-‐2n) implementa cada uno de los 2n
minterms de n entradas.
d0
Esquema: Tabla de d1
Verdad
a2 a1 a0 d0 d1 d2 d3 d4 d5 d6 d7
0 d0 d2
1 d1 0 0 0 1 0 0 0 0 0 0 0
d3
0 0 1 0 1 0 0 0 0 0 0
a0 2 d2
0 0 1 0 0 0 1 0 0 0 0 0 d4
a1 3 d
1 0 1 1 0 0 0 1 0 0 0 0
3
a2 4 1 0 0 0 0 0 0 1 0 0 0 d5
2 d
5 1 0 1 0 0 0 0 0 1 0 0
d6
4 1 1 0 0 0 0 0 0 0 1 0
6 6
d 1 1 1 0 0 0 0 0 0 0 1 d7
7 d
7
5
Tema 3: Circuitos Lógicos d

11
Combinacionales 1
• Síntesis con Decodificador y OR:
– Utilizando una OR para conectar las salidas del decodificador con la salida del
circuito, podremos implementar cualquier CLC en suma de minterms.
a2 a1 a0
0 d0
1 d1
a0 2 d2
0
a1 3 d3
1
a2 4 d4
2
5 d5
6 d6
7 d7

11
Combinacionales 2
X0
Análisis y Síntesis X1
• Ejemplo: Síntesis en suma de Minterms de un Multiplexor.

S
Tabla de Verdad Minterms Síntesis (suma de minterms)
s x1 x0 w S X1 X0
0 0 0 0
0 0 1 1 m1=!S·∙!
0 1 0 0 X1·∙X0
0 1 1 1
1 0 0 0 m3=!S·∙X1·∙X0
1 0 1 0
1 1 0 1
1 1 1 1 m6=S·∙X1·∙!X0
m7=S·∙X1·∙X0

11
Combinacionales 3
X0
• Ejemplo: Síntesis en suma de Minterms de un

S
Multiplexor.
0
Tabla de Verdad Minterms Síntesis (Decodificador + OR) 1
S X 1 X0 X 0 2
0
X1 3
s x1 x0 w 1
S 4
0 0 0 0 2
5
0 0 1 1 m1=!S·∙!
6
0 1 0 0 X1·∙X0 7
0 1 1 1 m3=!
1 0 0 0 S·∙X1·∙X0
1 0 1 0
1 1 0 1 m6=S·∙X1·∙!
1 1 1 1 X0
m7=S·∙X1·∙X0

11
Combinacionales 4
• Síntesis con ROM:
– ROM (Read Only Memory): Memoria de solo lectura. Circuito en el que
se programa (almacena) una configuración determinada de manera
externa, para generar una funcionalidad específica.
– Principal característica (Frente a RAM): Almacenamiento «No-‐Volatil».
– Tipos de ROM:
• MROM (mask-‐programmed), PROM (programmable): solamente pueden ser
programadas una vez, ni re-‐programadas ni borradas.
• EPROM (Erasable-‐programmable): puede ser borrada y reprogramada, pero de
manera
«externa» (luz ultravioleta).
• EEPROM (electrically Erasable Programmable): puede ser borrada y reprogramada sin
dejar de formar parte del sistema digital en el que se emplea (Flash).

11
Combinacionales 5
• Matriz de Conexiones:
– Elemento clave de la ROM. Toda entrada y salida se pueden conectar a
través de dicha matriz. Los cables de entrada y salida se unen a través de un
elemento denominado «celda», que consiste en un transistor CMOS.
X0
Vdd
X1
Vdd
X2
Vdd
Vbias Vbias Vbias
w0 w1 w2

11
Combinacionales 6
• Matriz de Conexiones:
– Es el elemento programable de la ROM. Se puede configurar la matriz para que
posea celdas solo en aquellas intersecciones que nos interesen. El resto de
intersecciones se pueden dejar «abiertas» (rompemos la comunicación entre
una entrada y una salida determinadas).
Matriz sin programar Matriz Programada
X0
X1 X2

11
Combinacionales 7
• ROM: CLC compuesto por un decodificador de n entradas, una
matriz de tamaño [2nx2n] y una puerta OR de 2n entradas:
– Con esta configuración podemos implementar cualquier función lógica de n
entradas en suma de minterms.
Esquema: (n=2)
Dec
a0
0 Posible
ROM Conexión
a0 a1 0
0
Conexión
a1 1
1 Realizada
1
d
ROM2
3 d

11
Combinacionales 8
X0
• Ejemplo: implementación de un Multiplexor con S

ROM.
Tabla de Esquema: (n=??)
Verdad
s x1 x0 w
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

11
Combinacionales 9
X0
• Ejemplo: implementación de un Multiplexor con S

ROM.
Tabla de Esquema: (n=??) Dec
0
Verdad
1
s x1 x0 w a0 ROM 0 a0
2
0 0 0 0 a1 0
1 3
0 0 1 1 a1 1
a2 4
0 1 0 0 2 2
a2 5
0 1 1 1
1 0 0 0 6
1 0 1 0 d
7
1 1 0 1 0
1 1 1 1 0 0 0

12
Combinacionales 0
• Añadiendo Salidas: ¿qué pasa si el CLC que queremos
implementar tiene más de una señal de salida? (m):
– Con esta configuración podemos implementar cualquier función lógica de n
entradas en suma de minterms.
Esquema: (n=2)(m=3)
ROM
a0
0
a1
1
d0 d1 d2

12
Combinacionales 1
• Añadiendo Salidas: ¿qué pasa si el CLC que queremos implementa
tiene más de una señal de salida? (m):
• – Con esta configuración podemos implementar cualquier función lógica de n entradas en su
de minterms.
Dec
0
• Esquema: (n=2)(m=3)
a0
ROM
a0 a1 0
0
a1 1
1 1
ROM 2
d0 d1 d2
3 d0 d1 d2

12
Combinacionales 2
• Simplificando la representación gráfica de una
ROM: Esquema Interno Simplificado
Dec
0
a0 Dec
0
a0
a1 0 1
0 1
a1
1 2
1 2
3 3
Esquema:
d0 d1 Símbolo ROM
ROM Esquema Interno Completo
a0
0 a0 1 0 0 d d1
a1 0 1 0
1 a1
1 0 1
1 0
d0 d1
d0 d1

12
Combinacionales 3
• Ejercicio: sintetizar, empleando una ROM, el siguiente
CLC:
Tabla de Verdad
Pi Xk Zf An Po Mt
0 0 0 1 1 0
0 0 1 1 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
1 0 1 0 1 0
1 1 0 0 0 1
1 1 1 1 0 0

12
Combinacionales 4

Sesion 03 Circuitos Combinaciones

Cargado por

Copyright:

Formatos disponibles

Sesion 03 Circuitos Combinaciones

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Sesion 03 Circuitos Combinaciones

Cargado por

Copyright:

Formatos disponibles

Sistemas Digitales

Un multiplexor es un circuito combinacional al que entran varios canales de datos, y

Un multiplexor en un circuito combinacional con 2n número de entradas, n entradas de

En un multiplexor, cada combinación posible de las n entradas de selección (son

Para denominar a los multiplexores es habitual hacer referencia al número de entradas

¿Cómo podemos expresar la función de salida F, usando el Algebra de Boole?.

De esta forma, su tabla de verdad será:

El diagrama que se obtiene es el siguiente:

Obteniendo la siguiente expresión:

El concepto de demultiplexor (DEMUX) es similar al de multiplexor, viendo las entradas

Ya comprendemos cómo funcionan los demultiplexores. Si lo aplicamos al mundo de la electrónica, en vez

Cabe recordar, que el número de salidas de un demultiplexor dependerá del número de

Obteniendo las siguientes ecuaciones:

Los codificadores nos permiten “compactar” la información, generando un código de

Las ecuaciones las obtenemos siguiendo el mismo método de siempre:

Una forma de denominar a los decodificadores es haciendo referencia a su número de entradas y

Otros tipos de decodificadores tienen como aplicación fundamental la generación de

Se pueden considerar dos grupos de decodificadores:

No excitadores, generadores de funciones lógicas.

Si utilizamos un decodificador de 2:4, conseguiremos controlar el semáforo

Deduciremos la tabla de verdad, utilizando un decodificador de 2:4, como comentamos

Decodificador BCD de 7 segmentos.

A continuación se muestra una animación de decodificador BCD de 7 segmentos:

Un comparador es un circuito combinacional cuya función es la de comparar dos

La forma de realizar la comparación se inspira en el proceso mental que efectúa cualquier

Normalmente tienen 3 salidas:

A>B, indica que la palabra A es mayor que la B.

En el que podemos observar que tiene 3 grupos de entradas y 3 salidas:

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

– Para entender cómo funciona un transistor, tendremos que «descender

– Lo haremos de manera «informal» (lenguaje coloquial).

– Los expertos (Fundamentos Físicos, Tema 5) arrojarán mucha más luz

– Orden lógico (cronológico): Fundam. Físicos -­‐> Sistemas Digitales.

Tema 3: Circuitos Lógicos

–Dos tipos básicos (hay más):

Tema 3: Circuitos Lógicos

e-­‐ e-­‐ ee-­‐-­‐ e-­‐ e-­‐ e-­‐

Tema 3: Circuitos Lógicos

e-­‐ e-­‐ e-­‐ e-­‐ e-­‐ e-­‐

Tema 3: Circuitos Lógicos

GND GND GND

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

x y w La salida vale 1 cuando todas

x y w La salida vale 1 cuando

– No dejar entradas sueltas (sin valor). ?

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

XOR: la salida vale 1 cuando hay un

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

– Camino crítico de la entrada x a la salida w: el camino más f g

Tema 3: Circuitos Lógicos

Paso 1: Determinar todos los pares entrada-­‐

Tema 3: Circuitos Lógicos

Tema 3: Circuitos Lógicos

– Orden lógico (cronológico): Fundam. Físicos -‐> Sistemas Digitales.

e-‐ e-‐ ee-‐-‐ e-‐ e-‐ e-‐

e-‐ e-‐ e-‐ e-‐ e-‐ e-‐

Paso 1: Determinar todos los pares entrada-‐