Ministre de lEnseignement Suprieur de la Recherche Scientifique et de la Technologie

Institut Suprieur des Etudes Technologiques de Kasserine

Dpartement Gnie Electrique

TP N2

Les circuits combinatoires

Prpars par :

RKHISSI YOSRA
MHAMDI TAOUFIK
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

TP-II: LES CIRCUITS COMBINATOIRES

Objectifs
Ce TP pour objectifs:
- Cbler un comparateur, un codeur et un dcodeur partir des portes logiques de
base
- Connecter et comprendre le fonctionnement des circuits intgrs suivants : 7485,
74147, 7442 et 7448.
- Remplir les tables de vrit et indiquer les tats de sorties des comparateurs, codeurs
et dcodeurs utiliss au cours de ce TP.

A. Le circuit comparateur
1. Etude thorique
Un comparateur binaire un bit possdes deux entres A et B et trois sorties possibles :
A>B, A=B et A<B comme lindique la figure 2.1.

Fig. 2-1 : Comparateur

Dans cette application, on utilise le circuit TTL 7485 qui est un comparateur de deux
nombres binaires 4 bits A (A3,A2,A1et A0) et B(B3,B2,B1et B0) comme indiqu dans
la Fig 2.1 (b) dont le schma interne est illustr par la Fig 2.1 (a)
Chaque bit est reprsent par son poids : 2 0 pour A0, B0, 2 1 pour A1, B1 et 2 2 pour A2,
B2, 2 3 pour A3, B3.

RKHISSIY.&MHAMDIT. Page1
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Fig. 2-2 : Comparateur 4 bits

Ainsi, on peut comparer des nombres de 8, 12, 16 bits....
Le brochage de ce circuit est donn la figure 2-3, tandis que la figure 2-4 reprsente son
schma logique.

Fig. 2-3 : Brochage du circuit intgr 7485

De plus, il dispose de 3 entres notes A = B, A > B et A < B qui autorisent la mise en
cascade de plusieurs circuits comparateurs du mme type.

RKHISSIY.&MHAMDIT. Page2
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Fig. 2-4 : Schma logique du circuit intgr 7485

La table de vrit Tableau I met en vidence l'action des entres A > B, A < B et A = B.

Tableau I : Table de vrit du circuit intgr 7485

Si l'on souhaite que la sortie A = B passe l'tat 1 chaque fois que les deux
nombres binaires sont gaux, il suffit de porter l'entre A = B l'tat 1, l'tat des
entres A < B et A > B n'ayant alors pas d'importance.

RKHISSIY.&MHAMDIT. Page3
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Si l'on souhaite que la sortie A > B passe l'tat 1 galement dans le cas o les
deux nombres binaires sont gaux, il suffit de porter l'entre A > B l'tat 1 et de porter
les entres A < B et A = B l'tat 0.
Dans cette configuration de l'tat des entres A > B, A < B et A = B, la sortie A > B est
l'tat 1 lorsque le nombre binaire A est suprieur au nombre binaire B ou quand ces deux
nombres sont gaux. Elle indique donc si A B.
De mme, en portant l'entre A < B l'tat 1 et les entres A > B et A = B l'tat 0,
la sortie A < B indique le nombre binaire A est infrieur ou gal au nombre binaire B.

En mettant en srie deux comparateurs 7485, on peut comparer deux nombres de 8 bits.
Il suffit de relier la sortie A = B du premier comparateur l'entre correspondante du
second et de faire de mme avec les sorties A > B et A < B. Les liaisons effectuer sont
indiques la figure 2.

Fig. 2-5 Mise en cascade de deux circuits intgr 7485

Ainsi, on compare le nombre A form des 8 bits A7 A0 (A7 = MSB et A0 = LSB) et le

nombre B form des 8 bits B7 B0 (B7 = MSB et B0 = LSB).
Le premier circuit compare les poids faibles de A avec le poids faibles de B. Le rsultat
de cette comparaison est transmis aux entres A < B, A = B et A > B du deuxime circuit.
Celui-ci compare les poids forts de A avec les poids forts de B et, en fonction du rsultat
de la comparaison des bits de poids faibles de A et B, indique sur ses sorties A > B, A =
B et A < B le rsultat de la comparaison des nombres A et B.

2. Matriel utilis
DLLT-1300 Digital Logic Lab Trainer; Module DLLT-EM02: Assembled Logic
Circuits (1) Experiment

RKHISSIY.&MHAMDIT. Page4
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

3. Manipulation
a - Comparateur construit par des fonctions logiques
1. Cbler le circuit de la Figure. 2-6 (a) comme le montre la figure. 2-6 (b).

Fig. 2-6: Comparateur un bit

2. Connecter les entres A et B au interrupteurs SW1 et SW2. Brancher F1, F2 et F5
L1, L2 et L3 respectivement.
3. Complter le Tableau II en indiquant ltat des sorties F1, F2 et F5.

Tableau II

b - Comparateur construit par le circuit TTL 7485

1- Connecter les entres cascadables A>B SW1 et F1; A=B SW2 et F2; A<B SW3
et F3. Connecter les entres A1 A4 et B1 B4 du CI 7485 aux Interrupteurs de la
maquette DLLT -1300
3- A1 A4 reprsentent le nombre A, et B1 B4 reprsentent le nombre B. Complter
alors le tableau de comparaison suivant dans le cas ou les deux mots A et B sont gaux.

RKHISSIY.&MHAMDIT. Page5
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Tableau III
4- Mettre SW3 0; Sw2 1 et SW1 0. Observer et noter les sorties du comparateur
dans les conditions suivantes des mots A et B :
(1) A>B
(2) A=B
(3) A<B
5- Dbrancher A1~ A4 et B1~ B4 des Interrupteurs puis les connecter aux DIP Switch
DIP1.0 ~ DIP1.3 et DIP2.0 ~ DIP 2.3 respectivement. Refaire la question 4 et conclure.

B. Le circuit Codeur
1. Etude thorique
Un codeur ou encodeur est un circuit logique qui possde 2N voies dentres dont une seule
est active et N voies de sorties comme illustr sur la figure 2-7.

Fig. 2-7 : Codeur

Codeur de priorit
Cest un dispositif qui ralise le codage du numro le plus lev dans le cas ou plusieurs
entres seraient actionnes.
Le circuit 74147 est un codeur de priorit BCD 9 entres et 4 sorties. La priorit est tablie
en ordre dcroissant cest dire que lentre 9 a la priorit la plus leve tandis que lentre 1
a la priorit la plus faible.
Le tableau VI reprsente une partie de la table de vrit du codeur 74147 :

RKHISSIY.&MHAMDIT. Page6
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Tableau IV : Fonctionnement du codeur 74147

Les entres et les sorties sont actives ltat bas.

Dans le cas ou, par exemple, lentre 8 est active et lentre 9 inactive, lentre 8 a la
priorit. On aura alors la sortie le nombre 8 affich en BCD.

2. Matriel utilis
DLLT-1300 Digital Logic Lab Trainer; Module DLLT-EM05: Assembled Logic
Circuits (4) Experiment Module

3. Manipulation
a- Construction dun codeur 4--2 laide de portes logiques
1. Etablir le schma de la figure 2.8. .Reproduire les squences de la table de vrit et noter
les tats des sorties sur la table V. Quel est le type de conversion ralis ?

Fig. 2-8 : Module DLLT-EM05 : Circuit a

RKHISSIY.&MHAMDIT. Page7
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Tableau V
2. Etablir le schma de la figure 2.9. Reproduire les squences de la table de vrit et noter les
tats des sorties sur la table VI.

Fig. 2-9 : Module DLLT-EM05, circuit a

Tableau VI

RKHISSIY.&MHAMDIT. Page8
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

3. Comparer ltat des sorties dans chacun des tableaux V et VI. Quelle est la diffrence ?

b- Construction dun codeur 10--4 avec des circuits intgrs TTL

1. On va travailler avec le circuit intgr 74147 (U7) comme illustr sur la figure 2.10.

Fig. 2-10 : DLLT-EM06, circuit a

Reproduire les squences de la table de vrit et noter les tats des sorties sur la table VII.

Tableau VII
2. Indiquer et Interprter ltat des sorties dans le cas ou A1=A2=A3=A4=0 et A5=A6=A7=A8=
A9=0 ?

C. Circuit Dcodeur
1. Etude thorique
1.1. Dfinition
Un codeur est un circuit numrique qui possde N entres et 2N sorties. Pour chacune des
combinaisons possibles des entres, seule une ligne de sortie est valide. Les dcodeurs sont
souvent dots dune ou plusieurs entres de validation E qui servent valider son
fonctionnement. Le schma dun dcodeur N bits dentre est donn par la figure suivante :

RKHISSIY.&MHAMDIT. Page9
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Fig. 2-11 : Schma fonctionnel dun dcodeur

1.2. Dcodeur BCD-7 segments 7448
Ce dcodeur dispose, comme illustr sur la figure 2.12 de :
- Variables d'entre:
D, C, B et A, constitutifs d'un nombre binaire cod en BCD o D est le bit le plus
significatif de poids 23, tandis que celui le moins significatif a un poids de 20.
LT: entre de test de l'tat des segments
RBI: entre de blanchiment des zros pas significatifs.

- Variables de sortie:
7 variables de "a" "g" correspondant aux 7 segments,
RBO: sortie de blanchiment des zros pas significatifs des dcades infrieures.

- Remarque :
Les entres supplmentaires sont prvues pour :
LT ou lamp test qui permet de vrifier le fonctionnement de l'afficheur en allumant
tous les segments si BI est l'tat 1.
BI / RBO ou blanking input qui permet l'effacement des segments de l'afficheur
quelque soit l'tat des autres entres.
RBI ou ripple blanking input qui permet l'effacement des 0 gauche si A, B, C, D
sont 0.

- Etude de la table de vrit:

a- Test des segments:
La variable LT est prioritaire sur toutes les autres variables d'entre; elle est active l'tat 0.
Quel que soit l'tat des autres variables d'entre, toutes les sorties 7 segments sont mises l'tat
1 (clairement).
b- Blanchiment des zros:

RKHISSIY.&MHAMDIT. Page10
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

La variable RBI permet, lorsqu'elle est active, c'est dire l'tat logique 0, d'effacer le chiffre
zro sur l'afficheur, et lui seul.
La variable de sortie RBO passe alors l'tat 0, dans le but de commander l'entre RBI du
dcodeur suivant, cela afin d'effacer en cascade les zros pas significatifs, de l'afficheur de
poids le plus fort l'afficheur de poids le plus faible.
c- Dcodage BCD/7segments:
Le dcodage est assur de sorte que le circuit intgr fournisse un code 7 segments pour
chaque nombre binaire de 0 9. Aussi pour les nombres de 10 15, certains signes particuliers
sont dfinis, bien qu'ils ne prsentent aucune utilit.

Fig. 2-12 : Brochage dun dcodeur BCD-7segments de type 7448

2. Matriel utilis
DLLT-1300 Digital Logic Lab Trainer; Module DLLT-EM04: Assembled Logic Circuits (3)
Experiment Module et DLLT-EM05 : Assembled Logic Circuits (4) Experiment Module.
3. Manipulation
a- Construction dun dcodeur 2--4 avec des portes logiques
1. Etablir le schma de la figure 2.13 et reproduire les squences de la table de vrit et noter
les tats des sorties sur la table VIII. Est il possible d utiliser ce circuit pour faire fonctionner
un circuit parmi dautres ?

Fig. 2-13 : Module DLLT-EM05, circuit c

RKHISSIY.&MHAMDIT. Page11
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Tableau VIII
b- Construction dun dcodeur 4 10 avec des circuits intgrs
1. Le circuit intgr U10 (7442) du module DLLT-EM04, comme le montre la figure 2.14, est
un dcodeur BCD-Decimal.

Fig. 2-14 : Module DLLT-EM04, circuit c

Connecter les entes A1, B1, C1, D1, respectivement, aux sorties BCD du DIP Switch "1",
"2", "4", "8".
Les DIP Switchs permettent de convertir un nombre dcimal en code BCD.
Reproduire les squences de la table de vrit et noter les tats des sorties sur le tableau IX.

Tableau IX
c- Dcodeur BCD-7-Segment
La figure 2.15 montre un dcodeur de type 7448 et un afficheur 7segments :

RKHISSIY.&MHAMDIT. Page12
AtelierSystmeLogiquesDpartementGnieElectriqueKasserine

Fig. 2-15 : Module DLLT-EM05, circuit b

1. Connecter les entres A, B, C, D de U5 (7448) respectivement aux Interrupteurs SW3, SW2,
SW1, SW0. Connecter "RBI" et "LT" aux interrupteurs et "BI/RBO" la led L0. Mettre DIP
"RBI" et "LT" "1".

2. Reproduire les squences de la table de vrit du tableau X et observer les sorties de

lafficheur 7 segments. Est il possible d afficher le nombre 10 et comment ?

3. Mettre et "LT" "0" et garder "RBI" ltat "1". Refaire ltape 2. Quelles sont les
diffrences par rapport ltape 2?

Tableau X
4. Mettre "RBI" "0 et "LT" "1". Refaire ltape 2. Comparer ltat des sorties par rapport
ltape 2 quand DCBA=0000-1001. Est ce que les sorties sont diffrentes ?

RKHISSIY.&MHAMDIT. Page13