Scribd Logo
Importer

Bienvenue sur Scribd !

  • 1K vues

    Corrigé TD 154

    Transféré par

    MBADJOUN Daniel

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd

    Corrigé TD 154

    Transféré par

    MBADJOUN Daniel
    1K vues3 pages

    Copyright

    © © All Rights Reserved

    Formats disponibles

    PDF, TXT ou lisez en ligne sur Scribd

    Avez-vous trouvé ce document utile ?

    Ce contenu est-il inapproprié ?

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    1K vues3 pages

    Corrigé TD 154

    Transféré par

    MBADJOUN Daniel

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    sur 3

    Etablissement : ISET-Charguia Département : Technologies de l’Informatique

    Matière : Architecture des ordinateurs Année Universitaire : 2012- 2013 (Semestre2)

    Corrigé TD n° 1 : Les mémoires


    Exercice 1 :
    Soit la mémoire représentée par le schéma suivant :

    1) La mémoire comporte 11 broches d’adresses :


    A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10
    0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1

    Un bit a 2 états 0 ou 1. On peut distinguer 211 adresses. On peut donc adresser 211= 2048
    mots mémoire.

    2) La taille du mot mémoire correspond au nombre de fils de données, ici 8 fils. Il s’agit de
    mots de 8 bits.
    3) Capacité de cette mémoire :
    On désigne par NbMM : Nombre de mots mémoire
    TMM : Taille du mot mémoire
    NbMM * TMM = 211 * 23 = 214 bits = 16 Kbits = 2 Ko
    4) De quel type de mémoire s’agit-il ? Justifiez.
    La présence des broches d’adresse indique que c’est une mémoire à accès directe.
    La broche WE indique qu’il est possible d’écrire en mémoire.
    Il s’agit donc d’une RAM

    Exercice 2 :
    Taille de la MC TMC = 64Kbytes. Taille du bus de données TBD = 8 bits.
    1) Taille d’un mot mémoire :
    TMM = TBD = 8 bits
    2) Nombre de mots adressables
    NbM = TMC / TMM = (26*210*23) / 23 = 216 mots
    3) Ta taille minimale d’un bus d’adresses

    Corrigé TD 1 : Les mémoires 1


    NbM <= 2TBA or NbM = 216  TBA minimal = 16 bits.
    4) Plus grand nombre décimal pouvant être sauvegardé dans un mot mémoire
    Un mot mémoire a une taille de 8 bits  le plus grand nombre pouvant être sauvegardé est
    (11111111)2 = 255

    Exercice 3 :

    Soit une mémoire ayant les caractéristiques suivantes :


    - Le plus grand nombre hexadécimal pouvant être placé dans un mot mémoire est « FFFF »
    - La capacité mémoire est de 256 Méga bits
    1) Nombre d’entrées de données de cette mémoire
    Le plus grand nombre hexadécimal pouvant être placé est FFFF = (1111 1111 1111 1111)2
    écrit sur 16 bits, donc, cette mémoire possède 16 entrées.
    2) Nombre de bits réservés à l’adressage
    NbMM = taille mémoire / taille mot mémoire = (28 *220)/24 = 224.
    NbM <= 2bits adressage = 224  24 bits d’adressage
    Adresse du dernier mot mémoire : 224 -1 ou (FFFFFF)16
    3) La mémoire est extensible jusqu’à 1 Giga bits.
    a. Nombre total des mots mémoire après l’extension de cette dernière.
    NbMM = Taille mémoire après extension / taille mot mémoire
    = 230 / 24 = 226
    b. Nombre de bits réservés à l’adressage (après extension)
    NbM <= 2bits adressage = 226  26 bits d’adressage
    c. Plage d’adresses de cette mémoire après extension :
    Plage d’adresses de toute la mémoire : 0  226 -1 : 0  3FFFFFF
    Plage d’adresses de la mémoire ajoutée : 224  226 -1: (1000000)16 (3FFFFFF)16

    Exercice 4 :
    Un microprocesseur a un bus d’adresse de 20 bits et un bus de données de 8 bits.
    (00000) 16

    ROM
    (03FFF)16

    (0A000)16

    DRAM
    (0BFFF)16

    Corrigé TD 1 : Les mémoires 2


    1) Espace adressable du processeur.
    20 bits d’adresse  220 adresses possibles  espace adressable : 220 mots
    La figure suivante illustre la mémoire d’un système formée par une ROM et une DRAM.
    La ROM est située entre les adresses 0x00000 et 0x03FFF
    La DRAM est située entre les adresses 0xA0000 et 0x0BFFF.
    2) Nombre de bits permettant d’adresser la ROM :
    Plage d’adresses : 0x00000 à 0x03FFF  (03FFF)16 – (00000)16 = (3FFF)16
    = (11 1111 1111 1111)2
    = 214 -1
    14 bits permettent d’adresser la mémoire.
    3) Capacité de la ROM
    Comme les adresses des mots mémoire de la ROM varient de 0 à 214 -1, la ROM comprend
    214 mots mémoire
    Capacité ROM = Nombre de mots mémoire * taille mot mémoire
    = 214 * 8 = 217 bits = 128 Kbits = 16 Ko.
    4) Quelle est la capacité de la RAM
    Nombre de mots mémoire de la RAM :
    (0BFFF)16 – (0A000)16 +1 =(1FFF)16 +1 = (1 1111 1111 1111)2 +1 = 213
    Taille RAM = Nombre mots mémoire * taille mot mémoire
    = 213 * 8 = 216 bits = 64 Kbits= 8 Ko
    5) Le cycle mémoire de la DRAM est de 320 ns. Débit de cette DRAM.
    Débit = Taille mot mémoire / cycle mémoire = 8/ (320* 10-9) = 25 *106 bit /s
    = 25 MégaBits /s

    Corrigé TD 1 : Les mémoires 3

    Vous aimerez peut-être aussi