Chapitre 3

29

Les Circuits Combinatoires

I. Introduction ………………………………………………………...……………………………….....…………..… 31

II. Additionneurs ……………………………………………………………………...….............…………………… 31

III. Soustracteur ……………………………...……………………………………..………………..….……...…….…. 33

IV. Comparateur …………………………….……………………………………..………………..….……...…….…. 34

V. Multiplexeur (Mux) / Démultiplexeur (DMux)……………………….. 37

VI. Décodeurs / Codeurs / Transcodeur………………………………..……...….………. 39

30
Chapitre 3. Logique Combinatoire A.U. 2019-20

I. Introduction

Un circuit combinatoire possède un certain nombre d’entrées et un certain nombre de sorties. Les sorties
sont reliées aux entrées par des fonctions logiques. L’aspect temporel n’intervient pas, contrairement aux
circuits logiques séquentiels.
31
Les circuits combinatoires sont établis à partir d’une opération appelée synthèse combinatoire. Cette
synthèse est définie comme étant la traduction d’une fonction logique, à partir d’un cahier des charges, en un
schéma. Diverses méthodes de synthèse sont possibles ; elles diffèrent sur la forme de la fonction utilisée
(canonique ou simplifiée), sur le type des opérateurs ou des circuits intégrés choisis, et sur la technique de
découpage fonctionnel employée.
Dans cette partie, nous allons étudier quelques grandes circuits combinatoires couramment utilisées.

II. Additionneur

Nous allons dans cette section voir comment construire un circuit pour l'addition de 2 nombres en binaire.
Ce circuit étant assez complexe, nous allons le réaliser en plusieurs étapes :
 Le demi-additionneur fera une simple addition de deux bits.
 L’additionneur complet devra ajouter à cette addition celle d'un report précédent.
 Enfin nous assemblerons n additionneurs pour faire l'addition de nombres de n bits.

II.1. Demi-Additionneur (Half Adder)

Le demi-additionneur effectue la somme de deux bits. S est la somme et R le report (carry). Le demi-
additionneur ne tient pas compte d’une retenue antérieure.

Table de vérité : Equations de sortie : Logigramme :

A B R S R  A.B A
S
0 0 0 0 S  A.B  A.B  A  B
0 1 0 1
R
1 0 0 1 B
1 1 1 0

Ce schéma n'est cependant pas suffisant pour réaliser la somme de nombres de plusieurs bits. Car il ne
prend pas en compte une éventuelle retenue provenant du résultat de l’addition des 2 bits de rang directement
inférieur.

On voit bien que l’addition arithmétique sur 1 bit s’apparente au OU Exclusif.

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

II.2. Additionneur complet (Full Adder)

II.2.1 Addition complète sur 1 bit
Pour tenir compte du report précédent, il faut prévoir un circuit avec 3 entrées et 2 sorties.
Un additionneur complet comporte donc 3 entrées : les deux bits à additionner et , et la retenue issue
de l’addition de deux bits de rang inferieurs (dite entrante), .
Il possède 2 sorties : la somme et la retenue sortante .
32
Table de vérité : Equations de sortie :

ai bi ri-1 Ri Si
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Logigramme :

ai
Si

bi Ri
ri-1

 Remarque 3.1 :
Cette structure montre la possibilité de réaliser un additionneur complet à partir de deux demi-
additionneurs et d'une porte "OR".
L'additionneur complet est le circuit de base pour effectuer la somme de nombres de plusieurs bits.
On peut représenter ce circuit sous la forme d’une boite noire :

ai Si
Additionneur
bi
complet
ri-1 Ri

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

II.2.2 Addition de deux nombre binaires de n bits

L’addition de deux mots de n bits nécessite n additionneurs. La retenue se propage des éléments
binaires de poids le plus faible vers les éléments binaires de poids le plus fort. Le schéma suivant présente un
exemple d’un additionneur de mots de 4 bits :
an-1 bn-1 a2 b2 a1 b1 a0 b0

a b R a b R a b R a b R 0 Additionneur 33
Complet
R’ S R’ S R’ S R’ S 1 bit

Rn-1 Sn-1 … S2 S1 S0 Résultat final

L’entrée de retenue du premier additionneur (R-1) est mise à 0. La sortie de retenue du dernier additionneur
(R3).
Cette architecture est intéressante d’un point de vue matériel car elle est répétitive. Par contre, le résultat
obtenu dépend du nombre d’additionneurs donc de la taille des mots à additionner. La retenue R0 est délivrée
après la première addition et ainsi de suite.

III. Soustracteur

III.1. Principe
Jusqu'à maintenant, nous n'avons traité que les nombres positifs. On pourrait imaginer de traiter les
nombres négatifs en ajoutant un signe moins devant ; comme ce qu’on fait d'habitude pour les décimaux mais
malheureusement l'informatique, qui ne connaît que les 1 et les 0, traite les nombres négatifs différemment.
On peut en revanche penser à transformer l'opération de soustraction en une simple opération d'addition
binaire, en utilisant un codage en complément à 2 pour les nombres négatifs.

III.2. Complémentation à 1 (CA1)

En décimal, on peut former le complément à 9 d'un nombre quelconque en remplaçant chaque chiffre
de ce nombre par sa différence avec 9.

Exemple. Le complément à 9 de 16 est 83.

En binaire, on forme le complément à 1 d'un nombre en remplaçant chaque chiffre de ce nombre par sa
différence avec 1 en remplaçant les 1 par des 0 et réciproquement.

Exemple. Le complément à 1 de 10100 est 01011.

III.3. Complémentation à 2 (CA2)

Pour former le complément à 10 d'un nombre décimal, on remplace le chiffre des unités par sa
différence avec 10 et les autres chiffres de ce nombre par leur différence avec 9. On peut déduire donc que le
complément à 10 d'un nombre s'obtient en ajoutant 1 au complément à 9.

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

Exemple. Le complément à 10 de 16 est 84.

On va utiliser la règle ci-dessus pour former le complément à 2 d'un nombre binaire en ajoutant 1 au
complément à 1.

Exemple. Le complément à 2 de 10100 est 01011+1=01100.

III.4. Soustraction par complémentation à 2

34
Pour faire la soustraction, on fait appel au complément à 2 pour les nombres négatifs afin de pouvoir
transformer l’opération de soustraction en une addition :

III.4.1 Soustraction décimale

Soit à faire la soustraction décimale suivante 574 – 391 (= 183)

On a 391 = 1000 – 609, donc 609 est le complément à 10 de 391, on peut écrire ainsi 574 - 391 = 574 - (1000
- 609) = 574 + 609 – 1000 = 183.

L’opération qu’on a effectuée s’écrit donc comme suit :

A – B = A + CA10(B) – (puissance de 10 immédiatement supérieure à A)

Remarque importante :
Au lieu de soustraire 1000, il aurait suffi de négliger la dernière retenue dans le résultat.
En effet 574 + 609 = 1183= 183 si on néglige le 1 de gauche

III.4.2 Soustraction binaire

Pour maintenant effectuer l’opération de soustraction en binaire, on suit la même procédure décrite ci-dessus.
On aura donc :
A – B = A + CA2(B) – (puissance de 2 immédiatement supérieure à A)

Exemple. 1110 - 1001 = 1110 + 0111 = 10101 = 0101

IV. Comparateur

Les comparateurs logiques dits aussi circuits d'identification permettent de comparer deux nombres A et
B de n bits. En général, le résultat de la comparaison est fourni sur 3 sorties :

,
,
.

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

Deux nombres et sont égaux si tous les bits du même poids sont égaux.

IV.1. Comparateur élémentaire de deux nombres de 1 bits

Etudions un circuit de comparaison entre deux bits :

Table de vérité : Equations de sortie : Logigramme :

35

S  a.b
S  ab
S   ab  ab  a  b  S  S

IV.2. Comparateur de deux nombres de n bits

 Principe et organigramme :
Prenant l’exemple de deux nombres A et B de deux bits : A = a1a0 ; B = b1b0
La démarche de comparaison est la suivante :

Non
a1> b1

Oui Non
a1< b1

Oui Non
a0> b0

Oui Non
a0< b0

Oui

A>B A<B A=B

On commence par comparer les bits de poids forts et on ne passe aux bits de poids Inférieur qu’en cas
d’égalité.

La cellule de base de comparaison doit donc disposer d’entrées permettant la prise en compte du résultat
de la comparaison des bits de poids inférieur.

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

a b

Comparateur a b
S< S= S>
I<
I= Comp. complet
I<
I>
I= Circuit Comb. 36
I> fi fe fs
fi fe fs

- I< ; I= et I> : Entrées recevant le résultat de la comparaison des bits de poids inférieur.
- D’après l’organigramme, les entrées I< ; I= et I> ne sont prises en compte qu’on cas d’égalité des bits de
poids supérieur (S= = 1). Dans ce cas leur état est directement transmis vers les sorties fi ; fe et fs.

Table de vérité :
a b S> S= S< I> I=fS I<
fe fi
1 0 1 0 0 X X X 1 0 0
0 1 0 0 1 X X X 0 0 1
0 0 1 0 0 1 0 0
0 1 0 0 1 0 0 1 0
1 1 0 0 1 0 0 1
- A partir de la table de vérité, on déduit les équations de sorties : fs ; fe et fi.
f s  S  S  I 
fe  S I 
f i  S  S  I 

Exemple 3.1 :

Comparaison de deux nombres de 4 bits

Le comparateur 4 bits sera réalisé par la mise en cascade de 4 comparateurs de 1 bit. Le résultat de la
comparaison est recueilli sur la sortie du dernier comparateur :

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

V. Multiplexeur/ Démultiplexeur

V.1. Multiplexeur
Un multiplexeur (Mux) est un circuit à 2n entrées d’informations, n entrées de sélection, et une sortie
unique. Il permet l’aiguillage (par la commande de n entrées d’adresse) de l’une de ces entrées vers la sortie.

37

- La relation entre le nombre des entrées de données et des entrées d’adressage est : N=2n

Exemple 3.2 : Multiplexeur 2  1 : Table de vérité : Equation de S :

A0 S
0 D0
1 D1

De façon générale, la sortie d’un multiplexeur à n entrées d’adresses s’exprime en fonction des entrées de
données Di et des mintermes mi sur les entrées d’adresses :

V.2. Démultiplexeur
Il joue le rôle inverse d’un multiplexeur, il permet de faire passer une donnée dans l’une des 2n sorties
selon les valeurs des entrées de commandes ou d’adresses (n entrées d’adresses).
Le module sélection ou adressage joue presque le même rôle que dans le Mux. Il permet de sélectionner
la sortie qui doit recevoir l'information de l'entrée.
Un DeMux possède :
- une seule entrée
- N=2n sorties
- n entrées de sélection (commandes)

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

Entrées d’adressage

An-1… A1 A0 V

S0
S1

Sorties
Entrée D .
.
.
38
SN-1

Exemple 3. 3 :
Exemple d’un DeMux (1  4)

A1 A0 V

S3
S2
D
S1
S0

S 0  V . A1. A0 .D S 2  V . A1. A0 .D
S1  V . A1. A0 .D S 3  V . A1. A0 .D

V.3. Applications des multiplexeurs

V.3.1 Générateur de fonctions
Toute fonction logique peut être réalisée à partir des MUX. Les entrées de sélection (commande) sont
alors les variables de la fonction.

V.3.2 Conversion parallèle  série

Considérons un mot de n bits, il peut être transmis soit sur un fil unique, bit après bit (transmission série),
soit sur plusieurs fils à la fois, un fil par bit (transmission parallèle).
Conversion parallèle  série : elle est effectuée à l'aide d'un multiplexeur : on envoie en entrée les n bits
du mot à transmettre, et en même temps, on fait varier les bits d'adresse en les incrémentant. En sortie on
obtient la série des n bits du mot.
Conversion série  parallèle : elle est effectuée à l'aide d'un démultiplexeur. On envoie en entrée
successivement les n bits du mot, et en même temps, on fait varier les bits d'adresse en les incrémentant. En
sortie, les fils doivent être reliés à une mémoire, qui stocke l'un après l'autre les bits du mot.

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

VI. Décodeur, Codeur, transcodeur

VI.1. Décodeur
Un décodeur est un circuit logique combinatoire qui a une entrée binaire de n bits et 2n sorties.
Pour chaque combinaison d’entrée, une seule ligne de sortie est activée à la fois.
 Principe d'un décodeur (2  4) :
39

S3
A S2
B
S1
S0

Table de vérité : Equations de sorties :

V A B S3 S2 S1 S0
0 X X 0 0 0 0 S0  ( A.B).V
1 0 0 0 0 0 1 S1  ( A.B).V
1 0 1 0 0 1 0 S 2  ( A.B).V
1 1 0 0 1 0 0 S3  ( A.B).V
1 1 1 1 0 0 0

 Remarque 3.2 :
La plupart des décodeurs sont dotés d’une ou plusieurs entrées de validation (V) qui commandent son
fonctionnement.

VI.2. Codeur
Un codeur est un circuit à 2n entrées et n sorties qui code en binaire le rang de la seule entrée active.
 Principe d'un codeur (4  2) :

Table de vérité : Equations de sorties :

v S3 S2 S1 S0 A B
0 x x x X 0 0 
A  S1.S0 (S3  S2 ) .V 
1 0 0 0 1 0 0 B  S .S (S
2 0 3  S ) .V
1
1 0 0 1 0 0 1
1 0 1 0 0 1 0

1 1 0 0 0 1 1

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

Exemple 3. 4 :
Comme exemple, on peut penser au codeur décimal  BCD

40

VI.3. Transcodeur
Le transcodeur désigne l’ensemble des codeurs, décodeurs ou encore convertisseur de codes. Ces
circuits combinatoires permettent de transformer une information présentée à l’entrée sous forme d’un code
X (sur n bit) en la même information sous un code Y (sur m bit) en sortie.

E0 S0
E1 S1
.. ..
En-1 Sm-1

- Un codeur est un transcodeur avec 2n entrée et n sorties.

- Un décodeur est un transcodeur avec n entrée et 2n sorties.
- Un transcodeur est un circuit de transcodage de n entrées vers m sorties.

 Etapes de réalisation d’un transcodeurs :

A partir d’un cahier des charges on établit :

 TV pour extraire les relations entre les sorties et les entrées (définition des fonctions) ;
 Simplification des fonctions obtenues ;
 Réalisation des logigrammes ;
 La conception des circuits à l’aide des techniques disponibles.

Pr. Aziz AMARI Cours d’Electronique Numérique

Chapitre 3. Logique Combinatoire A.U. 2019-20

Exemple 3. 5 :
Code binaire pur  code Gray (2 bits)

41
Table de vérité : Equations de sortie :

Logigramme :

Pr. Aziz AMARI Cours d’Electronique Numérique