TP 1 Registre
TP 1 Registre
TP 1 Registre
Etudiant1: …………………………………………………………..
TP 1 : Registres Etudiant 2: ………………………………………………………….
3. Travail demandé
3.1 Registre à décalage série-parallèle (SIPO)
a. Registre à décalage 4 bits à base de bascule D : Dans l’environnement PROTEUS,
réaliser le circuit de la figure ci-dessous et tester son fonctionnement.
1
Université Frères Mentouri Constantine/ Licence Automatique/ Microprocesseurs et Microcontrôleurs
b. Registre à décalage 8 bits SN74164 (SIPO): le circuit SN74164 est un registre à décalage
8 bits de type SIPO. Il convertit les données séries en données parallèles. Il possède
deux entrées A et B, un signal d’horloge CK et une entrée Clr pour réinitialiser le
registre.
- Ouvrir le circuit REG_SIPO.DSN dans l’environnement PROTEUS, tester son
fonctionnement puis compléter le tableau ci-dessous.
Entrées Sorties
Clr Ck A B 𝑸𝒂 𝑸𝒃 𝑸𝒄 𝑸𝒅 𝑸𝒆 𝑸𝒇 𝑸𝒈 𝑸𝒉
0 × × ×
1 0 × ×
1 ↑ 1 1
↑ 1 1
↑ 1 1
↑ 1 1
1 ↑ 0 ×
↑ 0 ×
↑ 0 ×
↑ 0 ×
1 ↑ × 0
↑ × 0
↑ × 0
↑ × 0
Tableau1 : Principe de fonctionnement du registre SN74164
2
Université Frères Mentouri Constantine/ Licence Automatique/ Microprocesseurs et Microcontrôleurs
3.2 Registre à décalage parallèle - série 8bits SN74165 (PISO) : Ce registre convertit les
données parallèles en données séries. Les données peuvent être stockées dans le
registre simultanément.
- Ouvrir le circuit REG_PISO.DSN dans l’environnement PROTEUS et tester son
fonctionnement.
3
Université Frères Mentouri Constantine/ Licence Automatique/ Microprocesseurs et Microcontrôleurs
- Donner les états des sorties (𝑄𝐴 𝑄𝐵 𝑄𝐶 𝑄𝐷 ) pour chaque cas tu tableau 3.
- Expliquer le rôle des entrées (𝑆0 , 𝑆1 ) et (𝑆𝑅, 𝑆𝐿)
Entrées Sorties
Clr Mode Clk Serial Parallel
𝑺𝟎 𝑺𝟏 Left Right A B C D 𝑸𝑨 𝑸𝑩 𝑸𝑪 𝑸𝑫
0 × × × × × × × × ×
1 × × 0 × × × × × ×
1 1 1 ↑ × × 1 1 0 0
1 0 1 ↑ × 1 1 1 0 0
1 0 1 ↑ × 0 1 1 0 0
1 1 0 ↑ 1 × 1 1 0 0
1 1 0 ↑ 0 × 1 1 0 0
1 0 0 × × × 1 1 0 0
Application : Proposer une application dans laquelle vous utilisez un des registres étudiés dans
ce TP.
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………