Chapitre #4

Circuits logiques combinatoires

Prof. Otman EL Mrabet

Département de Physique
2019/2020
 Plan
 Introduction

 Procédures d’analyse et méthodes de conception

 Demi-additionneur

 Additionneur complet

 Comparateur

 Multiplexeur / Démultiplexeur

 Encodeur / Décodeur
2019/2020 Chapitre#4
 3

Circuits Combinatoires

Définition
 Un circuit combinatoire est un circuit numérique dont la sortie
dépend seulement des entrées.

 Les sorties sont une fonction combinatoire des entrées: S=f(E).

 A une configuration des entrées correspond une configuration

unique des sorties.
n Entrées m Sorties
E1 S1
S2
E2 Circuit logique
..
.. combinatoire
En Sm

2019/2020 Chapitre#4
 4

Procédures d’analyse

 Pour un circuit combinatoire donné, peut-on analysé sa

fonction?
A A+B
B F1 = (A+B).(A+B)

F2 = A.B
A+ B

 Étapes:
 Identifier les entrées et les sorties
 Obtenir les fonctions des points intermédiaires et les sorties
 Construire la table de vérité
 Déduire la fonction booléenne

2019/2020 Chapitre#4
 5

Méthodes de conception

 Il existe plusieurs méthodes de conception:

 Gate-level method (avec les portes logiques)

 Block-level design method

 Méthodes de conception qui utilisent les portes

logiques et les blocks fonctionnelles.

 Ils sont regroupés dans des circuits intégrés (Integrated

Circuit (IC) chips)

2019/2020 Chapitre#4
 6

Méthodes de conception

 Types des IC chips (basé sur la densité d’intégration) :

 Small-scale integration (SSI): up to 12 gates
 Medium-scale integration (MSI): 12-99 gates
 Large-scale integration (LSI): 100-9999 gates
 Very large-scale integration (VLSI): 10,000-99,999 gates
 Ultra large-scale integration (ULSI): > 100,000 gates
 Objectives :
 (i) réduire le coût
 Réduire le nombre des portes (pour SSI circuits)
 Réduire les circuits intégrés (IC) en package (pour les circuits complexes)
 (ii) augmenter la vitesse
 (iii) simplification de design (réutiliser les blocks si c’est
possible)
2019/2020 Chapitre#4
 7

Méthodes de conception

Exemple: Small-scale integration (SSI)

74LS00

2019/2020 Chapitre#4
 8

Demi Additionneur

 Le plus simple circuit combinatoire qui permet d’effectuer

l’addition de deux bits et qui produit le bit de somme et le bit de
retenue.
0+0=00
 En binaire l’addition sur un seul bit se fait de
0+1=01
la manière suivante.
1+0=01
1+1=10

A S
Entrées Demi
Sorties
B Additionneur R

2019/2020 Chapitre#4
 9

Demi-Additionneur
 Pour trouver la structure ( le schéma ) de ce circuit on doit en
premier dresser sa table de vérité.

 À partir de la table de vérité, on comprend que la somme vaut 1

lorsque une des entrées (A ou B) vaut 1, et le retenue R vaut 1
lorsque les deux entrées ( A et B) valent 1.

A B S R a
S
b
0 0 0 0 R=A.B
0 1 1 0
S=A.B+A.B = A B
1 0 1 0 R
1 1 0 1

2019/2020 Chapitre#4
 1

Additionneur Complet 0

 Le Demi additionneur permet de réaliser seulement l’addition des

deux nombres à un seul bit, et il ne peut pas prendre en compte la
retenue qui provient d’une addition précédente.

 Pour pallier à ce problème, on peut utiliser un circuit à trois

entrées: C’est l’additionneur complet ( additionneur à trois
entrées)

A
S
B
Additionneur
complet Rout
Rin

2019/2020 Chapitre#4
 1

Additionneur Complet 1

 C’est un circuit qui fournit la somme et la retenue de deux

chiffres binaires et de la retenue du rang précédent.
 L’additionneur complet possède 3 entrées et deux sorties:

ai
Si
bi
Additionneur
complet Ri
Ri-1

Entrées Sorties
ai : le premier nombre sur un bit. Si : la somme
bi : le deuxième nombre sur un bit. Ri la retenue sortante
Ri-1 : la retenue entrante sur un bit.
2019/2020 Chapitre#4
 1

Additionneur Complet 2

 Si on additionne trois bits ai, bi et Ri-1 , on obtient une retenue Ri

(Carry) et une somme Si. La table de vérité est donnée ci-dessous:

ai bi Ri-1 Si Ri  Somme de Produits (SDP)

0 0 0 0 0
0 0 1 1 0 S =a b R +a b R +a b R +a b R
i i i i-1 i i i-1 i i i-1 i i i-1
0 1 0 1 0
0 1 1 0 1 Si = ai  bi  Ri-1
1 0 0 1 0
1 0 1 0 1
Ri = ai bi Ri-1 + ai bi Ri-1 + ai bi Ri-1 + ai bi Ri-1
1 1 0 0 1
1 1 1 1 1 Ri = ai bi + ai Ri-1 +bi Ri-1

2019/2020 Chapitre#4
 1

Additionneur Complet 3

 Simplification par le tableau de Karnaugh

ai bi
Ri-1 00 01 11 10

0 0 1 0 1 Si = ai bi Ri-1 + ai bi Ri-1 + ai bi Ri-1 + ai bi Ri-1

1 1 0 1 0

Pour Si
ai bi
Ri-1 00 01 11 10

0 0 0 1 0
Ri = ai bi + bi Ri-1 + ai Ri-1
1 0 1 1 1

Pour Ri
2019/2020 Chapitre#4
 14

Additionneur Complet
 A partir des équations de Si et Ri, l’additionneur complet peut
être réalisé à l’aide des portes élementaires:
ai bi Ri-1
ai bi Ri-1
ai bi Ri-1

ai bi Ri-1
Si = ai  bi  Ri-1
ai bi Ri-1

ai bi

bi Ri-1 Ri = ai bi + bi Ri-1 + ai Ri-1

ai Ri-1

2019/2020 Chapitre#4
 15

Additionneur Complet
 On peut réaliser aussi l’additionneur complet en combinant deux
demi-additionneurs. En pratique pour minimiser le nombre de
composants, ou de portes dans un circuit intégré, un tel additionneur
est réalisé directement.
Si = ai  bi  Ri-1 = X  Ri-1 Avec X= ai  bi
Ri = Ri-1(ai  bi ) + ai bi = Ri-1X + ai bi
Ri-1 Si
X
Ri-1X
ai

Ri
bi
ai bi
2019/2020 Chapitre#4
 16

Additionneur Sur 4 bits

 Un additionneur 4-bits est un circuit qui permet d’additionner deux
nombres, contenant chacun 4 bits, avec retenue pour donner une
sortie sur 5-bits.
b4 b3 b2 b1 a4 a3 a2 a1

4-bit
R5 Parallel Adder R1

S4S3S2 S1

 La sortie avec 5-bit est largement suffisante car le grand nombre

qu’on peut avoir avec 4-bit est:
(1111)2+(1111)2+(1)2 = (11111)2
Ri-1
2019/2020 Chapitre#4
 17

Additionneur Sur 4 bits

 L’additionneur à 4-bits peut être difficilement implanté avec des
portes logiques (SSI: Small Scale Integration ).

 La table de vérité avec 9 entées (29=512).

 La simplification est compliquée

a4a3a2a1 b4b3b2b1 R1 R5 S4S3S2S1

0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 0 1
0 0 0 0 0 0 0 1 0 0 0 0 0 1
... ... ... ... ...
0 1 0 1 1 1 0 1 1 1 0 0 1 1
... ... ... ... ...
1 1 1 1 1 1 1 1 1 1 1 1 1 1

2019/2020 Chapitre#4
 18

Additionneur Sur 4 bits

 Heureusement , il y a une méthode alternative.

 Lorsqu’on fait l’addition en binaire , on additionne bit par bit en

commençant à partir du poids faible et à chaque fois on propage la
retenue sortante au bit du rang supérieur.

Ri+1Si = ai + bi + Ri

 L’addition sur un bit peut se faire par un additionneur complet sur

1 bits.
Ri+1 = ai .bi + (ai  bi ) .Ri
Si = ai  bi  Ri

2019/2020 Chapitre#4
 19

Additionneur Sur 4 bits

 Mettre en cascade 4 additionneurs complet Heureusement , il y a
une méthode alternative.

b4 a4 b3 a3 b2 a2 b1 a1
R4 R3 R2

FA FA FA FA R1

Entrée R5 S4 S3 S2 S1
Sortie

2019/2020 Chapitre#4
 20

Additionneur Sur 4 bits

 Notons que la propagation de retenue se fait à travers le

premier additionneur complet jusqu’à le dernier (Ripple-
Carry Adder).

 Un tel additionneur s'appelle encore un additionneur

parallèle (Parallel Adder) car les entrées sont présentées
simultanément en parallèle.

2019/2020 Chapitre#4
 21

Comparateur

 C’est un circuit combinatoire qui permet de comparer entre

deux nombres binaire A et B (A>B, A=B or A<B).
 Il possède deux entrées :
A : sur un bit
B : sur un bit
I
 Il possède trois sorties: A Comparateur
E
 E : Égalité ( A=B) B 1 bit
 I : Inférieur ( A < B) S
 S: Supérieur (A > B)

2019/2020 Chapitre#4
 22

Comparateur
Comparateur 1 bit
 C’est un circuit combinatoire qui permet de comparer entre
deux nombres binaire A et B (A>B, A=B or A<B).

A B S E I S = AB
0 0 0 1 0 I = AB
0 1 0 0 1 E= AB+AB=A  B=S+I
1 0 1 0 0
1 1 0 1 0 S
fs
A

feE

B
I
fi

2019/2020 Chapitre#4
 23

Comparateur
Comparateur deux bits
 Il permet de faire la comparaison entre deux nombres A et B
chacun sur deux bits.

 Comment peut-on comparer deux nombres de deux bits A

(a1a0) and B (b1b0)?
 Si (a1 > b1) A>B
 Si (a1 < b1) A<B
 Si (a1 = b1) et (a0 = b0) A=B

2019/2020 Chapitre#4
 24

Comparateur
Comparateur deux bits

E= (A1  B1).(A0  B0)

S= A1 . B1 +(A1  B1).(A0 . B0)

I= A1 . B1 +(A1  B1).(A0 . B0)

2019/2020 Chapitre#4
 25
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

Dans les systèmes logiques, il est courant de rencontrer

plusieurs sources d’informations binaires et plusieurs
récepteurs. Par soucis d’économie et de simplicité, on est
amené à utiliser une seule ligne pour véhiculer les
informations : on a alors affaire à un système multiplex.

2019/2020 Chapitre#4
 26
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

Applications:

 Conversion parallèle/série : aiguiller les informations présentes

en parallèle à l’entrée du MUX en des informations de type série en
sortie ; toutes les combinaisons d’adresses sont énumérées une par
une sur les entrées de sélection.

 Conversion série / parallèle

2019/2020 Chapitre#4
 27
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

 Un multiplexeur est un circuit logique à

N=2n entrées, n commandes (fils de
sélection, qui sont aussi des entrées) et
une seule sortie.
 Il sélectionne l’une des 2n entrées pour
l’envoyer en sortie.
 Chacune des 2n entrées est numérotée par
un nombre en binaire de longueur n.
 Le choix se fait par le mot de longueur n
des fils de sélection, et c’est l’entrée
correspondant à ce mot qui passe en
sortie.
 Cela s’appelle plus précisément un multiplexeur un parmi 2n (2n vers 1)
2019/2020 Chapitre#4
 28
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

MULTIPLEXEUR 2 BITS VERS 1

D • Rôle: choisir l’une des

deux entrées et la mettre
en sortie S.
E0
Mux S
• il a deux entrées E0 et E1
E1 2--1 • D (able) bit permet de
désactiver l’aiguillage et
mettre la sortie 0.
C0

2019/2020 Chapitre#4
 29
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

MULTIPLEXEUR 2 BITS VERS 1

D
D C0 S
0 X 0
1 0 E0
E0 1 1 E1
Mux S
E1 2--1

C0

2019/2020 Chapitre#4
 30
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

MULTIPLEXEUR 2 BITS VERS 1

C0 E0 E1 S
0 0 0 0
0 0 1 0
E0
Mux S
0 1 0 1
E1 2--1 0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
C0 1 1 1 1

On en déduit l’équation: S  (C0 .E0  C0 .E1 )

2019/2020 Chapitre#4
 31
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

MULTIPLEXEUR 4 BITS VERS 1

E0 C1 C0 S
E1 S
4-to-1 E0
E2 Mux E1
E3
E2
E3
C1 C0

S  C1.C0 .E0  C1.C0 .E1  C1.C0 .E2  C1.C0 .E3

2019/2020 Chapitre#4
 32
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

MULTIPLEXEUR 4 BITS VERS 1

Logigramme et le symbole pour le multiplexeur à 4 entrées:
S  C1.C0 .E0  C1.C0 .E1  C1.C0 .E2  C1.C0 .E3
C1

C0
S
E0

E1

E2

E3

2019/2020 Chapitre#4
 33
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

DEMULTIPLEXEUR

 Il joue le rôle inverse d’un multiplexeurs, il permet de faire

passer une information dans l’une des sorties selon les valeurs
des entrées de commandes.

 Il possède :
 une seule entrée
 2n sorties
 n entrées de sélection ( commandes)

2019/2020 Chapitre#4
 34
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

DEMULTIPLEXEUR 14

C1 C0 S3 S2 S1 S0

S0  C1.C0 .E
S0 S0 SC1.CC 0 .E
1 1 .C0 .E
S1 S0 SC1 .CC 0 .E
1-to-4 1 S 21. CC0 .E
1 .C0 .E
E S0 SC1.CC0 .E
DeMux S2 1 S 21. CS0C.E
31 C
.C0 .E 1 .C0 .E
S1  SC1.C 0 .E.CC01.E
31  C
S3 SSC .C 0 0.E
2 0 1 .C .E
C1 C0
S 2 SC3 1
.S
C1C 
0 .E
1 .CC01.E
.C0 .E
S3  C1.C S 0 .E C .C .E
2 1 0

S3  C1.C0 .E
2019/2020 Chapitre#4
 35
Circuits d’aiguillage: Multiplexeur / Démultiplexeur

DEMULTIPLEXEUR 14
C1 C1 C0 S3 S2 S1 S0
S0
C0 S0  C1.C0 .E
S0 SC1.CC 0 .E
S1 1 1 .C0 .E
S0 SC1 .CC 0 .E
1 S 21. CC0 .E
1 .C0 .E
S0 SC1.CC0 .E
S2 1 S 21. CS0C.E
31 C
.C0 .E 1 .C0 .E
S1  SC1.C 0 .E.CC01.E
31  C
SSC .C 0 0.E
2 0 1 .C .E
S3
S 2 SC3 1
.S
C1C 
0 .E
1 .CC01.E
.C0 .E
S3  C1.C S 0 .E C .C .E
2 1 0

E S3  C1.C0 .E
2019/2020 Chapitre#4
 36

Le transcodeur

 C’est un circuit combinatoire qui permet de transformer un code

X ( sur n bits) en entrée en un code Y ( sur m bits) en sortie.

Code Code de
Transcodeur
d’entrée Sortie

 Exemple: Transcodeur BCD / Excess-3.

Entrée: BCD digit
Sortie: Excess-3 digit

2019/2020 Chapitre#4
 37

Le transcodeur
Transcodeur BCD/ Excess-3
 Table de Vérité:  Tableaux de Karnaugh:
BCD Excess-3 CD C CD C
A B C D W X Y Z AB 00 01 11 10 AB 00 01 11 10
0 0 0 0 0 0 0 1 1 00 00 1 1 1
1 0 0 0 1 0 1 0 0 01 1 1 1 01 1
2 0 0 1 0 0 1 0 1 B B
11 X X X X 11 X X X X
3 0 0 1 1 0 1 1 0 A A
4 0 1 0 0 0 1 1 1 10 1 1 X X 10 1 X X
5 0 1 0 1 1 0 0 0
W D X D
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1 CD C CD C
9 1 0 0 1 1 1 0 0 AB 00 01 11 10 AB 00 01 11 10
10 1 0 1 0 X X X X 00 1 1 00 1 1
11 1 0 1 1 X X X X 01 1 1 01 1 1
12 1 1 0 0 X X X X B B
11 X X X X 11 X X X X
13 1 1 0 1 X X X X A A
14 1 1 1 0 X X X X 10 1 X X 10 1 X X
15 1 1 1 1 X X X X
Y D Z D

2019/2020 Chapitre#4
 38

Le transcodeur
Transcodeur BCD/ Excess-3

CD C CD C
AB 00 01 11 10 AB 00 01 11 10
00 00 1 1 1

01 1 1 1 01 1
B B W = A + B.C + B.D
11 X X X X 11 X X X X
A A
10 1 1 X X 10 1 X X
X = B. C + B . D + B . C. D
W D X D

Y = C.D + C . D
CD C CD C
AB 00 01 11 10 AB 00 01 11 10
00 1 1 00 1 1 Z=D
01 1 1 01 1 1
B B
11 X X X X 11 X X X X
A A
10 1 X X 10 1 X X

Y D Z D

2019/2020 Chapitre#4
 39

L’encodeur
 Un codeur (ou encodeur) est un circuit logique qui
joue le rôle inverse d’un décodeur.
 Un encodeur est un circuit combinatoire qui convertit
les valeurs d’une entrée active dans un code choisi.
 Il possède 2n voies d’entrée, seulement une est active,
et n voies de sortie.

mvoies de sortie
n voies d’entrée

Encodeur

2019/2020 Chapitre#4
 40

L’encodeur binaire
L’encodeur binaire ( 42)

 Pour chaque combinaison en entrée on va avoir sont numéro (

en binaire) à la sortie.
I0
y0
I1 4:2
'One-hot' (actif) : Seulement un bit I2 Encodeur
est actif «1», toutes les autres sont y1
I3
«0».
4 entrées 2 Sortie
Entrées Sortie
I0 I1 I2 I3 y1 y0
1 0 0 0 0 0 y0 = I1 +I3
0 1 0 0 0 1
0 0 1 0 1 0 y1 = I2 +I3
0 0 0 1 1 1

2019/2020 Chapitre#4
 41

L’encodeur binaire
L’encodeur de priorité

 Si plus d'une ligne d'entrée à une valeur de 1 en même temps?

 Ignorer les entrées "moins prioritaires".
 Idle (indicateur) indique qu'aucune entrée est un 1.
- Entrées Sorties
I0 I1 I2 I3 I4 I5 I6 I7 y2 y1 y0 Idle
0 0 0 0 0 0 0 0 x x x 1
Priorité

1 0 0 0 0 0 0 0 0 0 0 0
X 1 0 0 0 0 0 0 0 0 1 0
X X 1 0 0 0 0 0 0 1 0 0
X X X 1 0 0 0 0 0 1 1 0
X X X X 1 0 0 0 1 0 0 0
X X X X X 1 0 0 1 0 1 0
X X X X X X 1 0 1 1 0 0
X X X X X X X 1 1 1 1 0
+
2019/2020 Chapitre#4
 42

Le décodeur binaire

 Il joue le rôle inverse d’un encodeur.

C’est un circuit combinatoire qui possède:
 n entrées
m=2n sorties
 Pour chaque combinaison en entrée une seule sortie est active à
la fois.

n Décodeur m=2n Sorties

entrées Binaire

2019/2020 Chapitre#4
 43

Le décodeur binaire
Le décodeur binaire ( 24)

X Y F0 F1 F2 F3 F0 = X Y
0 0 1 0 0 0
0 1 0 1 0 0 F1 = X Y

1 0 0 0 1 0 F2 = XY
1 1 0 0 0 1
F3 = XY

F0
X F1
Décodeur
Y F2 X Y
2--4 F3

2019/2020 Chapitre#4
 44

Le décodeur binaire
Le décodeur binaire ( 38)
Table de vérité:
F0 = x y z
x y z F0 F1 F2 F3 F4 F5 F6 F7
0 0 0 1 0 0 0 0 0 0 0 F1 = x y z
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0 F2 = x y z
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0 F3 = x y z
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0 F4 = x y z
1 1 1 0 0 0 0 0 0 0 1
F5 = x y z

F0 F6 = x y z
F1
X
Décodeur F2 F7 = x y z
Y F3
Z
3--8 F4
F5
F6
F7 x y z

2019/2020 Chapitre#4
 45

Questions?

2019/2020 Chapitre#4